半导体装置 本申请基于 2010 年 9 月 9 日提出申请的日本专利申请第 2010-201874 号并主张 其优先权， 这里引用其全部内容。
技术领域
本发明涉及半导体装置。背景技术 在功率半导体元件中， 要求高耐压、 降低通态电阻。为了应对这些要求， 近年来， 从平面型的 MOSFET(Metal Oxide Semiconductor Field EffectTransistor) 转向纵型的 MOSFET。在纵型的 MOSFET 中， 对于半导体基板的主面， 沿大致垂直的方向形成有沟道区域， 由此沟道密度增加， 能够实现通态电阻的降低。
此外， 为了进一步的高耐压、 通态电阻的降低， 还可以考虑将沟道区域不仅形成在 半导体基板的主面上、 还沿半导体基板的垂直方向形成的 3 维型的半导体装置。在 3 维型 的导体装置中， 对于半导体基板的主面， 沿大致垂直的方向分别延伸设置源极区域、 基极区
域、 漏极区域， 还设有沟槽型的门极电极。如果是这样的构造的半导体装置， 则沟道区域沿 与半导体基板的主面大致平行的方向形成， 并且沟道区域相对于半导体基板的主面也沿大 致垂直的方向形成。因此， 沟道密度大幅提高。结果， 在 3 维型的半导体装置中， 维持高耐 压， 通态电阻降低。
但是， 在 3 维型的半导体装置中， 半导体装置的导通状态和阻断状态的切换时， 源 极电极与漏极电极之间的电位差急剧地上升， 暂时成为过电压的状态。因此， 在基极区域、 门极电极的下端部附近有可能发生雪崩击穿
通过雪崩击穿产生的载流子通过基极区域被向源极电极侧排出， 但在 3 维型的半 导体装置中， 由于基极区域较深地形成， 所以载流子容易滞留在基极区域中。因此， 基极区 域的电位上升， 有可能发生因寄生双极晶体管带来的双极作用。 如果双极作用连锁， 则通过 所谓闩锁 (latch up) 发生元件破坏。 因此， 在 3 维型的半导体装置中希望进一步提高耐压。 发明内容
本发明的技术方案使半导体装置的耐压提高。
本发明的半导体装置， 其特征在于， 具备 ： 第 1 导电型的漂移区域， 从第 1 导电型的 漏极层的表面到内部， 有选择地被设于上述漏极层 ； 第 2 导电型的基极区域， 从上述漂移区 域的表面到内部， 有选择地被设于上述漂移区域 ； 第 1 导电型的源极区域， 从上述基极区域 的表面到内部， 有选择地被设于上述基极区域 ； 沟槽状的门极电极， 在相对于上述漏极层的 主面大致平行的方向上， 从上述源极区域的一部分贯通邻接于上述源极区域的上述一部分 的基极区域， 到达上述漂移区域的一部分 ； 第 2 导电型的接触区域， 包含有比上述基极区域 的杂质浓度高的浓度的杂质， 有选择地被设于上述漂移区域的表面 ； 漏极电极， 被连接于上 述漏极层 ； 源极电极， 被连接于上述源极区域及上述接触区域 ； 上述接触区域从上述漏极层侧朝向上述漂移区域延伸， 与上述漏极层不接触。
所述的半导体装置， 其特征在于， 在上述接触区域与上述漏极层之间， 夹设有上述 漂移区域。
所述的半导体装置， 其特征在于， 上述接触区域于上述漂移区域的表面、 从上述漏 极层侧朝向上述漂移区域延伸。
所述的半导体装置， 其特征在于， 上述接触区域于上述漂移区域的表面、 从上述漏 极层侧朝向上述漂移区域延伸、 还接触于上述基极区域。
所述的半导体装置， 其特征在于， 在上述漏极层之上， 还设有绝缘层。
所述的半导体装置， 其特征在于， 上述绝缘层接触于上述接触区域及上述漂移区 域。
所述的半导体装置， 其特征在于， 上述接触区域于上述漂移区域的表面相对于上 述绝缘层大致平行地延伸， 并离开上述绝缘层而被配置。
所述的半导体装置， 其特征在于， 在上述接触区域的下表面与上述绝缘层的下表 面之间具有阶差。
所述的半导体装置， 其特征在于， 从相对于上述漂移区域的表面垂直的方向观察， 上述接触区域被上述漂移区域夹着。
所述的半导体装置， 其特征在于， 从相对于上述漂移区域的表面垂直的方向观察， 上述门极电极延伸到上述漂移区域， 上述接触区域从上述漏极层侧延伸到相互邻接的上述 门极电极之间的上述漂移区域。
所述的半导体装置， 其特征在于， 上述接触区域于上述漂移区域的表面、 从上述漏 极层侧朝向上述漂移区域延伸， 在上述漂移区域的表面的中途中断。
所述的半导体装置， 其特征在于， 在上述漏极层之上还设有绝缘层 ；
上述绝缘层接触于上述接触区域及上述漂移区域 ； 上述接触区域沿着上述绝缘层 与上述漂移区域的界面， 在上述漂移区域的表面延伸。
所述的半导体装置， 其特征在于， 从相对于上述漂移区域的表面垂直的方向观察， 将邻接于上述源极区域的第 1 基极区域贯通的第 1 门极电极在上述第 1 基极区域延伸的方 向上排列的间距、 与将在与上述第 1 基极区域相反侧邻接于上述源极区域的第 2 基极区域 贯通的第 2 门极电极在上述第 2 基极区域延伸的方向上排列的间距不一致。
所述的半导体装置， 其特征在于， 从相对于上述漂移区域的表面垂直的方向观察， 上述门极电极将上述源极区域、 邻接于上述源极区域的第 1 基极区域、 和在与上述第 1 基极 区域相反侧邻接于上述源极区域的第 2 基极区域贯通。
所述的半导体装置， 其特征在于， 上述漂移区域被经由上述漏极层分割为第 1 漂 移区域和第 2 漂移区域 ； 从上述第 1 漂移区域的表面到内部， 有选择地设有上述基极区域 ； 在经由上述漏极层与上述第 1 漂移区域邻接的第 2 漂移区域的表面， 有选择地设有上述接 触区域。
技术方案的半导体装置具备 ： 第 1 导电型的漂移区域， 从第 1 导电型的漏极层的 表面到内部， 有选择地被设于上述漏极层 ； 第 2 导电型的基极区域， 从上述漂移区域的表面 到内部， 有选择地被设于上述漂移区域。此外， 技术方案的半导体装置具备 ： 第 1 导电型的 源极区域， 从上述基极区域的表面到内部， 有选择地被设于上述基极区域 ； 沟槽状的门极电极， 在相对于上述漏极层的主面大致平行的方向上， 从上述源极区域的一部分贯通邻接于 上述源极区域的上述一部分的基极区域， 到达上述漂移区域的一部分。 此外， 技术方案的半 导体装置具备 ： 第 2 导电型的接触区域， 包含有比上述基极区域的杂质浓度高的浓度的杂 质， 有选择地被设于上述漂移区域的表面 ； 漏极电极， 被连接于上述漏极层 ； 源极电极， 被 连接于上述源极区域及上述接触区域。 技术方案的半导体装置的上述接触区域从上述漏极 层侧朝向上述漂移区域延伸， 与上述漏极层不接触。
根据本发明的技术方案， 能够使半导体装置的耐压提高。 附图说明 图 1 是有关第 1 实施方式的半导体装置的要部立体示意图。
图 2 是有关第 1 实施方式的半导体装置的要部示意图， 图 2(a) 是半导体装置的要 部立体示意图， 图 2(b) 是图 2(a) 的 X-Y 的位置的要部截面示意图。
图 3 是有关第 1 实施方式的半导体装置的要部平面示意图。
图 4 是说明有关第 1 实施方式的半导体装置的制造过程的要部立体示意图， 图 4(a) 是在半导体基板的表面上形成掩模的工序的要部立体示意图， 图 4(b) 是对半导体基 板进行蚀刻处理的工序的要部立体示意图。
图 5 是说明有关第 1 实施方式的半导体装置的制造过程的要部立体示意图， 图 5(a) 是形成外延层的工序的要部立体示意图， 图 5(b) 是形成掩模的工序的要部立体示意 图。
图 6 是说明有关第 1 实施方式的半导体装置的制造过程的要部立体示意图， 图 6(a) 是对半导体基板进行蚀刻处理的工序的要部立体示意图， 图 6(b) 是形成门极电极的 工序的要部立体示意图。
图 7 是说明有关第 1 实施方式的半导体装置的制造过程的要部立体示意图， 图 7(a) 是对半导体基板进行离子注入的工序的要部立体示意图， 图 7(b) 是形成掩模的工序 的要部立体示意图。
图 8 是说明有关第 1 实施方式的半导体装置的制造过程的要部立体示意图， 图 8(a) 是对半导体基板进行蚀刻处理的工序的要部立体示意图， 图 8(b) 是形成绝缘层的工 序的要部立体示意图。
图 9 是有关比较例的半导体装置的要部示意图， 图 9(a) 是半导体装置的要部立体 示意图， 图 9(b) 是图 9(a) 的 X-Y 的位置的要部截面示意图。
图 10 是说明接触区域的下表面与绝缘层的下表面的阶差、 与元件耐压的关系的 图。
图 11 是有关第 2 实施方式的半导体装置的要部示意图， 图 11(a) 是半导体装置的 要部立体示意图， 图 11(b) 是图 11(a) 的 X-Y 的位置的要部截面示意图。
图 12 是有关第 2 实施方式的半导体装置的要部平面示意图。
图 13 是有关第 2 实施方式的半导体装置的变形例的要部平面示意图。
图 14 是有关第 3 实施方式的半导体装置的要部示意图， 图 14(a) 是半导体装置的 要部立体示意图， 图 14(b) 是图 14(a) 的 X-Y 的位置的要部截面示意图。
图 15 是有关第 4 实施方式的半导体装置的要部示意图， 图 15(a) 是半导体装置的
要部立体示意图， 图 15(b) 是图 15(a) 的 X-Y 的位置的要部截面示意图。
图 16 是有关第 5 实施方式的半导体装置的要部示意图， 图 16(a) 是半导体装置的 要部立体示意图， 图 16(b) 是图 16(a) 的 X-Y 的位置的要部截面示意图。 具体实施方式
以下， 参照图面对本实施方式进行说明。
图 1 是有关第 1 实施方式的半导体装置的要部立体示意图。在图 1 中表示有关第 1 实施方式的半导体装置的整体像。
图 2 是有关第 1 实施方式的半导体装置的要部示意图， 图 2(a) 是半导体装置的要 部立体示意图， 图 2(b) 是图 2(a) 的 X-Y 的位置的要部截面示意图。在图 1 及图 2(a) 中， 没有显示图 1(b) 所示的漏极电极 40、 源极电极 41。
图 3 是有关第 1 实施方式的半导体装置的要部平面示意图。在图 2 中显示有由图 1 的区域 90 和图 3 的区域 90 包围的部分。
半导体装置 1 是 3 维型的 MOSFET。如图 1、 图 2 所示， 半导体装置 1 具备 n+ 形的 漏极层 10， 在漏极层 10 之上设有绝缘层 50。从绝缘层 50 的表面到漏极层 10 的内部， 有选 择地设有漂移区域 11。包含在漏极层 10 中的 n 型杂质浓度比包含在漂移区域 11 中的 n 型 杂质浓度高。从漂移区域 11 的表面到内部， 有选择地设有 p 型的基极区域 12。从基极区域 12 的表面到内部， 有选择地设有 n 型的源极区域 13。 在基极区域 12、 邻接于基极区域 12 的源极区域 13 的一部分、 以及夹着基极区域 12 并设在与源极区域 13 的上述一部分相反侧的漂移区域 11 的一部分的从表面到内部， 经 由门极绝缘膜 20 有选择地设有门极电极 21。门极电极 21 是沟槽状， 沿相对于漏极层 10 的 主面大致平行的方向， 从源极区域 13 的一部分贯通邻接于源极区域 13 的上述一部分的基 极区域 12 而达到漂移区域 11 的一部分。门极绝缘膜 20 的下端位于基极区域 12 的下端与 源极区域 13 的下端之间。在漂移区域 11 的表面上， 从漏极层 10 侧朝向漂移区域 11 有选 + 择地设有 p 形的接触区域 30。接触区域 30 邻接于基极区域 12。接触区域 30 的杂质浓度 比基极区域 12 的杂质浓度高。接触区域 30 例如是能够将在半导体装置 1 内产生的载流子 ( 例如空穴 ) 向源极电极 41 排出的载流子去除区域。
在漏极层 10 上连接着漏极电极 40。在源极区域 13、 基极区域 12 及接触区域 30 上， 经由导通电极 ( ビア電極 )45 连接着源极电极 41。在源极电极 41 与漂移区域 11、 基极 区域 12 及源极区域 13 之间夹着层间绝缘膜 46。在层间绝缘膜 46 的下侧的漏极层 10 的表 面上设有绝缘层 50。绝缘层 50 邻接于接触区域 30。在接触区域 30 的下表面与绝缘层 50 的下表面之间， 设有距离 L 的阶差。在接触区域 30 与漏极层 10 之间夹设有漂移区域 11 及 绝缘层 50。
在半导体装置 1 中， p+ 形的接触区域 30 经由 n- 形的漂移区域 11 接近于 n+ 形的漏 极层 10。因而， 在源极电极 41 与漏极电极 40 之间， 形成有以接触区域 30 为 p 侧、 以漏极层 10 为 n 侧的 pn 二极管 25。pn 二极管 25 形成在绝缘层 50 的附近。
如图 3 所示， 在半导体装置 1 的平面中， 接触区域 30 被漂移区域 11 夹着。漂移区 域 11 及接触区域 30 邻接于基极区域 12。基极区域 12 在与漂移区域 11 及接触区域 30 相 反侧邻接于源极区域 13。在基极区域 12、 邻接于基极区域 12 的源极区域 13 的一部分、 以
及邻接于基极区域 12 的漂移区域 11 的一部分上设有门极电极 21。在门极电极 21 与漂移 区域 11、 基极区域 12 及源极区域 13 之间设有门极绝缘膜 20。接触区域 30 位于延伸到漂 移区域 11 的门极电极 21 之间。源极区域 13 被基极区域 12 夹着， 源极区域 13 及基极区域 12 被漂移区域 11 夹着。
在半导体装置 1 的平面中， 漂移区域 11、 基极区域 12 及门极电极 21 的配置以源极 区域 13 为中心成线对称。漂移区域 11 及接触区域 30 邻接于绝缘层 50。绝缘层 50 也邻接 于基极区域 12。在半导体装置 1 中， 例如图 3 所示的单元如图 1 所示那样沿相对于漏极层 10 的主面平行的方向周期性地排列。
漏极层 10、 漂移区域 11、 基极区域 12、 源极区域 13 及接触区域 30 的主成分例如是 硅 (Si) 等的半导体。门极电极 21 的材质例如是聚硅 (poly-Si)。门极绝缘膜 20、 层间绝 缘膜 46 及绝缘层 50 的材质例如是氧化硅 (SiO2) 等。漏极电极 40 及源极电极 41 的材质 例如是铜 (Cu)、 铝 (Al) 等。
对半导体装置 1 的制造过程进行说明。
图 4 是说明有关第 1 实施方式的半导体装置的制造过程的要部立体示意图， 图 4(a) 是在半导体基板的表面上形成掩模的工序的要部立体示意图， 图 4(b) 是对半导体基 板进行蚀刻处理的工序的要部立体示意图。 首先， 如图 4(a) 所示， 准备作为半导体基板 ( 半导体晶片 ) 的漏极层 10。漏极层 18 10 的杂质浓度例如是 1×10 cm-3 以上。
接着， 在漏极层 10 的表面上， 有选择地形成掩模 91。 掩模 91 的材质例如是氧化硅 (SiO2)。
接着， 如图 4(b) 所示， 对从掩模 91 开口的漏极层 10 实施有选择的蚀刻处理。由 此， 从漏极层 10 的表面到内部形成沟槽 10t。
图 5 是说明有关第 1 实施方式的半导体装置的制造过程的要部立体示意图， 图 5(a) 是形成外延层的工序的要部立体示意图， 图 5(b) 是形成掩模的工序的要部立体示意 图。
如图 5(a) 所示， 在沟槽 10t 的内部， 通过外延成长法， 形成 n 型的漂移区域 11。漂 12 -3 13 -3 移区域 11 的杂质浓度例如是 1×10 cm ～ 1×10 cm 。由此， 从漏极层 10 的表面到内部 形成漂移区域 11。
关于漂移区域 11 的成长， 在中途中断， 在残留在漂移区域 11 内的沟槽 10t 内， 通 过外延成长法形成 p 型的基极区域 12。由此， 从漂移区域 11 的表面到内部形成基极区域 12。
进而， 将基极区域 12 的成长在中途中断， 在残留于基极区域 12 内的沟槽 10t 内， + 通过外延成长法形成 n 形的源极区域 13。由此， 从基极区域 12 的表面到内部有选择地形 成源极区域 13。
然 后， 对 漂 移 区 域 11、 基 极 区 域 12 及 源 极 区 域 13 的 表 面 实 施 CMP(Chemical Mechanical Polishing) 研磨。由此， 漂移区域 11、 基极区域 12 及源极区域 13 的表面变得 平坦。对于掩模 91， 通过 CMP 研磨除去。
接着， 如图 5(b) 所示， 在漏极层 10、 漂移区域 11、 基极区域 12 及源极区域 13 的表 面上有选择地形成掩模 92。掩模 92 的材质例如是氧化硅 (SiO2)。
图 6 是说明有关第 1 实施方式的半导体装置的制造过程的要部立体示意图， 图 6(a) 是对半导体基板进行蚀刻处理的工序的要部立体示意图， 图 6(b) 是形成门极电极的 工序的要部立体示意图。
接着， 如图 6(a) 所示， 对从掩模 92 开口的漂移区域 11、 基极区域 12 及源极区域 13 的各自的一部实施有选择的蚀刻处理。 由此， 在漂移区域 11、 基极区域 12 及源极区域 13 的各自的一部分上形成沟槽 20t。接着， 将沟槽 20t 内在高温下暴露于氧化性气体环境中。
由此， 如图 6(b) 所示， 在沟槽 20t 的侧面及底面上形成门极绝缘膜 20。接着， 在 沟槽 20t 内， 经由门极绝缘膜 20 通过 CVD(Chemical VaporDeposition) 形成门极电极 21。 由此， 在基极区域 12、 邻接于基极区域 12 的源极区域 13 的一部分、 以及夹着基极区域 12 与 源极区域 13 的上述一部分相反侧的漂移区域 11 的一部分的表面到内部， 有选择地形成沟 槽状的门极电极 21。门极电极 21 的材质例如是聚硅 (poly-Si)。在形成门极电极 21 后， 将掩模 92 除去。
图 7 是说明有关第 1 实施方式的半导体装置的制造过程的要部立体示意图， 图 7(a) 是对半导体基板进行离子注入的工序的要部立体示意图， 图 7(b) 是形成掩模的工序 的要部立体示意图。
接着， 如图 7(a) 所示， 在漏极层 10、 漂移区域 11、 基极区域 12、 源极区域 13 及门极 电极 21 的表面上， 有选择地形成掩模 93。掩模 93 的材质是氧化硅 (SiO2)。接着， 在从掩模 93 开口的部分的漂移区域 11， 将 p 型杂质 ( 例如硼 (B)) 进行离子注入。由此， 在漂移区域 11 的表面上， 从漏极层 10 侧朝向基极区域 12， 有选择地设有比基极区域 12 的杂质浓度高 + 的 p 形的接触区域 30。
接着， 如图 7(b) 所示， 在漂移区域 11、 基极区域 12、 源极区域 13 及门极电极 21 的 表面上， 有选择地形成掩模 94。掩模 94 的材质例如是氧化硅 (SiO2)。
图 8 是说明有关第 1 实施方式的半导体装置的制造过程的要部立体示意图， 图 8(a) 是对半导体基板进行蚀刻处理的工序的要部立体示意图， 图 8(b) 是形成绝缘层的工 序的要部立体示意图。
接着， 如图 8(a) 所示， 对从掩模 94 开口的部分实施蚀刻处理， 并进行漏极层 10 的 表面的回蚀 (etch back)。接着， 在该回蚀的部分上， 通过 CVD 等形成绝缘层 50。将该状态 表示在图 8(b) 中。
然后， 如图 1、 图 2 所示， 在漏极层 10 上连接漏极电极 40。在源极区域 13、 基极区 域 12 及接触区域 30 上， 经由导通电极 ( ビア電極 )45 连接源极电极 41。在源极电极 41 与 漂移区域 11、 基极区域 12 及源极区域 13 之间夹设着层间绝缘膜 46。 通过这样的制造过程， 形成半导体装置 1。
接着， 对半导体装置 1 的作用效果进行说明。
在说明半导体装置 1 的作用效果之前， 说明有关比较例的半导体装置 100 的作用。
图 9 是有关比较例的半导体装置的要部示意图， 图 9(a) 是半导体装置的要部立 体示意图， 图 9(b) 是图 9(a) 的 X-Y 的位置的要部截面示意图。在图 9(a) 中， 没有显示图 2(b) 所示的漏极电极 40、 源极电极 41。
有关比较例的半导体装置 100 的结构与半导体装置 1 的结构大致相同。 但是， 在半 导体装置 100 中， 在漂移区域 11 的表面没有设置对应于半导体装置 1 的接触区域 30 的 p+形的接触区域 300。在半导体装置 100 中， 在基极区域 12 的表面上设有接触区域 300。接 触区域 300 邻接于源极区域 13。接触区域 300 经由导通电极 45 连接在源极电极 41 上。
对有关比较例的半导体装置 100 的源极电极 41 施加地电位 ( 或负电位 )， 对漏极 电极 40 施加正电位。进而， 使半导体装置 100 的门极电极 21 为阈值电位以上， 使半导体装 置 100 成为导通状态。
当半导体装置 100 处于导通状态时， 在源极电极 41 与漏极电极 40 之间流过电流。 在半导体装置 100 中， 在相对于漏极层 10 的主面大致垂直的方向上， 分别延伸设置有源极 区域 13、 基极区域 12、 漂移区域 11， 设有沟槽型的门极电极 21。因而， 沟道区域沿与漏极层 10 的主面大致平行的方向形成， 并且沟道区域也沿相对于漏极层 10 的主面大致垂直的方 向形成。因此， 在半导体装置 100 中， 沟道密度大幅提高。在导通状态中， 由于源极电极 41 与漏极电极 40 之间通电， 所以源极电极 41 与漏极电极 40 之间的电位差变得比阻断状态 小。
另一方面， 如果半导体装置 100 从导通状态切换为阻断状态， 则源极电极 41 与漏 极电极 40 之间的电位差急剧地上升， 暂时地超过本来的阻断状态的电位差， 源极电极 41 与 漏极电极 40 之间成为过电压的状态。 此时， 在门极电极 21 的下端部附近、 或者基极区域 12 与漂移区域 11 的接合界面 上发生雪崩击穿， 在门极电极 21 的下端部附近、 或者基极区域 12 与漂移区域 11 的接合界 面上， 有发生电子 - 空穴对的情况。并且， 产生的空穴朝向基极区域 12 移动。流入到基极 区域 12 中的空穴通过设在基极区域 12 的表面上的接触区域 300 被向源极电极 41 侧排出。
但是， 基极区域 12 的杂质浓度为了决定晶体管的阈值电压 (Vt) 而构成得比接触 区域 300 低。因而， 基极区域 12 的电阻变得比接触区域 300 的电阻高。进而， 在作为 3 维 型的 MOSFET 的半导体装置 100 中， 基极区域 12 被从漂移区域 11 的表面朝向内部较深地挖 下。
因而， 在半导体装置 100 中， 处于与通常的功率 MOSFET 相比、 空穴容易积存到基极 区域 12 内的环境。因此， 如果空穴流入到基极区域 12 内， 则发生基极区域 12 的电位上升， + 有由源极区域 13(n 型 )/ 基极区域 12(p 型 )/ 漂移区域 11(n- 型 ) 构成的寄生双极晶体管 动作的情况。
如果半导体装置 100 内的寄生双极晶体管继续 ( 持续 )， 则在源极区域 13/ 基极 区域 12/ 漂移区域 11 中发生局部性的温度上升， 在门极电极 21 的下端部附近、 或者基极区 域 12 与漂移区域 11 的接合界面容易发生空穴。因此， 在源极区域 13/ 基极区域 12/ 漂移 区域 11 中容易发生电流集中。结果， 在半导体装置 100 中， 有在比目的的雪崩电流低的电 流值作用下发生元件破坏的情况。
相对于此， 在有关第 1 实施方式的半导体装置 1 中， 在漂移区域 11 的表面， 从绝缘 + 层 50 侧朝向基极区域 12 设有 p 形的接触区域 30。接触区域 30 邻接于设在漏极层 10 的 表面的绝缘层 50。
在半导体装置 1 中， 由于 p+ 形的接触区域 30 经由 n- 形的漂移区域 11 接近于 n+ 形 的漏极层 10， 所以在源极电极 41 与漏极电极 40 之间， 形成以接触区域 30 为 p 侧、 以漏极层 10 为 n 侧的 pn 二极管 25。
在半导体装置 1 中， 在门极电极 21 的下端部附近、 或者在基极区域 12 与漂移区域
11 的接合界面发生雪崩击穿之前， 在 pn 二极管 25 附近容易发生空穴。
例如， 在图 10 中表示半导体装置 1 的接触区域 30 的下表面与绝缘层 50 的下表面 的阶差 L、 与元件耐压的关系。
在图 10 中， 在横轴表示上述距离 L， 在纵轴表示半导体装置 1 的元件耐压 (V)。
线 A 是源极区域 13/ 基极区域 12/ 漂移区域 11 的、 距离 L 与元件耐压的关系。在 线 A 中， 元件耐压不随着距离 L 而变化。即， 源极区域 13/ 基极区域 12/ 漂移区域 11 的元 件耐压不依存于距离 L。
在线 B 中， 距离 L 越短， 元件耐压越下降。该理由是因为， 距离 L 越短， pn 二极管 25 的齐纳击穿增加。结果， 在半导体装置 1 中， 距离 L 越短， 在 pn 二极管 25 附近越容易发 生空穴。在半导体装置 1 中， 将距离 L 调节到图 10 的区域 95 内。
在半导体装置 1 中， 通过调节距离 L， 在门极电极 21 的下端部附近、 或者在基极区 域 12 与漂移区域 11 的接合界面发生雪崩击穿之前， 在 pn 二极管 25 附近容易发生雪崩击 穿。 即， 通过调节距离 L， 能够使发生雪崩击穿带来的空穴的部位从门极电极 21 的下端部附 近、 或基极区域 12 与漂移区域 11 的接合界面转移到 pn 二极管 25 附近。
换言之， 通过调节距离 L， 将在半导体装置 1 内发生的雪崩电流由 pn 二极管 25 附 近的雪崩电流决定。在 pn 二极管 25 附近产生的空穴被通过设在 pn 二极管 25 附近的接触 区域 30 迅速地向源极电极 41 侧排出。在半导体装置 1 中， 由于 pn 二极管 25 设在基极区 域 12 外， 所以成为在 pn 二极管 25 附近产生的空穴难以流入到基极区域 12 内的结构。 由此， 在半导体装置 1 中， 与半导体装置 100 相比， 通过雪崩击穿产生的空穴难以 流入到基极区域 12 内。因而， 在半导体装置 1 中， 抑制了寄生双极晶体管带来的双极作用。 结果， 半导体装置 1 的元件耐压与半导体装置 100 的元件耐压相比提高了。
接着， 对其他实施方式进行说明。在以下的说明中， 对于与半导体装置 1 相同的部 材赋予相同的标号， 适当省略详细的说明。
( 第 2 实施方式 )
图 11 是有关第 2 实施方式的半导体装置的要部示意图， 图 11(a) 是半导体装置的 要部立体示意图， 图 11(b) 是图 11(a) 的 X-Y 的位置的要部截面示意图。在图 11(a) 中， 没 有显示图 11(b) 所示的漏极电极 40、 源极电极 41。
图 12 是有关第 2 实施方式的半导体装置的要部平面示意图。将由图 12 的区域 90 包围的部分显示在图 11 中。
如图 11 所示， 在半导体装置 2 中， 在漂移区域 11 的表面上， 从漏极层 10 侧朝向漂 + 移区域 11， 有选择地设有 p 形的接触区域 31。从绝缘层 50 侧延伸的接触区域 31 在漂移 区域 11 的表面的中途中断。接触区域 31 的杂质浓度比基极区域 12 的杂质浓度高。接触 区域 31 例如是将在半导体装置 2 内产生的载流子 ( 例如空穴 ) 向源极电极 41 排出的载流 子去除区域。
在漏极层 10 上连接着漏极电极 40。在源极区域 13、 基极区域 12 及接触区域 31 上， 经由导通电极 45 连接着源极电极 41。在层间绝缘膜 46 的下侧的漏极层 10 的表面设有 绝缘层 50。绝缘层 50 邻接于接触区域 31。在接触区域 31 的下面与绝缘层 50 的下面之间 设有距离 L 的阶差。在接触区域 31 与漏极层 10 之间夹设有漂移区域 11 及绝缘层 50。
在半导体装置 2 中， 使 p+ 形的接触区域 31 经由 n- 形的漂移区域 11 接近于 n+ 形
的漏极层 10。因而， 在源极电极 41 与漏极电极 40 之间， 形成有以接触区域 31 为 p 侧、 以漏 极层 10 为 n 侧的 pn 二极管 26。pn 二极管 26 形成在绝缘层 50 的附近。
如图 12 所示， 在半导体装置 2 的平面中， 接触区域 31 邻接于漂移区域 11。漂移 区域 11 邻接于基极区域 12。在基极区域 12 的与漂移区域 11 相反侧， 邻接有源极区域 13。 从源极区域 13 经由基极区域 12 到漂移区域 11 设有门极电极 21。在门极电极 21 与漂移区 域 11、 基极区域 12 及源极区域 13 之间， 设有门极绝缘膜 20。
半导体装置 2 的平面中的漂移区域 11、 基极区域 12 及门极电极 21 的配置以源极 区域 13 为中心成线对称。在与漂移区域 11 相反侧的接触区域 31 上接触着绝缘层 50。在 半导体装置 2 中， 例如图 12 所示的单元沿相对于漏极层 10 的主面平行的方向周期性地排 列。
在有关第 2 实施方式的半导体装置 2 中， 在漂移区域 11 的表面上， 从绝缘层 50 侧 + 朝向基极区域 12 设有 p 形的接触区域 31。接触区域 31 邻接于设在漏极层 10 的表面上的 绝缘层 50。接触区域 31 沿着绝缘层 50 与漂移区域 11 的界面在漂移区域 11 的表面上延 伸。在半导体装置 2 中， 由于 p+ 形的接触区域 31 经由 n- 形的漂移区域 11 接近于 n+ 形的 漏极层 10， 所以在源极电极 41 与漏极电极 40 之间， 形成有以接触区域 31 为 p 侧、 以漏极层 10 为 n 侧的 pn 二极管 26。 在半导体装置 2 中， 与半导体装置 1 同样， 通过调节距离 L， 在门极电极 21 的下端 部附近、 或基极区域 12 与漂移区域 11 的接合界面发生雪崩击穿之前， 容易在 pn 二极管 26 附近发生雪崩击穿。即， 通过调节距离 L， 使发生雪崩击穿带来的空穴的部位从门极电极 21 的下端部附近、 或基极区域 12 与漂移区域 11 的接合界面转移到 pn 二极管 26 附近。
换言之， 通过调节距离 L， 将在半导体装置 2 内发生的雪崩电流由 pn 二极管 26 附 近的雪崩电流决定。在 pn 二极管 26 附近产生的空穴通过被设在 pn 二极管 26 附近的接触 区域 31 迅速地向源极电极 41 侧排出。
由此， 在半导体装置 2 中， 与半导体装置 100 相比， 通过雪崩击穿产生的空穴难以 流入到基极区域 12 内。因而， 在半导体装置 2 中， 寄生双极晶体管带来的双极作用被抑制。 结果， 半导体装置 2 的元件耐压与有关比较例的半导体装置 100 的元件耐压相比提高了。
( 第 2 实施方式的变形例 )
第 2 实施方式的变形例是改变了半导体装置 2 的平面中的门极电极 21 的配置后 的实施方式。
图 13 是有关第 2 实施方式的半导体装置的变形例的要部平面示意图。
如图 13(a) 所示， 在半导体装置 3 的平面中， 接触区域 31 邻接于漂移区域 11。漂 移区域 11 邻接于基极区域 12。在基极区域 12 的与漂移区域 11 相反侧， 邻接有源极区域 13。源极区域 13 被基极区域 12 夹着， 源极区域 13 及基极区域 12 被漂移区域 11 夹着。在 从源极区域 13 的一部分经由基极区域 12 到漂移区域 11 的一部分中， 设有门极电极 21。在 门极电极 21 与漂移区域 11、 基极区域 12 及源极区域 13 之间， 设有门极绝缘膜 20。
在半导体装置 3 的平面中， 基极区域 12 延伸的方向上的门极电极 21 的周期在近 接的基极区域 12 中相互不一致。例如， 在近接的基极区域 12 之中， 设于一个基极区域 12 的门极电极 21 位于设于另一个基极区域 12 的门极电极 21 间。换言之， 将邻接于源极区域 13 的第 1 基极区域 12 贯通的第 1 门极电极 21 在第 1 基极区域 12 延伸的方向上排列的间
距、 与将在与第 1 基极区域 12 相反侧邻接于源极区域 13 的第 2 基极区域 12 贯通的第 2 门 极电极 21 在第 2 基极区域 12 延伸的方向上排列的间距不一致。
如图 13(b) 所示， 在半导体装置 4 的平面中， 接触区域 31 邻接于漂移区域 11。漂 移区域 11 邻接于基极区域 12。在基极区域 12 的与漂移区域 11 相反侧， 邻接有源极区域 13。源极区域 13 由基极区域 12 夹着， 源极区域 13 及基极区域 12 由漂移区域 11 夹着。在 从源极区域 13 的一部分经由基极区域 12 至漂移区域 11 的一部分设有门极电极 21。在门 极电极 21 与漂移区域 11、 基极区域 12 及源极区域 13 之间， 设有门极绝缘膜 20。
在半导体装置 4 的平面中， 门极电极 21 配置于源极区域 13、 横跨源极区域 13 配置 在源极区域 13 的两侧的基极区域 12 的一部分、 以及邻接于基极区域 12 的漂移区域 11 的 一部分。换言之， 门极电极 21 将源极区域 13、 邻接于源极区域 13 的第 1 基极区域 12、 和在 与第 1 基极区域 12 相反侧邻接于源极区域 13 的第 2 基极区域 12 贯通。
在半导体装置 3、 4 中， 例如图 13(a)、 图 13(b) 所示的单元在相对于漏极层 10 的主 面平行的方向上周期性地排列。这样的实施方式也包含在第 2 实施方式中。
( 第 3 实施方式 )
图 14 是有关第 3 实施方式的半导体装置的要部示意图， 图 14(a) 是半导体装置的 要部立体示意图， 图 14(b) 是图 14(a) 的 X-Y 的位置处的要部截面示意图。
在半导体装置 5 中， 漂移区域经由漏极层 10 分离为多个。例如， 漂移区域经由漏 极层 10 被分割为第 1 漂移区域 11A 和第 2 漂移区域 11B。从第 1 漂移区域 11A 的表面到内 部， 有选择地设有基极区域 12。在经由漏极层 10 与漂移区域 11A 邻接的第 2 漂移区域 11B 的表面上， 有选择地设有作为载流子去除区域的 p 型的接触区域 32。接触区域 32 从漏极 层 10 侧朝向漂移区域 11A 延伸。漂移区域 11A 的深度和漂移区域 11B 的深度既可以是相 同的深度， 也可以有阶差。在漏极层 10 之上， 设有绝缘层 50A、 50B。
从漂移区域 11A 的表面到内部， 有选择地设有基极区域 12。 从基极区域 12 的表面 到内部， 有选择地设有源极区域 13。在基极区域 12、 邻接于基极区域 12 的源极区域 13 的 一部分、 以及夹着基极区域 12 且与源极区域 13 的上述一部分相反侧的漂移区域 11A 的一 部分的表面到内部， 经由门极绝缘膜 20 有选择地设有门极电极 21。
在半导体装置 5 中， 在漂移区域 11B 的表面上有选择地设有接触区域 32。接触区 域 32 的杂质浓度比基极区域 12 的杂质浓度高。
在漏极层 10 上连接着漏极电极 40。在源极区域 13、 基极区域 12 及接触区域 32 上， 经由导通电极 45 连接着源极电极 41。在源极电极 41 与漂移区域 11A、 11B、 基极区域 12 及源极区域 13 之间， 夹着层间绝缘膜 46。在层间绝缘膜 46 的下侧的漏极层 10 的表面上， 设有绝缘层 50A、 50B。绝缘层 50A、 50B 邻接于接触区域 32。在接触区域 32 的下表面与绝 缘层 50A、 50B 的下表面之间， 设有距离 L 的阶差。
在半导体装置 5 中， p+ 形的接触区域 32 经由 n- 形的漂移区域 11B 接近于 n+ 形的 漏极层 10。因而， 在源极电极 41 与漏极电极 40 之间， 形成有以接触区域 32 为 p 侧、 以漏极 层 10 为 n 侧的 pn 二极管 27A、 27B。pn 二极管 27A 形成在绝缘层 50A 的附近。pn 二极管 27B 形成在绝缘层 50B 的附近。
在半导体装置 5 中， 与半导体装置 1 同样， 通过调节距离 L， 在门极电极 21 的下端 部附近、 或基极区域 12 与漂移区域 11A 的接合界面上发生雪崩击穿之前， 容易在 pn 二极管27A、 27B 附近发生雪崩击穿。即， 通过调节距离 L， 使发生雪崩击穿带来的空穴的部位从门 极电极 21 的下端部附近、 或基极区域 12 与漂移区域 11A 的接合界面转移到 pn 二极管 27A、 27B 附近。
换言之， 通过调节距离 L， 将在半导体装置 5 内发生的雪崩电流由 pn 二极管 27A、 27B 附近的雪崩电流决定。在 pn 二极管 27A、 27B 附近产生的空穴通过被设在 pn 二极管 27A、 27B 附近的接触区域 32 迅速地向源极电极 41 侧排出。
由此， 在半导体装置 5 中， 与半导体装置 100 相比， 通过雪崩击穿产生的空穴难以 流入到基极区域 12 内。因而， 在半导体装置 5 中， 寄生双极晶体管带来的双极作用被抑制。 结果， 半导体装置 5 的元件耐压与有关比较例的半导体装置 100 的元件耐压相比提高了。
在半导体装置 5 中， 由于使 pn 二极管 27A、 27B 比半导体装置 1 ～ 4 更远离基极 区域 12， 成为在 pn 二极管 27A、 27B 附近产生的空穴难以流入到基极区域 12 内的结构。因 而， 在半导体装置 5 中， 双极作用被进一步抑制， 与半导体装置 1 ～ 4 相比元件耐压进一步 提高。
( 第 4 的实施方式 )
图 15 是有关第 4 实施方式的半导体装置的要部示意图， 图 15(a) 是半导体装置的 要部立体示意图， 图 15(b) 是图 15(a) 的 X-Y 的位置的要部截面示意图。
在半导体装置 6 中， 从漏极层 10 的表面到漏极层 10 的内部， 有选择地设有漂移区 域 11。从漂移区域 11 的表面到内部， 有选择地设有基极区域 12。从基极区域 12 的表面到 内部， 有选择地设有源极区域 13。在基极区域 12、 邻接于基极区域 12 的源极区域 13 的一 部分、 以及夹着基极区域 12 从与源极区域 13 的上述一部分相反侧的漂移区域 11 的一部分 的表面到内部， 经由门极绝缘膜 20 有选择地设有门极电极 21。
在半导体装置 6 中， 在漂移区域 11 的表面上有选择地设有作为载流子去除区域的 p 型的接触区域 33。接触区域 33 从漏极层 10 侧朝向漂移区域 11 延伸。接触区域 33 的杂 质浓度比基极区域 12 的杂质浓度高。
在漏极层 10 上连接着漏极电极 40。在源极区域 13、 基极区域 12 及接触区域 33 上， 经由导通电极 45 连接着源极电极 41。在源极电极 41 与漂移区域 11、 基极区域 12 及源 极区域 13 之间， 夹着层间绝缘膜 46。
在半导体装置 6 中， p+ 形的接触区域 33 经由 n- 形的漂移区域 11 隔开距离 L 接近 于 n+ 形的漏极层 10。在接触区域 33 与漏极层 10 之间， 夹设有漂移区域 11。因而， 在源极 电极 41 与漏极电极 40 之间， 形成有以接触区域 33 为 p 侧、 以漏极层 10 为 n 侧的 pn 二极 管 28。
在半导体装置 6 中， 与半导体装置 1 同样， 通过调节距离 L， 在门极电极 21 的下端 部附近、 或基极区域 12 与漂移区域 11 的接合界面发生雪崩击穿之前， 容易在 pn 二极管 28 附近发生雪崩击穿。即， 通过调节距离 L， 使发生雪崩击穿带来的空穴的部位从门极电极 21 的下端部附近、 或基极区域 12 与漂移区域 11 的接合界面转移到 pn 二极管 28 附近。
换言之， 通过调节距离 L， 将在半导体装置 6 内发生的雪崩电流由 pn 二极管 28 附 近的雪崩电流决定。在 pn 二极管 28 附近产生的空穴通过被设在 pn 二极管 28 附近的接触 区域 33 迅速地向源极电极 41 侧排出。
由此， 在半导体装置 6 中， 与半导体装置 100 相比， 通过雪崩击穿产生的空穴难以流入到基极区域 12 内。因而， 在半导体装置 6 中， 寄生双极晶体管带来的双极作用被抑制。 结果， 半导体装置 6 的元件耐压与有关比较例的半导体装置 100 的元件耐压相比提高。
( 第 5 的实施方式 )
图 16 是有关第 5 实施方式的半导体装置的要部示意图， 图 16(a) 是半导体装置的 要部立体示意图， 图 16(b) 是图 16(a) 的 X-Y 的位置的要部截面示意图。
在半导体装置 7 中， 从漏极层 10 的表面到漏极层 10 的内部， 有选择地设有漂移区 域 11。从漂移区域 11 的表面到内部， 有选择地设有基极区域 12。从基极区域 12 的表面到 内部， 有选择地设有源极区域 13。在基极区域 12、 邻接于基极区域 12 的源极区域 13 的一 部分、 以及夹着基极区域 12 从与源极区域 13 的上述一部分相反侧的漂移区域 11 的一部分 的表面到内部， 经由门极绝缘膜 20 有选择地设有门极电极 21。
在半导体装置 7 中， 在漂移区域 11 的表面上有选择地设有作为载流子去除区域的 + p 形的接触区域 34。接触区域 34 与绝缘层 50 对置， 相对于绝缘层 50 大致平行地延伸。进 而， 接触区域 34 不邻接于绝缘层 50， 从绝缘层 50 离开而配置。接触区域 34 的杂质浓度比 基极区域 12 的杂质浓度高。
在漏极层 10 上连接着漏极电极 40。在源极区域 13、 基极区域 12 及接触区域 33 上， 经由导通电极 45 连接着源极电极 41。在源极电极 41 与漂移区域 11、 基极区域 12 及源 极区域 13 之间， 夹着层间绝缘膜 46。 p+ 形的接触区域 34 的底面的端部 34e 与绝缘层 50 的底面的端部 50e 隔开距离 L 而分离。在接触区域 34 与漏极层 10 之间， 夹设有漂移区域 11。因而， 在源极电极 41 与漏 极电极 40 之间， 形成有以接触区域 34 为 p 侧、 以漏极层 10 为 n 侧的 pn 二极管 29。
在半导体装置 7 中， 与半导体装置 1 同样， 通过调节距离 L， 在门极电极 21 的下端 部附近、 或基极区域 12 与漂移区域 11 的接合界面发生雪崩击穿之前， 容易在 pn 二极管 29 附近发生雪崩击穿。即， 通过调节距离 L， 使发生雪崩击穿带来的空穴的部位从门极电极 21 的下端部附近、 或基极区域 12 与漂移区域 11 的接合界面转移到 pn 二极管 29 附近。
换言之， 通过调节距离 L， 将在半导体装置 7 内发生的雪崩电流由 pn 二极管 29 附 近的雪崩电流决定。在 pn 二极管 29 附近产生的空穴通过被设在 pn 二极管 29 附近的接触 区域 34 迅速地向源极电极 41 侧排出。
由此， 在半导体装置 7 中， 与半导体装置 100 相比， 通过雪崩击穿产生的空穴难以 流入到基极区域 12 内。因而， 在半导体装置 7 中， 寄生双极晶体管带来的双极作用被抑制。 结果， 半导体装置 7 的元件耐压与有关比较例的半导体装置 100 的元件耐压相比提高。
以上， 参照具体例对本实施方式进行了说明。
有关第 1 ～第 5 实施方式的半导体装置 1 ～ 7 从 n 型的漏极层 10 的表面到内部， 具备有选择地设于漏极层 10 的 n 型的漂移区域 11、 11A、 11B、 从漂移区域 11、 11A 的表面到 内部、 有选择地设在漂移区域 11、 11A 上的 p 型的基极区域 12、 和从基极区域 12 的表面到内 部、 有选择地设在基极区域 12 中的 n 型的源极区域 13。并且， 作为载流子去除区域的接触 区域 30 ～ 34 从漏极层 10 侧朝向漂移区域 11、 11B 延伸。接触区域 30 ～ 34 与漏极层 10 不接触。
但是， 本实施方式并不限定于这些具体例。 即， 本领域的技术人员对于这些具体例 适当添加了设计变更后的形态也只要具备本实施方式的特征就包含在本实施方式的范围
中。 进而， 上述各具体例具备的各单元及其配置、 材料、 条件、 形状、 尺寸等并不限定于例示， 可以适当变更。 关于各个实施方式， 并不是分别独立的实施方式， 而能够将各个实施方式适 当复合。在本实施方式中， 也可以将 n 型表示为第 1 导电型、 将 p 型表示为第 2 导电型。此 外， 将 n 型作为第 2 导电型、 将 p 型作为第 1 导电型的形态也包含在本实施方式中。
以上说明了一些实施方式， 这些实施方式只是例示， 并不限定本发明的范围。 事实 上， 这里叙述的实施方式可以通过各种形态来实施， 进而， 在不脱离本发明的主旨的范围内 能够进行各种省略、 替代及变更。权利要求书和其等价物包含本发明的主旨范围内的这些 形态或变更。