半导体器件和制造半导体器件的方法 本申请基于日本专利申请 No.2010-255088 的优先权， 其内容通过引用合并于此。技术领域
本发明涉及一种包括磁阻随机访问存储器的半导体器件和制造半导体器件的方法。 背景技术 已经发展了将磁阻随机访问存储器 (MRAM) 作为一种类型的存储装置投入实际使 用。MRAM 是通过重写电子自旋的方向来写入信息的装置。外部静磁场能够使存储在 MRAM 中的信息被错误地擦除或者写入。 与此相反， 例如， 如在日本特开专利申请 No.2003-309196 中所公开的， 已经研究了用于利用磁屏蔽覆盖包括 MRAM 的半导体芯片的结构。
为 了 抑 制 磁 性 从 磁 屏 蔽 朝 着 半 导 体 芯 片 泄 漏， 如在日本特开专利申请 No.2003-347441 中公开的， 优选的是， 利用磁屏蔽层直接覆盖半导体芯片。然而， 在半导体 芯片直接地覆盖有磁屏蔽层的情况下， 凸块需要高于磁屏蔽层， 以便于将半导体芯片倒装 芯片安装在互连基板上。在这样的情况下， 很难以小的节距布置凸块。
发明内容
在一个实施例中， 提供了一种半导体器件， 包括 ： 半导体芯片， 该半导体芯片包括 磁存储器件和电极焊盘， 该电极焊盘被布置在半导体芯片的第一面上方 ；
磁屏蔽层， 该磁屏蔽层涂覆半导体芯片以至少暴露电极焊盘 ； 以及
互连基板， 该互连基板通过凸块连接到半导体芯片，
其中半导体芯片和互连基板中的至少一个包括凸部， 并且凸块布置在凸部上方。
在另一实施例中， 半导体芯片和互连基板中的至少一个包括凸部。 因此， 凸块的高 度能够形成得小。另外， 根据此， 凸块的直径能够形成得小。因此， 能够以小节距布置凸块。
在另一实施例中， 提供了一种制造半导体器件的方法， 该方法包括 ：
利用磁屏蔽层涂覆半导体芯片， 该半导体芯片包括磁存储器件和电极焊盘， 该电 极焊盘被布置在半导体芯片的第一面上方， 并且半导体芯片被涂覆使得至少暴露电极焊 盘； 和
通过凸块将半导体芯片连接到互连基板，
其中半导体芯片和互连基板中的至少一个包括凸部， 并且凸块被布置在凸部上 方。
本发明使得能够以小节距布置凸块， 即使半导体芯片被涂覆有磁屏蔽层。 附图说明
结合附图， 根据某些优选实施例的以下描述， 本发明的以上和其它方面、 优点和特 征将更加明显， 其中 ：图 1 是示出根据第一实施例的半导体器件的构造的截面图。
图 2A 和图 2B 是示出磁阻随机访问存储器的原理的图。
图 3A 和图 3B 是示出磁阻随机访问存储器的构造的图。
图 4A 和图 4B 是示出制造图 1 中所示的半导体器件的方法的截面图。
图 5A 和图 5B 是示出制造图 1 中所示的半导体器件的方法的截面图。
图 6 是示出根据第二实施例的半导体器件的构造的截面图。
图 7A 和图 7B 是示出制造图 6 中所示的半导体器件的方法的截面图。
图 8A 至图 8C 是示出制造根据第三实施例的半导体器件的方法的截面图。
图 9 是示出根据第四实施例的半导体器件的构造的截面图。
图 10A 是示出根据第五实施例的半导体器件的构造的截面图， 并且图 10B 是图 10A 中示出的半导体器件的顶视图。
图 11A 是示出根据第六实施例的半导体器件的构造的截面图， 并且图 11B 是图 11A 中所示的半导体器件的顶视图。
图 12A 是示出根据第七实施例的半导体器件的构造的截面图， 并且图 12B 是示出 图 12A 中所示的半导体器件的修改示例的截面图。
图 13 是示出凸部的详细结构的放大截面图。 图 14 是示出图 13 中所示的凸部的修改示例的截面图。 图 15 是示出根据第八实施例的半导体器件的构造的截面图。 图 16 是示出图 15 中所示的半导体器件的修改示例的截面图。 图 17 是示出图 15 中所示的半导体器件的修改示例的截面图。 图 18 是示出根据第九实施例的半导体器件的构造的截面图。 图 19 是示出根据第十实施例的半导体器件的构造的截面图。 图 20 是示出图 19 中所示的半导体器件的第一修改示例的截面图。 图 21 是示出图 19 中所示的半导体器件的第二修改示例的截面图。 图 22 是示出根据第七实施例的半导体器件的构造的截面图。 图 23 是示出图 22 中所示的半导体器件的修改示例的截面图。 图 24A 至图 24E 是示出磁屏蔽层的修改示例的透视图。 图 25A 至图 25D 是示出磁屏蔽层的修改示例的透视图。 图 26A 至图 26C 是示出磁屏蔽层的开口的修改示例的平面图。 图 27A 至图 27C 是示出磁屏蔽层的开口的修改示例的平面图。 图 28 是示出磁屏蔽层的修改示例的截面图。 图 29 是示出根据第十二实施例的半导体器件的构造的截面图。 图 30A 至图 30C 是示出电极焊盘的平面形状的修改示例的平面图。具体实施方式
现在在此将参考示例性实施例来描述本发明。 本领域的技术人员将会理解能够使 用本发明的教导完成许多替代实施例并且本发明不限于为解释性目的而示出的实施例。
在下文中， 将会参考附图描述本发明的实施例。 在所有的附图中， 相同的附图标记 被分配给相同的组成元件， 并且将不会重复其描述。第一实施例
图 1 是示出根据第一实施例的半导体器件的构造的截面图。此半导体器件包括 ： 半导体芯片 100 ； 磁屏蔽层 400 ； 以及互连基板 200。半导体芯片 100 包括磁阻 RAM 10 并且 包括电极焊盘 110( 附图中未示出 )。电极焊盘 110 被布置在半导体芯片 100 的第一面上。 磁屏蔽层 400 覆盖半导体芯片 100 以至少暴露电极焊盘 110。 半导体芯片 100 通过凸块 310 安装在互连基板 200 上。例如， 在此示出的连接形式是倒装芯片连接。半导体芯片 100 和 互连基板 200 中的至少一个包括凸部， 并且凸块 310 被布置在凸部上。在下面将会介绍详 细描述。
在本实施例中， 凸部被布置在互连基板 200 处。更加具体地， 互连基板 200 包括第 一互连基板 210 和第二互连基板 220。 当在平面图中看时， 第二互连基板 220 小于第一互连 基板 210。第二互连基板 220 通过凸块 230 被安装在第一互连基板 210 上。这样第二互连 基板 220 构成了凸部。第二互连基板 220 具有不面向第一互连基板 210 的面， 和通过凸块 310 连接到半导体芯片 100 的面。例如， 凸块 230 和 310 是焊料凸块。第一互连基板 210 具 有与半导体芯片 100 相反的面， 并且在该面上， 焊料球 320 被布置为外部连接端子。
尽管磁屏蔽层 400 至少覆盖半导体芯片 100 的第一面 ( 面向互连基板 200 的面 ) 的一部分， 但是磁屏蔽层 400 没有重叠第二互连基板 220。更加具体地， 尽管屏蔽层 400 几 乎覆盖半导体芯片 100 的整个面 ( 包括侧面 )， 但是开口 402 形成在面向互连基板 200 的 区域 ( 其对应于稍后要描述的图 25A) 中。当在平面图中看时， 开口 402 大于第二互连基板 220。因此， 磁屏蔽层 400 没有干扰第二互连基板 220， 并且第二互连基板 220 进入开口 402 的内部。磁屏蔽层 400 由诸如铁、 坡莫合金 (permalloy)、 铁硅铝磁合金 (sendust)、 硅钢、 或者纳米晶体的软磁性材料形成。例如， 磁屏蔽层 400 的厚度等于或者大于 0.05mm 并且等 于或者小于 0.15mm。
底部填充树脂 510 密封半导体芯片 100 和互连基板 200 之间的空间。底部填充树 脂 510 可以是环氧基树脂或者酰亚胺基树脂。在本实施例中， 底部填充树脂 510 还形成在 磁屏蔽层 400 和第二互连基板 220 之间。换言之， 底部填充树脂 510 也密封第二互连基板 220。
图 2A 和图 2B 是示出磁阻随机访问存储器 10 的原理的图。磁阻随机访问存储器 10 具有其中磁固定层 12 和磁自由层 14 通过隧道阻挡层 16 相互面对的结构。图 2A 中所示 的磁阻随机访问存储器 10 是垂直的旋转型元件。该类型的磁阻随机访问存储器 10 的写入 和擦除通过垂直于半导体芯片 100 的方向上的磁场来发生。图 2B 中所示的磁阻随机访问 存储器 10 是水平的旋转型元件。此种类型的磁阻随机访问存储器 10 的写入和擦除通过相 对于半导体芯片 100 水平的方向上的磁场来发生。在磁固定层 12 和磁自由层 14 的方向相 同的情况下， 任何类型的磁阻随机访问存储器 10 处于低电阻状态并且在磁固定层 12 和磁 自由层 14 彼此相反的情况下， 处于高电阻状态。对经过隧道阻挡层 16 的隧道电流的大小 进行测量， 并且因此读出写入的信息。图 1 中所示的磁屏蔽层 400 具有用于图 2A 和图 2B 中所示的任何类型的磁阻随机访问存储器 10 的磁屏蔽效果。
图 3A 和图 3B 是示出磁阻随机访问存储器 10 的构造的图。图 3A 中所示的磁阻随 机访问存储器 10 是磁壁移动型磁存储元件。更加具体地， 磁自由层 14 构成磁壁移动层并 且连接到两条位线 13a 和 13b。磁固定层 12 连接到读出线 11。在图 3B 中示出的磁阻随机访问存储器 10 是旋转注入型磁存储元件。 更加具体地， 磁自由层 14 连接到一条位线 13， 并且磁固定层 12 连接到读出线 11。
参考图 2A 和图 2B 以及图 3A 和图 3B 已经描述了磁阻随机访问存储器 10 的构造 和原理， 但是能够应用本发明的磁阻随机访问存储器 10 的构造不限于它们， 并且例如， 可 以是磁场移动型磁存储器件。
图 4A 和图 4B 以及图 5A 和图 5B 是示出制造图 1 中所示的半导体器件的方法的截 面图。首先， 如图 4A 中所示， 凸块 230 用于将第二互连基板 220 安装在未划片的第一互连 基板 210 上。第一互连基板 210 包括定位标记 212， 并且第二互连基板 220 包括定位标记 222。例如， 定位标记 212 和 222 是互连层的一部分并且是从保护层暴露的导电图案。检测 定位标记 212 和定位标记 222 的位置， 并且因此能够将第二互连基板 220 精确地安装在第 一互连基板 210 上。第二互连基板 220 安装在要进行划片的第一互连基板 210 的多个区域 上。
接下来， 如图 4B 中所示， 在安装在第一互连基板 210 上的第二互连基板 220 上， 凸 块 310 一起形成。
接下来， 如图 5A 中所示， 制备涂覆有磁屏蔽层 400 的半导体芯片 100。例如， 多个 组件附接到半导体芯片 100， 并且能够形成磁屏蔽层 400。 接下来， 凸块 310 用于将半导体芯片 100 安装在第二互连基板 220 上。因为定位 标记 404 被布置在磁屏蔽层 400 中， 所以半导体芯片 100 被精确地安装在第二互连基板 220 上。例如， 定位标记 404 具有布置在磁屏蔽层 400 上的特定形式 ( 包括凹陷 )。
在此状态下， 在磁屏蔽层 400 和第一互连基板 210 之间存在间隙。因此， 当凸块 310 硬化时， 半导体芯片 100 以自对准的方式相对于第二互连基板 220 定位。
接下来， 如图 5B 中所示， 根据毛细现象， 底部填充树脂 510 密封磁屏蔽层 400 和第 一互连基板 210 之间的间隙。这时， 底部填充树脂 510 也根据毛细现象渗入磁屏蔽层 400 和第二互连基板 220 之间的间隙。接下来， 多个半导体芯片 100 被分别用密封树脂 500 密 封。
然后沿着切割线 ( 由虚线表示 ) 切割第一互连基板 210， 并且划片出多个半导体器 件。
接下来， 将会描述本实施例的操作和优点。根据此实施例， 磁屏蔽层 400 具有用于 暴露半导体芯片 100 的电极焊盘的开口 402。当在平面图中看时， 开口 402 在内部包括第 二互连基板 220。因此， 在半导体芯片 100 安装在互连基板 200 上的情况下， 第二互连基板 220 的顶面相对于磁屏蔽层 400 的底面位于半导体芯片 100 附近。结果， 凸块 310 的高度能 够低。这使得凸块 310 的宽度能够变小。因此能够以小节距高精度地布置凸块 310。
第二实施例
图 6 是示出根据第二实施例的半导体器件的构造的截面图并且对应于根据第一 实施例的图 1。 根据本实施例的半导体器件与根据第一实施例的半导体器件的构造类似， 不 同之处在于密封树脂 500 的形状。更加具体地， 密封树脂 500 的侧面形成与第一互连基板 210 的侧面相同的面。
图 7A 和图 7B 是示出制造图 6 中所示的半导体器件的方法的截面图。首先， 如图 7A 中所示， 第二互连基板 200 安装在第一互连基板 210 上， 并且在第二互连基板 220 上， 进
一步安装涂覆有磁屏蔽层 400 的半导体芯片 100。接下来， 形成底部填充树脂 510。到目前 为止的工艺与根据第一实施例的相同。
接下来， 如图 7B 中所示， 利用密封树脂 500 一起密封多个半导体芯片 100。 然后对 密封树脂 500 和第一互连基板 210 进行划片， 并且划片出多个半导体器件。
根据本实施例， 能够获得与第一实施例的相类似的优点。
第三实施例
图 8A 至图 8C 是示出制造根据第三实施例的半导体器件的方法的截面图。根据本 实施例的制造半导体器件的方法与根据第一或者第二实施例的半导体器件类似， 不同之处 在于形成底部填充树脂 510 的方法。
首先如图 8A 中所示， 凸块 230 形成在第一互连基板 210 上。接下来， 例如， 使用层 压方法将绝缘树脂膜 ( 非导电膜 (NCF))512 布置在第二互连基板 220 的底面上。接下来， 第二互连基板 220 安装在第一互连基板 210 上。因此树脂膜 512 密封第二互连基板 220 和 第一互连基板 210 之间的空间。
接下来， 如图 8B 中所示， 凸块 310 被布置在第二互连基板 220 上。接下来， 使用层 压方法将树脂膜 (NCF)514 布置在凸块 310 和第二互连基板 220 上。因此形成底部填充树 脂 510( 图 8C)。在此步骤中， 尽管底部填充树脂 510 密封第二互连基板 220 和凸块 310， 但 是底部填充树脂还没有硬化。 接下来， 涂覆有磁屏蔽层 400 的半导体芯片 100 安装在第二互连基板 220 上。这 时， 半导体芯片 100 以一定程度的压力按下第二互连基板 220。 因此凸块 310 接触半导体芯 片 100。
接下来， 半导体芯片 100、 互连基板 200、 以及凸块 310 被热处理并且然后被冷却。 更加详细地描述， 首先， 通过加热软化底部填充树脂 510 以将其掩埋在凸块中。然后底部填 充树脂 510 缓慢地硬化， 并且， 与底部填充树脂 510 的硬化并行地， 凸块 310 被熔融。然后， 通过冷却工艺固化凸块以将其结合到半导体芯片 100。因此布置了密封树脂 500。
在本实施例中， 尽管在半导体芯片 100 结合到第二互连基板 220 之前布置树脂膜 514， 但是树脂膜 514 可以不被布置在第二互连基板 220 的顶面上而是被布置在半导体芯片 100 的底面上。
根据本实施例， 能够获得与第一实施例相类似的优点。另外， 因为在半导体芯片 100 安装到第二互连基板 220 上之前， 利用树脂膜 512 和 514 形成底部填充树脂 510， 所以 底部填充树脂 510 能够充分地密封凸块 230 和 310， 即使凸块 230 和 310 的节距小。
第四实施例
图 9 是示出根据第四实施例的半导体器件的构造的截面图。根据本实施例的半导 体器件与第一至第三实施例中的一个相类似， 不同之处在于磁屏蔽层 400 的形状。
在本实施例中， 磁屏蔽层 400 具有面向半导体芯片 100 的侧面的区域。在该区域 中， 磁层 400 包括弯曲部分 406。换言之， 在磁屏蔽层 400 和半导体芯片 100 的侧面之间存 在间隙。
根据本实施例， 能够获得与第一至第三实施例相类似的优点。 另外， 因为磁屏蔽层 400 包括弯曲部分 406， 因此如果薄钢板弯曲那么能够形成磁屏蔽层 400 的至少一部分。因 此， 能够降低磁屏蔽层 400 的制造成本。
第五实施例
图 10A 是示出根据第五实施例的半导体器件的构造的截面图并且对应于根据第 一实施例的图 1。图 10B 是图 10A 中所示的半导体器件的顶视图。根据本实施例的半导体 器件具有与第一至第三实施例中的一个相类似的构造， 不同之处在于下述要点。
首先， 半导体芯片 100 包括存储区 102 和非存储区 104。存储区 102 是其中布置 磁阻随机访问存储器 10 的区域并且非存储区域 104 是其中没有布置磁阻随机访问存储器 10 的区域。在非存储区域 104 中， 例如， 布置逻辑电路。另外， 当在平面图中看时， 磁屏蔽层 400 覆盖存储区 102 并且没有覆盖非存储区 104。
更加详细地描述， 在本实施例中， 磁阻随机访问存储器 10 是图 2A 中所示的垂直旋 转型器件。半导体芯片 100 具有矩形形状。存储区 102 被布置在比非存储区 104 更靠近半 导体芯片 100 的一侧的侧上。半导体芯片 100 具有面向互连基板 200 的第一面和与第一面 相反的第二面。磁屏蔽层 400 形成为从第一面通过侧面到第二面。
更加具体地， 非存储区 104 被布置在半导体芯片 100 的中心侧上， 并且存储区 102 被布置在半导体芯片 100 的两个臂侧上。半导体芯片 100 的存储区 102 覆盖有不同的磁屏 蔽层 400。每个磁屏蔽层 400 完全地覆盖半导体芯片 100 的四个侧面当中的一个侧面并且 没有覆盖被连接到以上侧面的两个侧面 ( 对应于稍后要描述的图 24A 和图 24B)。替代地， 如稍后要描述的图 24D 中所示， 磁屏蔽层 400 可以部分地覆盖上述的两个侧面。 根据本实施例， 能够获取与第一至第三实施例相类似的优点。 另外， 对于在垂直于 半导体芯片 100 的方向上形成的磁场， 根据本实施例的磁屏蔽层 400 具有高于根据第一实 施例的磁屏蔽层 400 的屏蔽效果。因此， 进一步降低了对于磁阻随机存储器 10 的错误写入 或者错误擦除的可能性。
第六实施例
图 11A 是示出根据第六实施例的半导体器件的构造的截面图并且对应于根据第 一实施例的图 1。图 11B 是图 11A 中所示的半导体器件的顶视图。根据本实施例的半导体 器件具有与根据第五实施例的半导体器件相类似的构造， 不同之处在于磁屏蔽层 400 的形 状。
在本实施例中， 磁屏蔽层 400 具有弯曲部分 406。 弯曲部分 406 的构造与根据第四 实施例相类似。
根据本实施例， 能够获得与第五实施例相类似的优点。另外， 类似于第四实施例， 能够降低磁屏蔽层 400 的制造成本。
第七实施例
图 12A 是示出根据第七实施例的半导体器件的构造的截面图。根据本实施例的半 导体器件与第一至第六实施例中的一个相类似， 不同之处在于互连基板 200 的构造。
在本实施例中， 互连基板 200 包括凸部 250。 一个互连基板 200 的表面形成为部分 地凸起以形成凸部 250。凸部 250 进入磁屏蔽层 400 的开口 402 的内部。凸块 310 与凸部 250 的顶面连接。
图 12B 是示出图 12A 中所示的半导体器件的修改示例的截面图。在附图中示出的 示例中， 互连基板 200 具有没有面向磁屏蔽层 400 的部分， 并且在该部分的整体上形成凸部 250。互连基板 200 具有其中没有形成凸部 250 的区域。磁屏蔽层 400 可以接触该区域并
且可以与此区域分离。
图 13 是示出凸部 250 的详细结构的放大的截面图。在本附图中示出的示例中， 互 连基板 200 是包括四个或者更多层的多层互连层。通过保护层 240、 金属柱 202 以及金属 层 203 来构造凸部 250。例如， 保护层 240 是阻焊剂， 并且部分地涂覆互连基板 200 的顶面。 在此， 例如， 阻焊剂包括环氧树脂、 丙烯酸树脂、 以及聚酰亚胺树脂中的至少一个。例如， 保 护层 240 的厚度等于或者大于 20μm 并且等于或者小于 60μm。例如， 金属柱 202 由 Cu 形 成。互连基板 200 具有其中附接焊料球 320 的面， 并且在该面上形成保护层 242。
互连基板 200 具有其中形成保护层 240 的区域， 并且在该区域中形成电极 201。 当 在平面图中看时， 电极 201 定位在磁屏蔽层 400 的开口 402 的内侧上。金属柱 202 连接到 电极 201。保护层 240 经过金属柱 202， 并且金属柱 202 的上端定位为高于保护层 240。例 如， 金属柱 202 是 Cu 柱， 并且例如， 通过电解镀方法形成。例如， 金属柱 202 的高度等于或 者大于 60μm 并且等于或者小于 120μm。
在金属柱 202 的上端 ( 包括侧面的上端部分和上端面 ) 中， 形成金属层 203。金属 层 203 例如为 Ni/Au 层或者 Ni/Pd/Au 层， 并且例如通过使用非电解镀方法或者电解镀方法 形成。布置金属层 203 以将凸块 310 结合到金属柱 202。
另外， 电极 201 通过被布置在芯层上的导通孔 206 连接到电极 204。电极 204 被布 置在互连基板 200 的后面侧上并且通过金属层 205 连接到焊料球 320。
根据本实施例， 能够获得与第一至第六实施例相类似的优点。
另外， 如图 14 中所示， 互连基板 200 可以是其中互连形成在芯层的顶面和底面上 的两层基板。在这样的情况下， 电极 201 形成在芯层的顶面上， 并且电极 204 形成在芯层的 底面上。
第八实施例
图 15 是示出根据第八实施例的半导体器件的构造的截面图并且对应于根据第七 实施例的图 13。 根据本实施例的半导体器件具有与根据第七实施例的半导体器件相类似的 构造， 不同之处在于下述要点。
在本实施例中， 互连基板 200 包括最上层上的堆积区 207。 互连层部分地堆积以形 成堆积 (build up) 区 207。另外， 保护层 240 仅形成在堆积区 207 上。当在平面图中看时， 堆积区 207 形成在重叠磁屏蔽层 400 的开口 402 的部分中。堆积区 207 和保护层 240 构成 凸部。此凸部进入开口 402 的内部。
在电极 201 上， 没有形成金属柱 202， 并且凸块 310 直接地连接到电极 201。为了 确保在顶面上结合到凸块 310， 电极 201 包括诸如 Ni/Au 或者 Ni/Pd/Au 的金属层。
在定位在一个堆积区 207 下面的互连层中， 互连仅形成在被堆积区 207 覆盖的部 分中。
根据本实施例， 能够获得与第七实施例相类似的优点。
另外， 在本实施例中， 互连基板 200 具有面向半导体芯片 100 的面， 并且在该面的 整体上可以形成保护层 240。 互连层具有定位在一个堆积区 207 下面的部分， 并且该部分没 有被堆积区 207 覆盖。在上面的情况下， 在该部分中也能够形成互连。
如图 16 中所示， 在当在平面图中看时没有重叠磁屏蔽层 400 的区域中， 堆积区 207 也可以形成在没有重叠开口 402 的地方 ( 例如， 当在平面图中看时定位在磁屏蔽层 400 的外侧上的部分 )。
如图 17 中所示， 在互连基板 200 中， 电极 201 可以通过一个导通孔 206 直接连接 到电极 204。
第九实施例
图 18 是示出根据第九实施例的半导体器件的构造的截面图。根据本实施例的半 导体器件具有与根据第七实施例的半导体器件相类似的优点， 不同之处在于下述要点。
首先， 磁屏蔽层 400 没有形成在半导体芯片 100 的侧面的部分中。 半导体芯片 100 的侧面包括其中没有形成磁屏蔽层 400 的部分， 并且当在平面图中看时， 从该部分起从半 导体芯片 100 的内侧到半导体芯片 100 的外侧连续地形成保护层 240， 并且保护层 240 没有 被重叠磁屏蔽层 400。
根据本实施例， 能够获得与第七实施例的相类似的优点。
第十实施例
图 19 是示出根据第十实施例的半导体器件的构造的截面图。根据本实施例的半 导体器件具有与根据第八实施例的半导体器件相类似的构造， 不同之处在于下述要点。
首先， 半导体芯片 100 包括金属柱 112。金属柱 112 形成在电极焊盘 110 上。在包 括电极焊盘 110 的多层互连层上， 形成保护层 120。在保护层 120 中， 布置定位在电极焊盘 110 上的开口， 并且金属柱 112 形成在开口内部。例如， 金属柱 112 由 Cu 形成。金属柱 112 形成为高于保护层 120， 并且金属柱 112 的顶端从保护层 120 凸起。例如， 金属柱 112 的高 度等于或者大于 60μm 并且等于或者小于 120μm。 在金属柱 112 的端面上， 形成凸块 310。因为金属柱 202 没有被布置在互连基板 200 内， 所以凸块 310 进入形成在保护层 240 中的开口的内部。这些开口定位在电极 201 上 面。凸块 310 通过下凸块金属 ( 在附图中未示出 ) 连接到电极 201。
图 20 是示出图 19 中示出的半导体器件的第一修改示例的截面图。此修改示例具 有与图 19 相类似的构造， 不同之处在于下述要点。首先， 保护层 240 形成在互连基板 200 的面 ( 面向半导体芯片 100 的面 ) 的整体上。当在平面图中看时， 涂覆有保护层 240 的互 连层也在重叠磁屏蔽层 400 的区域中包括互连。
换言之， 在本实施例中， 半导体芯片 100 包括金属柱 112 作为凸部。因为金属柱 112 形成为高于保护层 120， 所以如果布置金属柱 112 那么能够获得与根据第七实施例在互 连基板 200 上布置凸部的情况相类似的优点。
图 21 是示出图 19 中示出的半导体器件的第二修改示例的截面图。本修改示例具 有与图 19 相类似的构造， 不同之处在于下述要点。 首先， 磁屏蔽层 400 没有形成在半导体芯 片 100 的侧面的部分中。半导体芯片 100 的侧面包括其中没有形成磁屏蔽层 400 的部分， 并且当在平面图中看时， 从该部分起从半导体芯片 100 的内侧到半导体芯片 100 的外侧连 续地形成保护层 240， 并且保护层 240 没有覆盖磁屏蔽层 400。
根据本实施例， 能够获得与第八实施例的相类似的优点。
第十一实施例
图 22 是示出根据第十一实施例的半导体器件的构造的截面图。根据本实施例的 半导体器件具有与根据第七至第十实施例中的一个的半导体器件相类似的构造， 不同之处 在于保护层 240 的端面 241 向上倾斜。
根据本实施例， 能够获得与第七实施例相类似的优点。另外， 即使当半导体芯片 100 安装在互连基板 200 上时， 磁屏蔽层 400 接触端面 241， 磁屏蔽层 400 的下端沿着端面 241 滑动并且半导体芯片 100 移到适当的位置以进行自对准。 因此， 半导体芯片 100 能够更 加可靠地安装在互连基板 200 上。
如图 23 中所示， 保护层 240 的端面 241 可以向下倾斜。
图 24A 至图 24E 和图 25A 至图 25D 是示出根据第一至十一实施例的磁屏蔽层 400 的修改示例的透视图。在上述修改示例中的每一个中， 磁层 400 具有在图 24A、 图 24B、 以及 图 25A 中的一个中示出的形状。而且， 磁屏蔽层 400 的形状不限于它们并且， 例如， 可以具 有在图 24A 至图 24E 以及图 25A 至图 25D 中的任意一个中示出的形状。
图 24B 中示出的示例与图 24A 中示出的示例的不同之处在于磁屏蔽层 400 的宽度 小于半导体芯片 100 的宽度。另外， 半导体芯片 100 的边缘没有涂覆有磁屏蔽层 400。
图 24C 中示出的示例与图 24A 中示出的示例的不同之处在于磁屏蔽层 400 仅被布 置在靠近半导体芯片 100 的一侧的每个区域中。
在图 24D 中示出的示例中， 磁屏蔽层 400 具有具有侧面的矩形形状， 并且仅磁屏蔽 层 400 中的侧面是开放的以插入半导体芯片 100。两个磁屏蔽层 400 从半导体芯片 100 的 两个对向的侧面侧插入。 图 24E 中示出的示例与图 24C 中示出的示例的不同之处在于磁屏蔽层 400 的宽度 小于半导体芯片 100 的宽度， 并且磁屏蔽层 400 在纵向方向上长。磁屏蔽层 400 的端部从 半导体芯片 100 的有源面 ( 其上形成电极焊盘的面 ) 的靠近半导体芯片 100 的一个侧面的 部分、 通过与所述一个侧面对向的面、 延伸到靠近上述一个侧面的半导体芯片 100 的后面 的部分。
图 25B 示出的示例与图 25A 中示出的示例的不同之处在于在磁屏蔽层 400 中开口 402 连接到半导体芯片 100 的两个对向侧面。 另外， 磁屏蔽层 400 没有覆盖该两个侧面并且 覆盖剩余的两个侧面。
图 25C 中示出的示例与图 25B 中示出的示例的不同之处在于， 尽管在磁屏蔽层 400 中开口 402 连续地形成直到半导体芯片 100 的两个对向侧面， 但是该两个侧面的其它部分 被涂覆有磁屏蔽层 400。
图 25D 中示出的示例与图 25A 中示出的示例的不同之处在于在磁屏蔽层 400 中没 有覆盖两个对向侧面。
图 26A 至图 26C 是示出在图 24A 至图 24E 中示出的示例中的开口 402 的形状的示 例。图 27A 至图 27C 是示出在图 25A 至图 25D 中示出的示例中的开口 402 的形状的示例的 图。半导体芯片 100 具有其中布置电极焊盘＝的区域， 并且在任意上述示例中， 开口 402 形 成在该区域中。
在图 26A 和图 26B 中示出的示例中， 沿着半导体芯片 100 的两个对向侧面形成半 导体芯片 100 的电极焊盘。开口 402 沿着半导体芯片 100 的两个对向侧面延伸。另外， 如 图 26A 中所示， 存在开口 402 具有在磁屏蔽层 400 的内部闭合的形状的情况， 并且， 如图 26B 中所示， 存在开口 402 连接到磁屏蔽层 400 的边缘以开放的情况。
在图 26C 和图 27A 中示出的示例中， 半导体芯片 100 的电极焊盘形成在除了半导 体芯片 100 的边缘之外的半导体芯片 100 的整个面上。在这样的情况下， 开口 402 形成在
除了边缘的面向半导体芯片 100 的有源面的部分中。
在图 27B 中示出的示例中， 沿着半导体芯片 100 的四个侧面形成半导体芯片 100 的电极焊盘。另外， 开口 402 沿着半导体芯片 102 的该四个侧面延伸。
在图 27C 中示出的示例中， 分离地布置电极焊盘 402。
在图 24A 至图 24E 以及图 25A 至图 25D 中示出的示例中， 如图 28 中所示， 磁屏蔽 层 400 具有沿着半导体芯片 100 的侧面形成的部分， 并且该部分可以形成为比面向半导体 芯片 100 的有源面以及对向面的部分厚。
磁屏蔽层 400 允许磁通经过磁层 400 的内部以防止磁场施加到半导体芯片 100。 其中磁通最高的磁屏蔽层 400 的部分是沿着半导体芯片 100 的侧面布置的磁屏蔽层 400 的 部分。在图 28 中示出的示例中， 磁屏蔽层 400 具有沿着半导体层 100 的侧面布置的部分， 并且该部分比其它部分厚。 因此， 该部分中通过磁通的容量增加。 从而提高了磁屏蔽层 400 的磁屏蔽能力。
另外， 在磁屏蔽层 400 从半导体芯片 100 的一个面 ( 有源面 ) 侧通过半导体芯片 100 的侧面到半导体芯片 100 的另一面 ( 后面 ) 包裹的情况下， 优选的是， 如图 26A 至图 26C 中所示， 在磁屏蔽层 400 上没有形成沿着侧面具有长形状的开口 402。 如上所述， 磁屏蔽层 400 允许磁通经过磁屏蔽层 400 的内部以防止磁场施加到半 导体芯片 100。在磁屏蔽层 400 从一个面 ( 有源面 ) 侧通过半导体芯片 100 的侧面到半导 体芯片 100 的另一面 ( 后面 ) 侧包裹的情况下， 磁屏蔽层 400 中的磁通从位于半导体芯片 100 的一个面 ( 有源面 ) 侧上的部分通过面向半导体芯片 100 的侧面流到位于半导体芯片 100 的另一面 ( 后面 ) 侧。但是， 如果在磁屏蔽层 400 中形成沿着侧面具有长形状的开口 402， 那么磁通流过的部分在侧面附近减少， 并且因此， 通过磁通的容量减少。 在这样的情况 下， 磁屏蔽层 400 的磁屏蔽能力降低。
第十二实施例
图 29 是示出根据第十二实施例的半导体器件的构造的截面图。根据本实施例的 半导体器件具有与根据第一至第十一实施例的半导体器件中的一个相类似的构造。图 29 示出构造与根据第二实施例相类似的情况。
首先， 磁阻随机访问存储器 10 是水平旋转型器件。磁屏蔽层 400 仅布置在半导体 芯片 100 的后面侧 ( 附图中的上面 ) 上。另外， 互连基板 200 具有面向半导体芯片 100 的 部分， 并且器件 20 被安装在除了凸部 ( 附图中示出的示例中的第二互连基板 220) 的部分 中。器件 20 可以是半导体芯片或者其它的分立组件。
根据本实施例， 在当在平面图中看互连基板 200 时重叠半导体芯片 100 的区域中， 能够安装除了半导体芯片 100 之外的电子组件。
另外， 在上述各个实施例中， 电极焊盘 110 的平面形状可以不是矩形的。例如， 如 图 30A 至 30E 中所示， 电极焊盘 110 的形状可以是正三角形 ( 图 30A)、 正六边形 ( 图 30B)， 或者圆形 ( 图 30C)。在这样的情况下， 如果以交错图案布置电极焊盘 110 那么能够增加电 极焊盘 110 的布置密度。
如上所述， 尽管已经描述本发明的实施例， 但是这些是本发明的示例， 并且可以采 用除了上述描述之外的各种构造。
显然的是， 本发明不限于上述实施例， 并且可以在不脱离本发明的范围和精神的
情况下进行修改和变化。