用于制造半导体器件的方法 技术领域 本发明涉及包括氧化物半导体的半导体器件及其制造方法。
在本说明书中， 半导体器件一般地意指能够通过利用半导体特性来起作用的器 件， 以及电光器件、 半导体电路和电子器具都是半导体器件。
背景技术
近年来， 通过使用形成于具有绝缘表面的基板之上的半导体薄膜 ( 具有大约几纳 米到几百纳米的厚度 ) 来形成薄膜晶体管 (TFT) 的技术吸引了人们的关注。薄膜晶体管被 应用于广泛的电子器件， 例如 IC 或电光器件， 并且特别地， 将被用作图像显示器件中的开 关元件的薄膜晶体管的迅速研发正被推进。各种金属氧化物被用于多种应用。氧化铟是一 种熟知的材料， 并且被用作为液晶显示器等所必需的透明的电极材料。
某些金属氧化物具有半导体特性。 此类具有半导体特性的金属氧化物的实例包括 氧化钨、 氧化锡、 氧化铟和氧化锌。 在其沟道形成区内包含此类具有半导体特性的金属氧化 物的薄膜晶体管已经被提出 ( 专利文献 1-4 和非专利文献 1)。
金属氧化物的实例不仅包括单一金属元素的氧化物， 而且还包括多种金属元素的 氧化物 ( 多组分氧化物 )。例如， 为同系化合物的 InGaO3(ZnO)m(m 是自然数 ) 是作为包含 In、 Ga 和 Zn 的多组分氧化物的已知材料 ( 非专利文献 2-4)。
另外， 已经证明， 包含此类 In-Ga-Zn 基氧化物的氧化物半导体能够被用作薄膜晶 体管的沟道层 ( 专利文献 5， 以及非专利文献 5 和 6)。
参考文献
专利文献
专利文献 1 日本公开专利申请 No.S60-198861
专利文献 2 日本公开专利申请 No.H8-264794
专利文献 3PCT 国际申请 No.H11-505377 的日语翻译
专利文献 4 日本公开专利申请 No.2000-150900
专利文献 5 日本公开专利申请 No.2004-103957
非专利文献
非 专 利 文 献 1M.W.Prins、 K.O.Grosse-Holz、 G Muller、 J.F.M.Cillessen、 J.B.Giesbers、 R.P.Weening 和 R.M.Wolf， “A ferroelectric transparent thin-film transistor” ， Appl.Phys.Lett.， 1996 年 6 月 17 日， Vol.68pp.3650-3652
非专利文献 2M.Nakamura、 N.Kimizuka 和 T.Mohri“ ，The Phase Relations in the ， J.Solid State Chem.， 1991， Vol.93， pp.298-315 In2O3-Ga2ZnO4-ZnO System at 1350℃”
非 专 利 文 献 3N.Kimizuka、 M.Isobe 和 M.Nakamura， “Syntheses and Single-Crystal Data of Homologous Compounds， In 2O3(ZnO)m(m ＝ 3， 4， and 5)， InGaO3(ZnO)3， and Ga2O3(ZnO)m(m ＝ 7， 8， 9， and 16)in the In2O3-ZnGa2O4-ZnO System” ， J.Solid State Chem.， 1995， Vol.116， pp.170-178非 专 利 文 献 4M.Nakamura、 N.Kimizuka、 T.Mohri 和 M.Isobe， “Homologous Series， Synthesis and Crystal Structure of InFeO3(ZnO)m(m ： natural number)and its Isostructural Compound” ， KOTAI BUTSURI(SOLID STATE PHYSICS)， 1993， Vol.28， No.5， pp.317-327
非 专 利 文 献 5K.Nomura、 H.Ohta、 K.Ueda、 T.Kamiya、 M.Hirano 和 H.Hosono， “Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor” ， SCIENCE， 2003， Vol.300， pp.1269-1272
非 专 利 文 献 6K.Nomura、 H.Ohta、 A.Takagi、 T.Kamiya、 M.Hirano 和 H.Hosono， “Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors” ， NATURE， 2004， Vol.432pp.488-492 发明内容 本发明的目的是提供包括薄膜晶体管的高可靠性的半导体器件， 该薄膜晶体管的 电特性稳定。
在用于制造包含其中氧化物半导体膜被用于包括沟道形成区的半导体层的薄膜 晶体管的半导体器件的方法中， 进行热处理 ( 该热处理用于脱水或脱氢 ) 以便提高氧化物 半导体膜的纯度并减少诸如水分之类的杂质。 除了诸如存在于氧化物半导体膜内的水分之
类的杂质外， 热处理还促使诸如存在于栅极绝缘层内的水分以及在氧化物半导体膜与被设 置于氧化物半导体膜之上及之下并且与氧化物半导体膜接触的膜之间的界面内的水分之 类的杂质的减少。
为了减少诸如水分之类的杂质， 在氧化物半导体膜形成之后， 在氮气或稀有气体 ( 例如， 氩气或氦气 ) 的惰性气体气氛下或者在降低的压力下， 在 200℃或更高的温度下， 优 选地于 400℃～ 600℃ ( 包括 400℃和 600℃ ) 下进行热处理。在热处理中， 所形成的氧化 物半导体膜是暴露的。结果， 包含于氧化物半导体膜内的诸如水分之类的杂质被减少。在 热处理之后， 在惰性气体气氛下缓慢冷却到等于或高于室温的且低于 100℃的温度。
其中所含水分通过在氮气、 氩气等惰性气体气氛下或者在降低的压力下进行的热 处理来减少的氧化物半导体膜的使用使得薄膜晶体管的电特性得以提高， 并且其量产性和 高性能二者得以实现。
热处理在氮气气氛中于其条件被确定的加热温度下对多个样品来进行。 该多个样 品用热脱附谱法 (TDS) 来测量。测量结果示出于图 2、 图 3 和图 4 中。
热脱附谱装置被用于通过四极质量分析器来检测和识别从样品中排放出的或生 成的气体组分 ； 因而， 能够观察到从样品的表面和内部排放出的气体和分子。 气体自样品内 排放出或生成在样品被加热以及温度正于高真空中上升时发生。在使用由 ESCO 有限公司 制造的热脱附谱仪 ( 产品名称 ： EMD-WA1000S) 的情况下， 测量在上升温度为大约 10℃ / 分 钟， SEM 电压被设置为 1500V， 停留时间为 0.2( 秒 )， 以及待使用的通道数量为 23 的条件下 -7 进行。另外， 在测量期间， 压力处于大约 1×10 (Pa) 的真空度。注意， H2O 的电离系数、 破裂 系数、 传递系数和泵浦速率分别为 1.0、 0.805、 1.56 和 1.0。
图 2 是示出在仅包括玻璃基板的样品 ( 比较样品 ) 与其中具有 50nm 的设置厚度 ( 在蚀刻之后所获得的实际厚度为大约 30nm) 的 In-Ga-Zn-O 基非单晶膜被形成于玻璃基板之上的样品 ( 样品 1) 之间的比较的 TDS 结果的图表。图 2 示出通过测量 H2O 所获得的结 果。诸如水分 (H2O) 之类的杂质自 In-Ga-Zn-O 基非单晶膜中的排放出能够由在 300℃附近 的峰值来确认。
图 3 是示出样品的比较的图表， 该图表示出 H2O 的 TDS 测量结果。对下列样品进 行比较 ： 其中具有 50nm 的设置厚度的 In-Ga-Zn-O 基非单晶膜被形成于玻璃基板之上的样 品 ( 样品 1) ； 其中样品 1 的结构经受到在空气气氛中于 350℃下进行 1 小时的热处理的样 品 ( 样品 2) ； 以及其中样品 1 的结构经受到在氮气气氛中于 350℃下进行 1 小时的热处理 的样品 ( 样品 3)。根据图 3 所示的结果， 样品 3 于 300℃附近的峰值低于样品 2 的。因而， 由于在氮气气氛下进行的热处理而排放出水分 (H2O) 能够得以证实。 而且， 还发现在氮气气 氛下进行的热处理比在空气气氛下进行的热处理减少更多的诸如水分 (H2O) 之类的杂质。
图 4 是示出样品的比较的图表， 该图表示出 H2O 的 TDS 测量结果。 对下列样品进行 比较 ： 其中具有 50nm 的设置厚度的 In-Ga-Zn-O 基非单晶膜被形成于玻璃基板之上的样品 ( 样品 1) ； 其中样品 1 的结构经受到在氮气气氛中于 250℃下进行 1 小时的热处理的样品 ( 样品 4) ； 其中样品 1 的结构经受到在氮气气氛中于 350℃下进行 1 小时的热处理的样品 ( 样品 3) ； 其中样品 1 的结构经受到在氮气气氛中于 450℃下进行 1 小时的热处理的样品 ( 样品 5) ； 以及其中样品 1 的结构经受到在氮气气氛中于 350℃下进行 10 小时的热处理的 样品 ( 样品 6)。根据图 4 所示的结果， 发现在氮气气氛下的加热温度越高， 从 In-Ga-Zn-O 基非单晶膜排放出的诸如水分 (H2O) 之类的杂质的数量就变得越少。
另外， 根据图 3 和图 4 的图表， 还能够确认两个峰值 ： 在 200℃～ 250℃附近的第一 峰值， 该第一峰值指示诸如水分 (H2O) 之类的杂质的排放 ； 以及在 300℃或更高温度处的第 二峰值， 该第二峰值指示诸如水分 (H2O) 之类的杂质的排放。
注意， 即使在将已经在氮气气氛中于 450℃下经受过热处理的样品在室温下保留 于空气气氛中大约一周的情况下， 也观察不到在 200℃或更高的温度下的水分排放。因而， 可发现通过进行热处理， In-Ga-Zn-O 基非单晶膜变得稳定。
此外， 图 1 示出载流子浓度的测量结果。在氮气气氛下的加热温度的条件被设置 为 150 ℃、 175 ℃、 200 ℃、 225 ℃、 250 ℃、 275 ℃、 300 ℃、 325 ℃、 350 ℃、 375 ℃、 400 ℃、 425 ℃和 450℃， 以及测量每个温度下的载流子浓度。
图 5A 示出用于评价氧化物半导体膜 (In-Ga-Zn-O 基非单晶膜 ) 的性质 ( 载流子浓 度和霍尔迁移率 ) 的性质评价样品 510 的三维视图。性质评价样品 510 被制作并经受到室 温下的霍尔效应的测量。氧化物半导体膜的载流子浓度和霍尔迁移率被评价。性质评价样 品 510 用以下方式来制作 ： 在基板 500 之上形成包含氧氮化硅的绝缘膜 501， 在绝缘膜 501 之上形成用作评价对象的具有 10mm×10mm 的尺寸的氧化物半导体膜 502， 以及在氧化物半 导体膜 502 之上形成均具有 1mm 的直径的电极 503 到 506。在图 1 中示出通过霍尔效应测 量获得的氧化物半导体膜的载流子浓度， 在图 5B 中示出其霍尔迁移率， 以及在图 5C 中示出 其电导率。
根据图 1、 图 2、 图 3 和图 4 的结果， 发现在 TDS 测量中于 250℃或更高的温度下， 在 诸如水分 (H2O) 之类的杂质从 In-Ga-Zn-O 基非单晶膜中的排放与载流子浓度的变化之间 存在着联系。当诸如水分 (H2O) 之类的杂质从 In-Ga-Zn-O 基非单晶膜中排放出时， 载流子 浓度被提高。而且， 除了 H2O 之外， 还通过 TDS 来分别测量 H、 O、 OH、 H2、 O2、 N、 N2 和 Ar。测量结 果是， H2O、 H、 O 和 OH 的峰值被清晰地观察到， 但是 H2、 O 2、 N、 N2 和 Ar 的峰值没有被观察到。 作为以上测量的样品， 使用了其中具有 50nm 的设置厚度的 In-Ga-Zn-O 基非单晶膜被形成 于玻璃基板之上的结构。热处理的条件被设置如下 ： 在氮气气氛中于 250℃下进行 1 小时 的热处理 ； 在氮气气氛中于 350℃下进行 1 小时的热处理 ； 在氮气气氛中于 350℃下进行 10 小时的热处理 ； 以及在氮气气氛中于 450℃下进行 1 小时的热处理。作为比较样品， 其中没 有对 In-Ga-Zn-O 基非单晶膜进行热处理的结构以及仅包括玻璃基板的结构被测量。 图 37、 图 38、 图 39 和图 40 分别示出 H、 O、 OH 和 H2 的 TDS 结果。注意， 在以上热处理条件下， 在氮 气气氛中的氧浓度是 20ppm 或更低。
根据以上结果， 发现通过进行 In-Ga-Zn-O 基非单晶膜的热处理， 主要地排放水分 (H2O)。换言之， 热处理促使水分 (H2O) 主要从 In-Ga-Zn-O 基非单晶膜中排放出。图 37 所 示的 H 的、 图 38 所示的 O 的和图 39 所示的 OH 的 TDS 测量值受通过水分子的分解获得的材 料影响。注意， 被认为包含于 In-Ga-Zn-O 基非单晶膜之内的氢和 OH 通过热处理来一起排 放出。
在本说明书中， 在氮气或惰性气体 ( 例如， 氩气或氦气 ) 的惰性气体气氛下或者在 降低的压力下进行的热处理被称为用于脱水或脱氢的热处理。在本说明书中， “脱氢” 并非 指通过热处理来仅清除 H2。为了方便起见， H、 OH 等的清除被称为 “脱水或脱氢” 。 通过在惰性气体下进行热处理来减少包含于氧化物半导体层内的杂质 (H2O) 以及 提高载流子浓度， 并且然后进行缓慢冷却。 在缓慢冷却之后， 氧化物半导体层中的载流子浓 度通过形成与氧化物半导体层等接触的氧化物绝缘膜而被降低， 这导致可靠性的提高。
通过在氮气气氛下进行热处理， 氧化物半导体层的电阻被降低 ( 即， 载流子浓度 18 3 被提高， 优选地达到 1×10 /cm 或更高 )， 从而能够获得低电阻的氧化物半导体层。之后， 如果氧化物绝缘膜被形成为与低电阻的氧化物半导体层接触， 则在低电阻的氧化物半导体 层中， 至少与氧化物绝缘膜接触的区域能够具有提高的电阻 ( 即， 载流子浓度被降低， 优选 18 3 14 3 地达到低于 1×10 /cm ， 更优选地达到 1×10 /cm 或更低 )。 因而， 能够获得高电阻的氧化 物半导体区。在半导体器件的制造工艺过程中， 重要的是通过进行在惰性气体气氛 ( 或降 低的压力 ) 下的热处理、 缓慢冷却、 氧化物绝缘膜的形成等来提高和降低氧化物半导体层 内的载流子浓度。 换言之， 对氧化物半导体层进行用于脱水或脱氢的热处理， 这导致氧化物 + 半导体层变成缺氧型的并且被转变成 n 型 ( 例如， n 或 n 型 ) 氧化物半导体层。然后， 通 过形成氧化物绝缘膜， 氧化物半导体层处于过氧状态并且将是 i 型氧化物半导体层。当氧 化物绝缘膜被形成于 In-Ga-Zn-O 基非单晶膜之上时， 由图 1 中的点线 10 指示的 1×1014/ cm3 或更低的载流子浓度被获得。 以这种方式， 能够提供包括具有高的电特性和高可靠性的 薄膜晶体管的半导体器件。
注意， 作为被形成以与低电阻的氧化物半导体层接触的氧化物绝缘膜， 使用阻挡 诸如水分、 氢离子和 OH 之类的杂质的无机绝缘膜。 具体而言， 使用氧化硅膜或氮氧化硅膜。
另外， 在用作保护膜的氧化物绝缘膜被形成为位于低电阻的氧化物半导体层之上 并与之接触之后， 可以进行第二热处理。在第二热处理在位于氧化物半导体层之上并与之 接触的用作保护膜的氧化物绝缘膜形成之后进行的情况下， 能够降低薄膜晶体管的电特性 的变化。
本说明书所公开的本发明的一个实施例是包括栅电极层、 在栅电极层之上的栅极 绝缘层、 在栅极绝缘层之上的氧化物半导体层以及在氧化物半导体层之上的绝缘层的半导 体器件。栅极绝缘层、 氧化物半导体层、 绝缘层， 在栅极绝缘层和氧化物半导体层之间的界 面以及在氧化物半导体层和绝缘层之间的界面具有 3×1020cm-3 或更低的氢浓度。
包含于氧化物半导体层之内的水分包括多种形式， 例如水分 (H2O)、 M-OH、 M-H 等， 20 -3 20 以及氢。作为绝对量的氢浓度的平均值或峰值是 3×10 cm 或更低， 优选为 1×10 cm-3 或 更低。
该浓度范围能够通过次级离子质谱法 (SIMS) 或者根据 SIMS 的数据来获得。
用以上结构， 以上问题中的至少一种能够得以解决。
本发明的一个用于实现以上结构的实施例是一种用于制造半导体器件的方法， 包 括以下步骤 ： 形成栅电极层， 在栅电极层之上形成栅极绝缘层， 在栅极绝缘层之上形成氧化 物半导体层， 对氧化物半导体层进行脱水或脱氢， 在所脱水的或脱氢的氧化物半导体层之 上形成源电极层和漏电极层， 以及形成与氧化物半导体层的一部分接触的并且在栅极绝缘 层、 氧化物半导体层、 源电极层和漏电极层之上的氧化物绝缘膜。注意， 脱水或脱氢是在氮 气气氛或稀有气体气氛下或者在降低的压力下进行的热处理。 本发明的另一个用于实现以上结构的实施例是一种用于制造半导体器件的方法， 包括以下步骤 ： 形成栅电极层， 在栅电极层之上形成栅极绝缘层， 在栅极绝缘层之上形成氧 化物半导体层， 在惰性气氛下加热氧化物半导体层以提高载流子浓度， 在其载流子浓度被 提高的氧化物半导体层之上形成源电极层和漏电极层， 以及形成氧化物绝缘膜， 该氧化物 绝缘膜与所加热的氧化物半导体层的一部分接触并且位于栅极绝缘层、 所加热的氧化物半 导体层、 源电极层和漏电极层之上， 使得载流子浓度被降低。注意， 在氧化物半导体层在惰 性气氛中于 400℃或更高的温度下加热之后， 缓慢冷却到等于或高于室温且低于 100℃的 温度。
本发明的另一个用于实现以上结构的实施例是一种用于制造半导体器件的方法， 包括以下步骤 ： 形成栅电极层， 在栅电极层之上形成栅极绝缘层， 在栅极绝缘层之上形成氧 化物半导体层， 在降低的压力下加热氧化物半导体层以提高载流子浓度， 在其载流子浓度 被提高的氧化物半导体层之上形成源电极层和漏电极层， 以及形成氧化物绝缘膜， 该氧化 物绝缘膜与所加热的氧化物半导体层的一部分接触并且位于栅极绝缘层、 所加热的氧化物 半导体层， 以及源电极层和漏电极层之上， 使得载流子浓度被降低。
在通过以上制造方法形成的每种结构中， 其载流子浓度被提高的氧化物半导体层 18 3 的载流子浓度是 1×10 /cm 或更高。其载流子浓度由于氧化物绝缘膜的形成而降低的氧 化物半导体层的载流子浓度低于 1×1018/cm3， 优选为 1×1014/cm3 或更低。
在本说明书中所使用的氧化物半导体是， 例如， 以 InMO3(ZnO)m(m ＞ 0) 表示的薄 膜， 以及将该薄膜用作半导体层的薄膜晶体管被制造。注意， M 代表选自 Ga、 Fe、 Ni、 Mn 和 Co 的一种金属元素或更多种金属元素。例如， M 在某些情况下表示 Ga ； 同时， M 在其他情况 下表示以上除 Ga 外的金属元素， 例如 Ni 或 Fe(Ga 和 Ni 或者 Ga 和 Fe)。此外， 除了作为 M 所包含的金属元素之外， 以上氧化物半导体还可以包含 Fe 或 Ni、 另一种过渡金属元素或者 该过渡金属的氧化物， 作为杂质元素。在本说明书中， 其中作为 M 至少包括 Ga 的其化学式 被表示为 InMO3(ZnO)m(m ＞ 0) 的氧化物半导体被称为 In-Ga-Zn-O 基氧化物半导体， 以及其
薄膜也称为 In-Ga-Zn-O 基非单晶膜。
作为被应用于氧化物半导体层的氧化物半导体， 除了以上所述的之外还能够使 用下列任意氧化物半导体 ： In-Sn-Zn-O 基氧化物半导体、 In-Al-Zn-O 基氧化物半导体、 Sn-Ga-Zn-O 基氧化物半导体、 Al-Ga-Zn-O 基氧化物半导体、 Sn-Al-Zn-O 基氧化物半导体、 In-Zn-O 基氧化物半导体、 In-Ga-O 基氧化物半导体、 Sn-Zn-O 基氧化物半导体、 Al-Zn-O 基 氧化物半导体、 In-O 基氧化物半导体、 Sn-O 基氧化物半导体和 Zn-O 基氧化物半导体。而 且， 氧化硅可以包含于以上氧化物半导体层中。阻碍结晶的氧化硅 (SiOx(x ＞ 0)) 到氧化 物半导体层之内的添加能够抑制在热处理在制造工艺中于氧化物半导体层形成之后进行 的情况下的氧化物半导体层的结晶。 注意， 氧化物半导体层的优选状态是非晶的， 或者其部 分结晶也是可接受的。
氧化物半导体优选地包括 In， 更优选地， 包括 In 和 Ga。脱水或脱氢在形成 i 型 ( 本征的 ) 氧化物半导体层的工艺中是有效的。
由于薄膜晶体管容易因静电等而击穿， 因而用于保护驱动电路的保护电路被优选 地设置于与栅极线或源极线相同的基板之上。 保护电路优选以包括氧化物半导体的非线性 元件来形成。 此外， 栅极绝缘层和氧化物半导体膜的处理可以在不暴露于空气的情况下连续地 进行。该处理也称为连续处理、 原位步骤或连续的膜形成。不暴露于空气的连续处理使在 栅极绝缘层和氧化物半导体膜之间的界面能够在没有被大气组分或漂浮于空气中的污染 杂质 ( 例如， 水分或碳氢化合物 ) 污染的情况下形成。因而， 能够减少薄膜晶体管的特性的 变化。
注意， 术语 “连续处理” 在本说明书中意思是在从由 PCVD 法或溅射法进行的第一 处理步骤到由 PCVD 法或溅射法进行的第二处理步骤的工艺中， 其中布置了待处理的基板 的气氛没有被污染物气氛 ( 例如， 空气 ) 所污染， 并且被恒定控制为真空或惰性气体气氛 ( 氮气气氛或稀有气体气氛 )。通过连续处理， 诸如膜形成之类的处理能够在防止水分等再 次附着于被清洗过的待处理的基板的同时进行。
在同一腔室中进行从第一处理步骤到第二处理步骤的工艺属于本说明书中的连 续处理的范围。此外， 以下列方式在不同的腔室中进行从第一处理步骤到第二处理的工艺 的情形同样属于本说明书中的连续处理的范围 ： 基板在第一处理步骤之后在不暴露于空气 的情况下被转移至另一腔室并且经受到第二处理。
注意， 在第一处理步骤与第二处理步骤之间存在下列步骤的情形同样属于本说明 书中的连续处理的范围 ： 基板转移步骤， 对准步骤， 缓慢冷却步骤， 用于将基板设置成具有 适合于第二膜形成步骤的温度的加热或冷却基板的步骤等。
但是， 下列情形不属于本说明书中的连续处理的范围 ： 在第一处理步骤与第二处 理步骤之间存在其中使用了液体的步骤， 例如， 清洗步骤、 湿法蚀刻步骤或抗蚀剂形成步 骤。
能够提供具有稳定的电特性的薄膜晶体管。此外， 提供包括具有优异的电特性和 高可靠性的薄膜晶体管的半导体器件。
附图说明图 1 是示出氧化物半导体层的载流子浓度关于加热温度的图表。
图 2 是示出 TDS 测量结果的图表。
图 3 是示出 TDS 测量结果的图表。
图 4 是示出 TDS 测量结果的图表。
图 5A 是性质评价样品的三维视图， 图 5B 是示出氧化物半导体层的霍尔效应测量 的结果的图表， 以及图 5C 是示出电导率的图表。
图 6A 到图 6D 是示出本发明的一个实施例的制造步骤的截面图。
图 7A 和图 7B 示出本发明的一个实施例的半导体器件。
图 8A 到图 8D 是示出本发明的一个实施例的制造步骤的截面图。
图 9A 和图 9B 示出本发明的一个实施例的半导体器件。
图 10A 到图 10D 是示出本发明的一个实施例的制造步骤的截面图。
图 11A 到图 11C 是示出本发明的一个实施例的制造步骤的截面图。
图 12 示出本发明的一个实施例的半导体器件。
图 13A1 和图 13A2 以及图 13B1 和图 13B2 示出本发明的一个实施例的半导体器件。
图 14 是电炉的截面图。
图 15 示出半导体器件。
图 16A1 和 16A2 以及图 16B 示出半导体器件。
图 17A 和图 17B 示出半导体器件。
图 18 示出半导体器件的像素等效电路。
图 19A 到图 19C 示出半导体器件。
图 20A 和图 20B 均是半导体器件的框图。
图 21 示出信号线驱动电路的结构。
图 22 是信号线驱动电路的操作的时序图。
图 23 是示出信号线驱动电路的操作的时序图。
图 24 示出移位寄存器的结构。
图 25 示出图 24 的触发器的连接结构。
图 26 示出半导体器件。
图 27 是示出电子书阅读器的实例的外视图。
图 28A 和图 28B 是分别示出电视机的实例的和数码相框的实例的外视图。
图 29A 和图 29B 是示出游戏机的实例的外视图。
图 30A 和图 30B 是分别示出便携式计算机的实例的和移动电话的实例的外视图。
图 31A 到图 31D 示出用于制造半导体器件的方法。
图 32 示出本发明的一个实施例的半导体器件。
图 33 示出本发明的一个实施例的半导体器件。
图 34A 到图 34C 示出本发明的一个实施例的半导体器件。
图 35A 和图 35B 示出本发明的一个实施例的半导体器件。
图 36 示出本发明的一个实施例的半导体器件。
图 37 是示出关于 H 的 TDS 结果的图表。
图 38 是示出关于 O 的 TDS 结果的图表。图 39 是示出关于 OH 的 TDS 结果的图表。 图 40 是示出关于 H2 的 TDS 结果的图表。 图 41A 到图 41C 是分别示出薄膜晶体管在 BT 测试之前和之后的 Vg-Id 特性的图 图 42 是示出用于计算的氧化物半导体层的结构的视图。 图 43 是描述氧化物半导体层中的氧密度的计算结果的图表。表。
具体实施方式
以下， 将参照附图具体地描述本发明的实施例。 但是， 本发明并不局限于下面的描 述， 并且本领域技术人员应当容易理解， 在此所公开的模式和细节在不脱离本发明的精神 和范围的情况下能够以各种方式来修改。因此， 本发明并不应被解释为局限于实施例的描 述。
( 实施例 1)
半导体器件以及用于制造半导体器件的方法将参照图 6A 到 6D 以及图 7A 和 7B 来 描述。 图 7A 是半导体器件的薄膜晶体管 470 的顶视图， 以及图 7B 是沿着图 7A 的线 C1-C2 的截面图。 薄膜晶体管 470 是底栅薄膜晶体管并且在基板 400( 其为具有绝缘表面的基板 ) 之上包括栅电极层 401、 栅极绝缘层 402、 半导体层 403 以及源和漏电极层 405a 和 405b。另 外， 还设置氧化物绝缘膜 407 以覆盖薄膜晶体管 470 并且与半导体层 403 接触。
使用氧化物半导体膜形成的半导体层 403 在氧化物半导体膜形成之后经受到热 处理 ( 用于脱水或脱氢的热处理 ) 以至少减少诸如水分等杂质， 从而降低电阻 ( 即， 载流子 18 3 浓度被提高， 优选提高到 1×10 /cm 或更高 )。之后， 形成氧化物绝缘膜 407 使其与氧化物 半导体膜接触， 使得氧化物半导体膜具有提高的电阻 ( 即， 载流子浓度被降低， 优选降低至 18 3 14 3 低于 1×10 /cm ， 更优选地降低至 1×10 /cm 或更低 )。 因此， 氧化物半导体膜能够被用作 沟道形成区。
在通过进行用于脱水或脱氢的热处理来清除诸如水分 (H2O) 之类的杂质之后， 优 选的是在惰性气氛下进行缓慢冷却。在用于脱水或脱氢的热处理以及缓慢冷却之后， 通过 形成氧化物绝缘膜使其与氧化物半导体层等接触来降低氧化物半导体层的载流子浓度， 这 提高了薄膜晶体管 470 的可靠性。
除了诸如在半导体层 403 内的水分之类的杂质以外， 热处理还促使诸如在栅极绝 缘层 402 之内的以及在设置于使用氧化物半导体形成的半导体层 403 与在将要与其接触的 半导体层 403 之上及之下的膜之间的界面内的水分之类的杂质减少。具体而言， 该界面表 示在栅极绝缘层 402 与半导体层 403 之间的界面以及在氧化物绝缘膜 407 与半导体层 403 之间的界面。
在此， 示出薄膜晶体管 470 的可靠性测试的结果的实例参照图 41A 到 41C 来描述。
用于检验薄膜晶体管的可靠性的方法之一是偏压 - 温度应力测试 ( 以下， 称为 BT 测试 )。BT 测试是一种加速测试并且能够在短时间内评价由长期使用所引起的薄膜晶体管 的特性变化。特别地， 薄膜晶体管在 BT 测试前后之间的阈值电压的偏移量是用于检验可靠 性的重要指标。在 BT 测试前后之间， 阈值电压的少量偏移意味着高可靠性。
具体而言， 其上形成了薄膜晶体管的基板的温度 ( 基板温度 ) 被设置于固定的温 度， 薄膜晶体管的源极和漏极被设置于相同的电位， 以及在一定时段内给栅极供应与源极 和漏极的电位不同的电位。基板温度可以根据测试的目的适当地设置。在施加于栅极的电 位高于源极和漏极的电位的情况下的测试被称为 +BT 测试， 以及在施加于栅极的电位低于 源极和漏极的电位的情况下的测试被称为 -BT 测试。
BT 测试的应力条件能够通过设置基板温度、 施加于栅极绝缘膜的电场强度或者电 场施加的时段来确定。 施加于栅极绝缘膜的电场强度能够通过将在栅极电位与源极和漏极 电位之间的电位差除以栅极绝缘膜的厚度来确定。例如， 在施加于 100nm 厚的栅极绝缘膜 的电场强度将被设置为 2MV/cm 的情况下， 电位差可以被设置为 20V。
在本实施例中， 描述了对三种样品进行的 BT 测试的结果。样品经受到在氮气气氛 中于 250℃、 350℃和 450℃下进行的热处理， 该热处理在薄膜晶体管的制造中于源极和漏 极形成之前进行。
注意， “电压” 一般表示在两个点的电位之间的差异， 以及 “电位” 表示位于静电场 内的某一点的单位电荷所具有的静电能 ( 电位能 )。但是， 在电子电路中， 在某一点的电位 与参考电位 ( 例如， 地电位 ) 之间的差异通常称为某一点的电位。因而， 在本说明书中， 当 在某一点的电位与参考电位 ( 例如， 地电位 ) 之间的差异被称为在某一点的电位时， 除了定 义被特别给出的情形之外， 在某一点的该电位指的是电压。 作为 BT 测试， +BT 测试和 -BT 测试在基板温度为 150℃， 施加于栅极绝缘膜的电场 强度为 2MV/cm， 以及施加的时段为 1 小时的条件下进行。
首先， 对 +BT 测试进行描述。 为了测量经受到 BT 测试的薄膜晶体管的初始特性， 源 漏电流 ( 以下， 称为漏电流 ) 的特性变化在基板温度被设置为 40℃， 在源极和漏极之间的电 压 ( 以下， 漏电压 ) 被设置为 10V， 以及在源极和栅极之间的电压 ( 以下， 栅电压 ) 在 -20V 到 +20V 的范围内变化的条件下测量。也就是说， 测量 Vg-Id 特性。在此， 作为防止水分吸 收于样品表面上的对策， 将基板温度设置为 40℃。 但是， 如果没有特别的问题则可以在室温 (25℃ ) 或更低的温度下进行测量。
然后， 基板温度被提高至 150℃， 并且然后， 薄膜晶体管的源极和漏极的电位被设 置为 0V。之后， 电压被施加于栅极使得施加于栅极绝缘膜的电场强度为 2MV/cm。在这种情 况下， 薄膜晶体管的栅极绝缘膜的厚度为 100nm。 栅极被供应以 +20V 的电压， 并且被供应以 该电压的栅极被维持 1 小时。注意， 虽然电压施加的时段在此是 1 小时， 但是该时段可以根 据目的适当地改变。
然后， 在将该电压维持施加于源极、 漏极和栅极的同时使基板温度降低至 40℃。 如 果电压的施加在基板温度完全降低至 40℃之前停止， 则在 BT 测试期间就已经破坏的薄膜 晶体管由余热的影响而修复。因而， 基板温度的降低需要在电压施加的情况下进行。在基 板温度降低至 40℃之后， 停止电压的施加。
然后， Vg-Id 特性在与初始特性的测量的条件相同的条件下测量， 从而获得在 +BT 测试之后的 Vg-Id 特性。
然后， 对 -BT 测试进行描述。 -BT 测试以类似于 +BT 测试的过程来进行， 但是具有不 同于 +BT 测试的点， 因为施加于栅极的电压在基板温度被提高到 150℃之后被设置为 -20V。
在 BT 测试中， 重要的是使用从未经受过 BT 测试的薄膜晶体管。例如， 如果 -BT 测
试使用曾经受到过 +BT 测试的薄膜晶体管来进行， 则 -BT 测试的结果由于之前已经进行的 +BT 测试的影响而无法准确地评价。 类似地， 如果曾经受到过 +BT 测试的薄膜晶体管用于另 外的 +BT 测试， 则结果无法准确地评价。但是， 在 BT 测试考虑到该影响而重复进行的情况 下薄膜晶体管的使用并不限于以上情形。
图 41A 到 41C 示出在 BT 测试之前和之后的 Vg-Id 特性。图 41A 示出各自以热处 理在源极和漏极形成之前在氮气气氛中于 250℃下进行的方式形成的薄膜晶体管的 BT 测 试结果。图 41B 示出各自以热处理在源极和漏极形成之前在氮气气氛中于 350℃下进行的 方式形成的薄膜晶体管的 BT 测试结果。图 41C 示出各自以热处理在源极和漏极形成之前 在氮气气氛中于 450℃下进行的方式形成的薄膜晶体管的 BT 测试结果。
在每个图表中， 水平轴表示以对数尺度示出的栅电压 (Vg)， 以及垂直轴表示以对 数尺度示出的漏电流 (Id)。初始特性 711、 721 和 731 表示在 +BT 测试之前的薄膜晶体管的 Vg-Id 特性， +BT 712、 722 和 732 表示在 +BT 测试之后的薄膜晶体管的 Vg-Id 特性， 以及 -BT 713、 723 和 733 表示在 -BT 测试之后的薄膜晶体管的 Vg-Id 特性。注意， 在 -BT 测试之前 的薄膜晶体管的 Vg-Id 特性与在 +BT 测试之前的是几乎相同的 ； 因而， 它们没有在图表中示 出。 根据图 41A 到 41C， 可发现与初始特性 711、 721 和 731 的阈值电压相比， +BT 712、 722 和 732 的阈值电压沿正方向偏移， 以及 -BT713、 723 和 733 的阈值电压沿负方向偏移。 另外， 根据阈值电压在 +BT 测试之后的偏移量， 可发现图 41B 的在 350℃下的偏移量小于图 41A 的在 250℃下的偏移量， 以及图 41C 的在 450℃下的偏移量小于图 41B 的在 350℃下的 偏移量。也就是说， 若使在源极和漏极形成之前进行的热处理的温度变得越高， 则在 +BT 测 试之后的阈值电压的偏移量就变得越小。
热处理的温度为 450℃或更高能够提高至少 +BT 测试的稳定性。发现在诸如水分 (H2O) 之类的杂质自 In-Ga-Zn-O 基非单晶膜中的清除与 BT 应力测试的结果之间存在着关 系。
与作为氧化物半导体层的半导体层 403 接触的源和漏电极层 405a 和 405b 使用选 自钛、 铝、 锰、 镁、 锆和铍的一种或更多种材料来形成。此外， 还可以堆叠包括这些元素的组 合等的合金膜。
包括沟道形成区的半导体层 403 可以使用具有半导体特性的氧化物材料来形成。 典型地， 使用 In-Ga-Zn-O 基非单晶膜。
图 6A 到 6D 是示出薄膜晶体管 470 的制造步骤的截面图。
在图 6A 中， 栅电极层 401 被设置于作为具有绝缘表面的基板的基板 400 之上。可 以将用作基膜的绝缘膜设置于基板 400 与栅电极层 401 之间。基膜具有防止杂质元素从基 板 400 中扩散出的功能， 并且能够使用氮化硅膜、 氧化硅膜、 氮氧化硅膜和氧氮化硅膜中的 一种或更多种来形成以具有单层或叠层结构。栅电极层 401 能够使用诸如钼、 钛、 铬、 钽、 钨、 铝、 铜、 钕或钪之类的金属材料或者含有任意这些材料作为其主成分的合金材料来形成 以具有单层或叠层结构。
例如， 作为栅电极层 401 的双层结构， 下列结构是优选的 ： 铝层和堆叠于其上的钼 层的双层结构， 铜层和堆叠于其上的钼层的双层结构， 铜层和堆叠于其上的氮化钛层或氮 化钽层的双层结构， 以及氮化钛层和钼层的双层结构。 作为三个层的堆叠结构， 钨层或氮化
钨层， 铝和硅的合金或者铝和钛的合金， 以及氮化钛层或钛层的叠层是优选的。
在栅电极层 401 之上形成栅极绝缘层 402。
栅极绝缘层 402 能够通过等离子体 CVD 法或溅射法来形成以具有氧化硅层、 氮 化硅层、 氧氮化硅层或氮氧化硅层的单层或者它们的叠层。例如， 氧氮化硅层可以通过将 SiH4、 氧气和氮气用作沉积气体的等离子体 CVD 法来形成。
然后， 在栅极绝缘层 402 之上形成氧化物半导体膜。
注意， 在氧化物半导体膜通过溅射法形成之前， 在栅极绝缘层 402 的表面上的尘 埃优选地通过其中引入了氩气并且生成了等离子体的反向溅射 (reverse sputter) 来去 除。反向溅射指的是如下的方法 ： 其中， 在没有对靶侧施加电压的情况下， RF 电源被用于在 氩气气氛下对基板侧施加电压， 以及等离子体在基板附近生成以使表面改性。 注意， 代替氩 气气氛， 可以使用氮气气氛、 氦气气氛等。作为选择， 可以使用其中添加了氧气、 N2O 等的氩 气气氛。作为选择， 还可以使用其中添加了 Cl2、 CF4 等的氩气气氛。
氧化物半导体膜通过使用 In-Ga-Zn-O 基氧化物半导体的靶的溅射法来形成。作 为选择， 氧化物半导体膜能够通过在稀有气体 ( 典型为氩气 ) 气氛、 氧气气氛或者稀有气体 ( 典型为氩气 ) 和氧气的气氛下的溅射法来形成。
栅极绝缘层 402 和氧化物半导体膜可以在不暴露于空气的情况下连续地形成。在 不暴露于空气的情况下的连续的膜形成使得有可能获得如下的叠层的界面， 其没有被漂浮 于空气中的大气组分或杂质元素 ( 例如， 水分或碳氢化合物 ) 所污染。因此， 能够降低薄膜 晶体管的特性变化。
通过光刻步骤将氧化物半导体膜处理成岛状氧化物半导体层 430( 第一氧化物半 导体层 )( 参见图 6A)。
在惰性气体 ( 例如， 氮气、 氦气、 氖气或氩气 ) 的气氛下或者在降低的压力下对氧 化物半导体层进行热处理， 并且， 在惰性气氛下进行缓慢冷却 ( 参见图 6B)。通过在该气氛 下对氧化物半导体层 430 进行热处理， 能够去除包含于氧化物半导体层 430 内的杂质 ( 例 如， 氢和水分 )。
注意， 在热处理中， 优选的是水分、 氢等被包含于氮气或稀有气体 ( 例如， 氦气、 氖 气或氩气 ) 之内。作为选择， 优选的是引入用于热处理的装置之内的氮气或稀有气体 ( 例 如， 氦气、 氖气或氩气 ) 具有 6N(99.9999％ ) 或更高的纯度， 优选为 7N(99.99999％ ) 或更 高； 也就是说， 杂质浓度被设置为 1ppm 或更低， 优选为 0.1ppm 或更低。
作为热处理， 能够采用即时加热方法， 例如， 使用电炉的加热方法， 使用加热气体 的 GRTA( 气体快速热退火 ) 方法， 或者使用灯光的 LRTA( 灯快速热退火 ) 方法。
在此， 使用电炉 601 的加热方法参照图 14 作为氧化物半导体层 430 的一种热处理 模式来描述。
图 14 是电炉 601 的示意图。加热器 603 被设置于腔室 602 之外， 该加热器 603 加 热腔室 602。在腔室 602 内部， 设置了其内安装有基板 604 的基座 605。基板 604 被转移到 腔室 602 之内或者从其内转移出。另外， 给腔室 602 设置有气体供应装置 606 和排空装置 607。利用气体供应装置 606， 将气体引入腔室 602 之内。排空装置 607 使腔室 602 的内部 排空或者降低腔室 602 内的压力。注意， 电炉的温度上升特性优选地设置为 0.1℃ /min ～ 20℃ /min。电炉的温度降低特性优选地设置为 0.1℃ /min ～ 15℃ /min。气体供应装置 606 包括气体供应源 611、 压力调节阀 612、 提纯装置 613、 质量流量 控制器 614 和截止阀 615。在本实施例中， 优选的是将提纯装置 613 设置于气体供应源 611 与腔室 602 之间。提纯装置 613 能够去除在从气体供应源 611 引入腔室 602 之内的气体 中的诸如水分和氢之类的杂质 ； 因而， 通过设置提纯装置 613 能够抑制水分、 氢等进入腔室 602 之内。
在本实施例中， 氮气或稀有气体由气体供应源 611 引入腔室 602 之内， 使得腔室 602 的内部处于氮气或稀有气体气氛中。在 200℃～ 600℃ ( 包括 200℃和 600℃ ) 下， 优选 于 400℃～ 450℃ ( 包括 400℃和 450℃ ) 下加热的腔室 602 中， 加热在基板 604 之上形成 的氧化物半导体层 430， 由此能够使氧化物半导体层 430 脱水或脱氢。
作为选择， 其中压力由排空装置来降低的腔室 602 在 200℃～ 600℃ ( 包括 200℃ 和 600℃ ) 下， 优选地在 400℃～ 450℃ ( 包括 400℃和 450℃ ) 下加热。在该腔室 602 中， 加热在基板 604 之上形成的氧化物半导体层 430， 由此能够使氧化物半导体层 430 脱水或脱 氢。
然后， 关闭加热器， 并且逐渐冷却加热装置的腔室 602。通过在惰性气体气氛下 或者在降低的压力下进行热处理和缓慢冷却， 氧化物半导体层的电阻得以降低 ( 即， 载流 18 3 子浓度被提高， 优选提高到 1×10 /cm 或更高 )， 从而能够形成低电阻的氧化物半导体层 431( 第二氧化物半导体层 )。
结果， 能够提高后面形成的薄膜晶体管的可靠性。
注意， 在热处理于降低的压力下进行的情况下， 惰性气体可以在热处理之后排放， 使得腔室将处于大气压下， 并且然后， 可以进行冷却。
在加热装置的腔室 602 内的基板 604 冷却至 300℃之后， 可以将基板 604 转移至室 温下的气氛中。结果， 能够缩短基板 604 的冷却时间。
如果加热装置具有多腔室结构， 热处理和冷却处理能够在彼此不同的腔室中进 行。典型地， 在基板之上的氧化物半导体层在以氮气或稀有气体填充的第一腔室内加热并 且在 200 ℃～ 600 ℃ ( 包括 200 ℃和 600 ℃ ) 下， 优选地在 400 ℃～ 450 ℃ ( 包括 400 ℃和 450℃ ) 下加热。然后， 经受过热处理的基板被转移穿过其内引入了氮气或稀有气体的转移 腔室， 到以氮气或稀有气体填充的第二腔室之内并且在 100℃或更低的温度下， 优选地在室 温下加热， 并且然后在此进行冷却处理。通过以上步骤， 能够提高产量。
氧化物半导体层在惰性气体气氛或降低的压力下的热处理可以对还没有被处理 成岛状的氧化物半导体层的氧化物半导体膜来进行。在这种情况下， 在氧化物半导体膜 的热处理于惰性气体气氛或降低的压力下进行之后， 缓慢冷却到等于或高于室温的且低于 100℃的温度。然后， 从加热装置中取出基板， 并且进行光刻步骤。
经受过在惰性气体气氛或降低的压力下的热处理的氧化物半导体膜优选为非晶 膜， 但是可以使其一部分结晶。
然后， 将导电膜形成于栅极绝缘层 402 和氧化物半导体层 431 之上。
作为用于该导电膜的材料， 能够给出选自 Al、 Cr、 Ta、 Ti、 Mo 和 W 的元素， 含有任意 以上元素作为其成分的合金， 含有任何以上元素的组合的合金膜等。
如果热处理在导电膜形成之后进行， 则该导电膜优选地具有足以经受住热处理的 耐热性。由于 Al 的单独使用带来了诸如低耐热性以及易被腐蚀的倾向之类的缺点， 因而将铝结合具有耐热性的导电材料来使用。作为与 Al 结合使用的具有耐热性的导电材料， 任意 下列材料都可以使用 ： 选自钛 (Ti)、 钽 (Ta)、 钨 (W)、 钼 (Mo)、 铬 (Cr)、 钕 (Nd) 和钪 (Sc) 的 元素， 含有任意以上那些元素作为组分的合金， 含有这些元素的组合的合金， 以及含有任意 以上那些元素作为组分的氮化物。
氧化物半导体层 431 和导电膜在蚀刻步骤中被蚀刻， 从而形成氧化物半导体层 432 以及源和漏电极层 405a 和 405b( 参见图 6C)。注意， 氧化物半导体层 432 被部分蚀刻 以便具有凹槽 ( 凹陷部分 )。
氧化物绝缘膜 407 通过溅射法来形成以便与氧化物半导体层 432 接触。被形成以 与低电阻的氧化物半导体层接触的氧化物绝缘膜 407 不含有诸如水分、 氢离子和 OH- 之类 的杂质并且使用防止杂质自外部进入的无机绝缘膜形成。具体而言， 使用氧化硅膜或氮氧 化硅膜。
在本实施例中， 作为氧化物绝缘膜 407， 形成了 300nm 厚的氧化硅膜。在膜形成中 的基板温度可以是室温到 300℃或更低， 并且在本实施例中为 100℃。氧化硅膜通过溅射法 的形成能够在稀有气体 ( 典型为氩气 ) 气氛、 氧气气氛或者稀有气体 ( 典型为氩气 ) 和氧 气的气氛下进行。作为靶， 可以使用氧化硅靶或硅靶。例如， 在使用硅靶的情况下， 氧化硅 膜能够通过溅射法在氧气和氮气的气氛下形成。 当氧化物绝缘膜 407 通过溅射法、 PCVD 法等来形成以与低电阻的氧化物半导体层 432 接触时， 在低电阻的氧化物半导体层 432 中， 至少与氧化物绝缘膜 407 接触的区域具有 提高的电阻 ( 即， 载流子浓度被降低， 优选地降低到低于 1×1018/cm3)。 因而， 能够获得高电 阻的氧化物半导体区。在半导体器件的制造工艺期间， 重要的是通过在惰性气体气氛 ( 或 降低的压力 ) 下进行热处理和缓慢冷却， 氧化物绝缘膜的形成等来提高和降低氧化物半导 体层内的载流子浓度。氧化物半导体层 432 变成具有高电阻的氧化物半导体区的半导体层 403( 第三氧化物半导体层 )， 并且然后， 能够完成薄膜晶体管 470( 参见图 6D)。
包含于氧化物半导体层内的杂质 ( 例如， H2O、 H 和 OH) 通过进行用于脱水或脱氢 的热处理来降低， 并且载流子浓度被提高。之后， 进行缓慢冷却。然后， 进行与氧化物半导 体层接触的氧化物绝缘膜等的形成， 从而降低氧化物半导体层的载流子浓度。 因而， 能够提 高薄膜晶体管 470 的可靠性。
此外， 优选地， 在氧化物绝缘膜 407 形成之后， 还可以在氮气气氛或空气气氛中 ( 在空气中 ) 于等于或高于 150℃且低于 350℃的温度下对薄膜晶体管 470 进行热处理。例 如， 在氮气气氛中于 250℃下的热处理进行 1 小时。在该热处理中， 在与氧化物绝缘膜 407 接触的状态下的氧化物半导体层 432 被加热 ； 因而， 能够减少薄膜晶体管 470 的电特性的偏 差。关于何时进行该热处理 ( 优选地， 在等于或高于 150℃且低于 350℃的温度下 ) 没有特 定的限制， 只要该热处理在氧化物绝缘膜 407 形成之后进行。当该热处理还用作另一步骤 中的热处理， 例如， 在树脂膜的形成中的热处理或者用于降低透明导电膜的电阻的热处理 时， 能够防止步骤数增加。
( 实施例 2)
半导体器件以及用于制造半导体器件的方法将参照图 8A 到 8D 以及图 9A 和 9B 来 描述。与实施例 1 中所描述的那些部分相同的部分或者具有与之类似的功能的部分能够以 类似于实施例 1 所描述的方式来形成 ； 因此， 省略重复的描述。
图 9A 是包含于半导体器件内的薄膜晶体管 460 的顶视图， 以及图 9B 是沿着图 9A 的线 D1-D2 的截面图。薄膜晶体管 460 是底栅薄膜晶体管并且在作为具有绝缘表面的基板 的基板 450 之上包括栅电极层 451、 栅极绝缘层 452、 源和漏电极层 455a 和 455b， 以及半导 体层 453。另外， 氧化物绝缘膜 457 被设置以便覆盖薄膜晶体管 460 并且与半导体层 453 接 触。对于半导体层 453， 使用了 In-Ga-Zn-O 基非单晶膜。
在薄膜晶体管 460 中， 栅极绝缘层 452 存在于整个包括薄膜晶体管 460 的区域， 以 及栅电极层 451 被设置于栅极绝缘层 452 与作为具有绝缘表面的基板的基板 450 之间。在 栅极绝缘层 452 之上， 设置了源和漏电极层 455a 和 455b。 此外， 在栅极绝缘层 452 以及源和 漏电极层 455a 和 455b 之上， 设置了半导体层 453。虽然没有示出， 除了源和漏电极层 455a 和 455b 之外， 在栅极绝缘层 452 之上还设置有布线层， 并且布线层延伸至半导体层 453 的 外围部分之上。
使用氧化物半导体膜形成的半导体层 453 在氧化物半导体膜形成之后经受到热 处理 ( 用于脱水或脱氢的热处理 ) 以至少降低诸如水分等杂质， 从而降低电阻 ( 载流子浓 18 3 度被提高， 优选地提高到 1×10 /cm 或更高 )。之后， 氧化物绝缘膜 457 被形成以与氧化物 半导体膜接触， 使得氧化物半导体膜具有提高的电阻 ( 即， 载流子浓度被降低， 优选地降低 18 3 到低于 1×10 /cm )。因此， 氧化物半导体膜能够被用作沟道形成区。 在通过进行用于脱水或脱氢的热处理来清除诸如水分 (H2O) 之类的杂质之后， 优 选的是在惰性气氛中进行缓慢冷却。在用于脱水或脱氢的热处理以及缓慢冷却之后， 通过 形成与氧化物半导体层等接触的氧化物绝缘膜来降低氧化物半导体层的载流子浓度， 这提 高了薄膜晶体管 460 的可靠性。
与作为氧化物半导体层的半导体层 453 接触的源和漏电极层 455a 和 455b 使用选 自钛、 铝、 锰、 镁、 锆和铍的一种或更多种材料来形成。
图 8A 到 8D 是示出薄膜晶体管 460 的制造步骤的截面图。
栅电极层 451 被设置于作为具有绝缘表面的基板的基板 450 之上。用作基膜的绝 缘膜可以设置于基板 450 与栅电极层 451 之间。基膜具有防止杂质元素从基板 450 中扩散 出的功能， 并且能够被形成以具有使用氮化硅膜、 氧化硅膜、 氮氧化硅膜和氧氮化硅膜中的 一种或更多种膜的单层或叠层结构。栅电极层 451 能够使用选自钼、 钛、 铬、 钽、 钨、 铝、 铜、 钕和钪的金属材料或者含有任意这些材料作为其主要组分的合金材料来形成以具有单层 或叠层结构。
在栅电极层 451 之上形成栅极绝缘层 452。
栅极绝缘层 452 能够通过等离子体 CVD 法或溅射法来形成以具有氧化硅层、 氮化 硅层、 氧氮化硅层或氮氧化硅层的单层或者它们的叠层。
在栅极绝缘层 452 之上， 导电膜被形成并且通过光刻步骤来图形化成岛状的源和 漏电极层 455a 和 455b( 图 8A)。
作为源和漏电极层 455a 和 455b 的材料， 有选自 Al、 Cr、 Ta、 Ti、 Mo 和 W 的元素， 包 括任意这些元素作为其组分的合金， 包括任意这些元素的组合的合金等。 此外， 还可以堆叠 包括这些元素的组合等的合金膜。
源和漏电极层 455a 和 455b 优选使用具有足以经受住在后面进行的用于脱水或脱 氢的热处理的高耐热性的钼膜来形成。另外， 还可以将选自 Al、 Cr、 Ta、 Ti 和 W 的元素， 包
括任意以上元素的合金， 包括这些元素的组合的合金膜等堆叠于钼膜之上。
然后， 氧化物半导体膜被形成于栅极绝缘层 452 以及源和漏电极层 455a 和 455b 之上， 并且通过光刻步骤图形化成岛状氧化物半导体层 483( 第一氧化物半导体层 )( 图 8B)。
氧化物半导体层 483 用作沟道形成区并且从而以类似于实施例 1 中的第一氧化物 半导体膜的形式来形成。
注意， 在通过溅射法形成氧化物半导体层 483 之前， 附着于栅极绝缘层 452 的表面 的尘埃优选通过其中引入氩气并且生成等离子体的反向溅射来去除。
对氧化物半导体层 483 进行用于脱水或脱氢的热处理， 并且然后在惰性气氛下进 行缓慢冷却。作为用于脱水或脱氢的热处理， 热处理在惰性气体 ( 例如， 氮气、 氦气、 氖气或 氩气 ) 气氛下或者在降低的压力下于 200℃～ 600℃ ( 包括 200℃和 600℃ ) 的温度下， 优选 地于 400℃～ 450℃ ( 包括 400℃和 450℃ ) 的温度下进行。通过在以上气氛中的热处理， 氧化物半导体层 483 的电阻被降低 ( 即， 载流子浓度被提高， 优选地提高到 1×1018/cm3 或 更高 )， 从而能够获得低电阻的氧化物半导体层 484( 第二氧化物半导体层 )( 参见图 8C)。
注意， 在用于脱水或脱氢的热处理中， 优选的是在氮气或稀有气体 ( 例如， 氦 气、 氖气或氩气 ) 中不含有水分、 氢气等。作为选择， 优选的是引入装置之内用于热处理 的氮气或稀有气体 ( 例如， 氦气、 氖气或氩气 ) 具有 6N(99.9999 ％ ) 或更高的， 优选为 7N(99.99999％ ) 或更高的纯度 ； 也就是说， 杂质浓度被设置为 1ppm 或更低， 优选为 0.1ppm 或更低。
氧化物半导体层在惰性气体气氛下或在降低的压力下的热处理可以对还没有处 理成岛状氧化物半导体层的氧化物半导体膜进行。在这种情况下， 在氧化物半导体膜的热 处理在惰性气体气氛或降低的压力下进行之后， 缓慢冷却到等于或高于室温且低于 100℃ 的温度。然后， 从加热装置中取出基板， 并且进行光刻步骤。
然后， 氧化物绝缘膜 457 通过溅射法或 PCVD 法来形成为与氧化物半导体层 484 接 触。在本实施例中， 300nm 厚的氧化硅膜被形成为氧化物绝缘膜 457。在膜形成中的基板温 度可以是室温到 300℃或更低， 并且在本实施例中为 100℃。当氧化物绝缘膜 457 通过溅射 法被形成为与低电阻的氧化物半导体层 484 接触时， 在低电阻的氧化物半导体层 484 中， 至 少与作为氧化硅膜的氧化物绝缘膜 457 接触的区域具有提高的电阻 ( 即， 载流子浓度被降 18 3 低， 优选地降低到低于 1×10 /cm )。 因而， 能够获得高电阻的氧化物半导体区。 在半导体器 件的制造工艺中， 重要的是通过在惰性气体气氛下 ( 或者在降低的压力下 ) 进行热处理和 缓慢冷却， 氧化物绝缘膜的形成等来提高和降低氧化物半导体层中的载流子浓度。氧化物 半导体层 484 变成具有高电阻的氧化物半导体区的半导体层 453( 第三氧化物半导体层 )， 并且然后能够完成薄膜晶体管 460( 参见图 8D)。
在氧化物半导体层中所含有的杂质 ( 例如， H2O、 H 和 OH) 通过进行用于脱水或脱 氢的热处理来降低， 并且载流子浓度被提高。之后， 进行缓慢冷却。然后， 进行与氧化物半 导体层接触的氧化物绝缘膜等的形成， 从而降低氧化物半导体层的载流子浓度。 因而， 能够 提高薄膜晶体管 460 的可靠性。
此外， 优选地， 在形成氧化硅膜作为氧化物绝缘膜 457 之后， 可以在氮气气氛或空 气气氛中 ( 在空气中 ) 于等于或高于 150℃且低于 350℃的温度下对薄膜晶体管 460 进行热处理。例如， 热处理在氮气气氛中于 250℃下进行 1 小时。在该热处理中， 在与氧化物绝缘 膜 457 接触的条件下加热半导体层 453 ； 因而， 能够减少薄膜晶体管 460 的电特性的变化。 关于何时进行该热处理热处理 ( 优选地， 在等于或高于 150℃且低于 350℃的温度下 ) 没有 特定的限制， 只要该热处理在氧化物绝缘膜 457 形成之后进行即可。当该热处理也用作另 一步骤中的热处理， 例如， 形成树脂膜中的热处理或者用于降低透明导电膜的电阻的热处 理时， 能够防止增加步骤数。
本实施例能够与实施例 1 自由地组合。
( 实施例 3)
包括薄膜晶体管的半导体器件的制造工艺将参照图 10A 到 10D， 图 11A 到 11C， 图 12， 以及图 13A1、 13A2、 13B1 和 13B2 来描述。
在图 10A 中， 作为具有透光性的基板 100， 能够使用钡硼硅酸盐玻璃、 铝硼硅酸盐 玻璃等的玻璃基板。
然后， 将导电层形成于基板 100 的整个表面之上， 并且然后进行第一光刻步骤。形 成抗蚀剂掩模， 并且然后通过蚀刻去除非必要的部分， 从而形成布线和电极 ( 包括栅电极 层 101、 电容器布线 108 和第一端子 121 的栅极布线 )。在此时， 进行蚀刻使得至少栅电极 层 101 的端部具有锥形。
包括栅电极层 101、 电容器布线 108 以及在端子部分的第一端子 121 的栅极布线每 个都优选使用耐热性导电材料来形成， 诸如选自钛 (Ti)、 钽 (Ta)、 钨 (W)、 钼 (Mo)、 铬 (Cr)、 钕 (Nd) 和钪 (Sc) 的元素， 含有任意这些元素作为其组分的合金， 含有任意这些元素的组合 的合金膜， 或者含有任意这些元素作为其组分的氮化物。
然后， 在栅电极层 101 的整个表面之上形成栅极绝缘层 102。 栅极绝缘层 102 通过 PCVD 法、 溅射法等来形成以达 50 ～ 250nm 的厚度。
例如， 作为栅极绝缘层 102， 氧化硅膜通过溅射法来形成以达 100nm 的厚度。不必 说， 栅极绝缘层 102 并不一定使用这种氧化硅膜来形成， 而是可以使用另外的绝缘膜 ( 氧氮 化硅膜、 氮化硅膜、 氧化铝膜、 氧化钽膜等 ) 形成以具有单层结构或叠层结构。
然后， 在栅极绝缘层 102 之上形成氧化物半导体膜 (In-Ga-Zn-O 基非单晶膜 )。 有 效的是在等离子体处理之后在不暴露于空气的情况下形成 In-Ga-Zn-O 基非单晶膜， 因为 尘埃和水分不会附着于栅极绝缘层与半导体膜之间的界面。在此， 氧化物半导体膜在氩气 气氛、 氧气气氛或者包括氩气和氧气两者的气氛中在以下条件下形成 ： 靶是包括 In、 Ga 和 Zn 的直径为 8 英寸的氧化物半导体靶 (In-Ga-Zn-O 基氧化物半导体靶 (IN2O3 ∶ Ga203 ∶ ZnO ＝ 1 ∶ 1 ∶ 1))， 基板与靶之间的距离被设置为 170mm， 压力被设置为 0.4Pa， 以及直流 (DC) 电源被设置为 0.5kW。 注意， 脉冲直流 (DC) 电源是优选的， 因为能够减少尘埃并且膜厚度能 够是均匀的。第二 In-Ga-Zn-O 基非单晶膜被形成以具有 5nm ～ 200nm 的厚度。作为氧化 物半导体膜， 50nm 厚的 In-Ga-Zn-O 基非单晶膜通过使用 In-Ga-Zn-O 基氧化物半导体靶的 溅射法来形成。
溅射法的实例包括其中高频电源用作溅射电源的 RF 溅射法， DC 溅射法， 以及其中 偏压以脉冲的方式施加的脉冲 DC 溅射法。 RF 溅射法主要在形成绝缘膜的情况下使用， 以及 DC 溅射法主要在形成金属膜的情况下使用。
另外， 还有其中能够设置多个不同材料的靶的多源溅射装置。 以多源溅射装置， 能够在同一腔室内形成待堆叠的不同材料的膜， 或者多种材料的膜能够在同一腔室内通过同 时放电来沉积。
另外， 还有在腔室内设置有磁体系统并且用于磁控溅射的溅射装置， 以及用于 ECR 溅射的溅射装置， 在 ECR 溅射中使用微波生成的等离子体 ( 而不使用辉光放电 )。
而且， 作为使用溅射的沉积方法， 还有反应溅射法， 其中靶物质和溅射气体组分在 沉积期间彼此间发生化学反应以形成其薄的化合物膜 ； 以及偏压溅射， 其中电压在沉积期 间还施加于基板。
然后， 进行第二光刻步骤。抗蚀剂掩模被形成， 并且然后蚀刻氧化物半导体膜。例 如， 通过使用磷酸、 乙酸和硝酸的混合溶液的湿法蚀刻来去除不必要的部分， 从而形成氧化 物半导体层 133( 参见图 10A)。注意， 蚀刻在此并不限于湿法蚀刻， 而是也可以进行干法蚀 刻。
作为用于干法蚀刻的蚀刻气体， 优选使用含有氯的气体 ( 氯基气体， 例如， 氯气 (Cl2)、 氯化硼 (BCl3)、 氯化硅 (SiCl4) 或四氯化碳 (CCl4))。
作为选择， 能够使用含有氟的气体 ( 氟基气体， 例如四氟化碳 (CF4)、 氟化硫 (SF6)、 氟化氮 (NF3) 或三氟甲烷 (CHF3))、 溴化氢 (HBr)、 氧气 (O2)， 添加了诸如氦气 (He) 或氩气 (Ar) 之类的稀有气体的这些气体中的任意气体等。
作为干法蚀刻法， 能够使用平行板 RIE( 反应离子蚀刻 ) 法或者 ICP( 电感耦合等 离子体 ) 蚀刻法。为了将膜蚀刻成所期望的形状， 蚀刻条件 ( 施加于线圈形电极的电功率 的大小， 施加于基板一侧上的电极的电功率的大小， 在基板一侧上的电极的温度等 ) 被适 当地调整。
作为用于湿法蚀刻的蚀刻剂， 能够使用通过混合磷酸、 乙酸和硝酸等所获得的溶 液。另外， 还可以使用 ITO07N( 由 KANTO CHEMICAL 有限责任公司生产的 )。
用于湿法蚀刻中的蚀刻剂通过清洗与被蚀刻掉的材料一起去除。 含有所去除的材 料的蚀刻剂的废液可以被提纯以回收在废液中所含有的材料。 当包含于氧化物半导体层内 的材料 ( 例如， 铟 ) 在蚀刻之后自废液中收集并且被重用时， 能够有效地使用资源并且能够 降低成本。
蚀刻条件 ( 例如， 蚀刻剂、 蚀刻时间和温度 ) 根据材料进行适当地调整， 从而能够 将材料蚀刻成所期望的形状。
然后， 对氧化物半导体层 133 进行用于脱水或脱氢的热处理。在对氧化物半导体 层 133 的热处理在惰性气体 ( 例如， 氮气、 氦气、 氖气或氩气 ) 气氛中或者在降低的压力下 进行之后， 在惰性气氛下进行缓慢冷却。
热处理优选在 200℃或更高的温度下进行。例如， 热处理在氮气气氛中于 450℃下 进行 1 小时。通过在氮气气氛下的热处理， 氧化物半导体层 133 的电阻被降低 ( 即， 载流子 18 3 浓度被提高， 优选地提高到 1×10 /cm 或更高 )， 这导致氧化物半导体层 133 的电导率增 大。因此， 形成了低电阻的氧化物半导体层 134( 参见图 10B)。氧化物半导体层 134 的优选 的电导率为 1×10-1S/cm ～ 1×102S/cm( 包括 1×10-1S/cm 和 1×102S/cm)。
然后， 使用金属材料通过溅射法或真空蒸发法将导电膜 132 形成于氧化物半导体 层 134 之上 ( 参见图 10C)。
作为导电膜 132 的材料， 能够给出选自 Al、 Cr、 Ta、 Ti、 Mo 和 W 的元素， 含有任意这些元素作为组分的合金， 含有这些元素的组合的合金膜等。
当热处理在导电膜 132 形成之后进行时， 该导电膜优选具有足以经受住该热处理 的耐热性。
然后， 进行第三光刻步骤。形成抗蚀剂掩模， 并且去除不必要的部分， 从而形成源 和漏电极层 105a 和 105b 以及第二端子 122( 参见图 10D)。此时采用湿法蚀刻或干法蚀刻 作为蚀刻方法。例如， 当铝膜或铝合金膜被用作导电膜 132 时， 能够进行使用磷酸、 乙酸和 硝酸的混合溶液的湿法蚀刻。在此， 通过使用氨过氧化氢混合物 ( 比为过氧化氢∶氨∶水 ＝ 5 ∶ 2 ∶ 2) 的湿法蚀刻， 导电膜 132 被蚀刻以形成源和漏电极层 105a 和 105b。在该蚀 刻步骤中， 氧化物半导体层 134 的暴露区也被部分蚀刻以形成半导体层 135。因而， 位于源 和漏电极层 105a 和 105b 之间的半导体层 135 的区域具有小的厚度。在图 10D 中， 使用干 法蚀刻同时进行源和漏电极层 105a 和 105b 以及半导体层 135 的蚀刻 ； 因此， 源和漏电极层 105a 和 105b 的端部与半导体层 135 的端部对准， 从而提供连续的结构。
在第三光刻步骤中， 由与源和漏电极层 105a 和 105b 相同的材料形成的第二端子 122 被保留于端子部分之内。 注意， 第二端子 122 电连接至源极布线 ( 源极布线包括源或漏 电极层 105a 或 105b)。
此外， 通过使用具有使用多色调掩模形成的带有多个厚度 ( 典型地， 两个不同的 厚度 ) 的区域的抗蚀剂掩模， 能够减少抗蚀剂掩模数， 导致简化的工艺和较低的成本。
然后， 去除抗蚀剂掩模并且形成保护性绝缘层 107 以覆盖栅极绝缘层 102、 氧化物 半导体层 135 以及源和漏电极层 105a 和 105b。保护性绝缘层 107 通过 PCVD 法使用氧氮化 硅膜来形成。当位于源和漏电极层 105a 和 105b 之间的氧化物半导体层 135 的暴露区被设 置为与作为保护性绝缘层 107 的氧氮化物膜接触时， 在氧化物半导体层 135 中， 与保护性绝 缘层 107 接触的区域具有提高的电阻 ( 即， 载流子浓度被降低， 优选地降低到低于 1×1018/ cm3)。因而， 能够形成具有高电阻的沟道形成区的半导体层 103( 参见图 11A)。
热处理可以在保护性绝缘层 107 形成之前于氧气气氛下进行。在氧气气氛下的热 处理可以在高于或等于 150℃且低于 350℃的温度下进行。
热处理可以在保护性绝缘层 107 形成之后进行。该热处理可以在空气气氛或氮气 气氛下于高于或等于 150℃且低于 350℃的温度下进行。在该热处理中， 半导体层 103 在与 氧化物绝缘层 107 接触的状态下加热， 这导致半导体层 103 的电阻增大 ； 因而， 能够提高晶 体管的电特性并且能够减少电特性的变化。关于何时进行该热处理 ( 优选地， 在等于或高 于 150℃且低于 350℃的温度下 ) 没有特定的限制， 只要该热处理在保护性绝缘层 107 形成 之后进行即可。 当该热处理也用作另一步骤中的热处理， 例如， 在树脂膜形成中的热处理或 者用于降低透明导电膜的电阻的热处理时， 能够防止增加步骤数。
通过以上步骤， 能够完成薄膜晶体管 170。
然后， 进行第四光刻步骤。形成抗蚀剂掩模， 并且蚀刻保护性绝缘层 107 和栅极绝 缘层 102 以形成到达漏电极层 105b 的接触孔 125。另外， 到达第二端子 122 的接触孔 127 以及到达第一端子 121 的接触孔 126 也在相同的蚀刻步骤中形成。在图 11B 中示出该阶段 的截面图。
然后， 去除抗蚀剂掩模， 并且然后形成透明导电膜。该透明导电膜通过溅射法、 真 空蒸发法等由氧化铟 (In2O3)、 氧化铟 - 氧化锡合金 (In2O3-SnO2， 缩写为 ITO) 等来形成。该材料以基于盐酸的溶液来蚀刻。但是， 由于容易生成残留物， 尤其是在蚀刻 ITO 时， 因而可 以使用氧化铟 - 氧化锌合金 (In2O3-ZnO) 来提高蚀刻加工性。此外， 当热处理用于降低透明 导电膜的电阻时， 该热处理能够用作用于提高半导体层 103 的电阻的热处理， 这导致晶体 管的电特性提高以及其电特性的偏差减少。
然后， 进行第五光刻步骤。 形成抗蚀剂掩模， 并且通过蚀刻去除透明导电膜的不必 要部分以形成像素电极层 110。
在第五光刻步骤中， 存储电容器以电容器布线 108 和像素电极层 110 来形成， 其中 在电容器部分内的栅极绝缘层 102 和保护性绝缘层 107 被用作电介质。
另外， 在该第五光刻步骤中， 第一端子 121 和第二端子 122 以抗蚀剂掩模来覆盖， 以及透明导电膜 128 和 129 被保留于端子部分之内。透明导电膜 128 和 129 起着与 FPC 连 接的电极或布线的作用。形成于第一端子 121 之上的透明导电膜 128 是用作栅极布线的输 入端的连接端电极。形成于第二端子 122 之上的透明导电膜 129 是起着源极布线的输入端 的作用的连接端电极。
然后， 去除抗蚀剂掩模。在图 11C 中示出该阶段的截面图。注意， 在该阶段的平面 图对应于图 12。
图 13A1 和 13A2 分别为在该阶段的栅极布线端子部分的截面图和顶视图。 图 13A1 是沿图 13A2 的线 E1-E2 截取的截面图。在图 13A1 中， 形成于保护性绝缘层 154 之上的透 明导电膜 155 是起着输入端的作用的连接端电极。而且， 在图 13A1 的端子部分中， 由与栅 极布线相同的材料制成的第一端子 151 和由与源极布线相同的材料制成的连接电极层 153 在将栅极绝缘层 152 置于它们之间的情况下彼此重叠， 并且通过透明导电膜 155 相互电连 接。注意， 图 11C 中透明导电膜 128 与第一端子 121 接触的部分对应于图 13A1 中透明导电 膜 155 与第一端子 151 接触的部分。
图 13B1 和 13B2 分别是与图 11C 所示的源极布线端子部分不同的源极布线端子 部分的截面图和顶视图。而且， 图 13B1 对应于沿图 13B2 的线 F1-F2 截取的截面图。在图 13B1 中， 形成于保护性绝缘层 154 之上的透明导电膜 155 是起着输入端子的作用的连接端 电极。而且， 在图 13B1 中， 在端子部分内， 由与栅极布线相同的材料形成的电极层 156 位于 第二端子 150 之下并且与之重叠， 该第二端子 150 与源极布线电连接， 栅极绝缘层 152 被置 于第二端子 150 与电极层 156 之间。电极层 156 没有与第二端子 150 电连接， 并且如果将 电极层 156 的电位设置为与第二端子 150 的电位不同的电位 ( 例如浮置的、 GND 或 0V)， 则 能够形成用于防止噪声或静电的电容器。第二端子 150 通过保护性绝缘层 154 与透明导电 膜 155 电连接。
根据像素密度来设置多个栅极布线、 源极布线和电容器布线。并且， 在端子部分 内， 布置了电位与栅极布线相同的多个第一端子， 电位与源极布线相同的多个第二端子， 电 位与电容器布线相同的多个第三端子等。各类端子的数量可以是任意数量， 并且端子的数 量可以由实施者适当地确定。
通过这 5 个光刻步骤， 存储电容器以及像素薄膜晶体管部分能够使用 5 个光掩模 来完成， 该像素薄膜晶体管部分包括为底栅交错式薄膜晶体管的薄膜晶体管 170。 通过将薄 膜晶体管和存储电容器布置于其中像素以矩阵形式排列的像素部分的每个像素内， 能够获 得用于制造有源矩阵显示器件的基板之一。在本说明书中， 为简便起见而将该基板称为有源矩阵基板。
在制造有源矩阵液晶显示器件的情况下， 有源矩阵基板以及设置有对电极的对基 板彼此接合， 其间置入了液晶层。 注意， 与对基板上的对电极电连接的公共电极被设置于有 源矩阵基板之上， 以及与公共电极电连接的第四端子被设置于端子部分内。 设置第四端子， 使得公共电极被设置于诸如 GND 或 0V 的固定电位。
代替设置电容器布线， 像素电极可以与相邻像素的栅极布线重叠， 其间置入保护 性绝缘层和栅极绝缘层， 从而形成存储电容器。
在有源矩阵液晶显示器件中， 以矩阵形式布置的像素电极被驱动以在屏幕上形成 显示图形。 具体而言， 电压被施加于所选的像素电极与对应于该像素电极的对电极之间， 使 得设置于像素电极与对电极之间的液晶层被光学调制并且该光学调制由观测者识别为显 示图形。
在显示运动图像时， 液晶显示器件具有以下问题 ： 液晶分子自身的长响应时间 导致运动图像的残像或模糊。为了提高液晶显示器件的运动图像特性， 采用了称为插黑 (black insertion) 的驱动方法， 在该驱动方法中每隔一个帧周期都在整个屏幕上显示黑 色。 作为选择， 可以采用称为倍帧率 (double-frame rate) 驱动的驱动方法， 在该驱动 方法中垂直同步频率为高达通常的垂直同步频率的 1.5 倍或更大， 优选为 2 倍或更大， 以提 高运动图像的特性。
作为另一选择， 为了提高液晶显示器件的运动图像特性， 可以采用这样的驱动方 法： 多个 LED( 发光二极管 ) 或多个 EL 光源被用来将表面光源形成为背光， 以及表面光源的 每个光源在一个帧周期内以脉冲的方式独立地驱动。作为表面光源， 可以使用三种或更多 种 LED 并且可以使用发出白光的 LED。由于多个 LED 能够独立地控制， 因而 LED 的发光时 序能够与液晶层按其进行光学调制的时序同步。根据这种驱动方法， LED 能够部分关闭 ； 因 此， 能够获得降低功率消耗的作用， 尤其是在显示具有其上显示黑色的一大部分的图像的 情况下。
通过组合这些驱动方法， 与常规的液晶显示器件的显示特性相比， 能够提高液晶 显示器件的显示特性， 例如运动图像特性。
在本说明书中所公开的 n 沟道晶体管包括用于沟道形成区的并且具有优异的动 态特性的氧化物半导体膜 ； 因而， 该 n 沟道晶体管能够与这些驱动技术结合。
在制造发光显示器件时， 有机发光元件的一个电极 ( 也称为阴极 ) 被设置为低的 电源电位， 例如 GND 或 0V ； 因而， 端子部分设置有用于将阴极设置为低的电源电位 ( 例如， GND 或 0V) 的第四端子。 同样在制造发光显示器件时， 除了源极布线和栅极布线之外还设置 了供电线路。因此， 端子部分设置有与供电线路电连接的第五端子。
当发光显示器件被制造时， 在某些情况下可以将使用有机树脂层形成的分区设置 于有机发光元件之间。 在此类情况下， 有机树脂层经受到热处理， 并且该热处理能够用作用 于通过增大半导体层 103 的电阻来提高电特性并且减少晶体管的电特性的偏差的热处理。
薄膜晶体管的氧化物半导体的使用导致制造成本减少。特别地， 由于诸如水分之 类的杂质通过用于脱水或脱氢的热处理来降低以便提高氧化物半导体膜的纯度， 因而不必 要使用超纯的氧化物半导体靶以及设置有其露点被降低的沉积腔室的特定溅射装置。此
外， 还能够制造包括具有优异的电特性的高可靠性的薄膜晶体管的半导体器件。
半导体层中的沟道形成区是高电阻区 ； 因而， 薄膜晶体管的电特性得以稳定并且 能够防止截至电流增大。因此， 能够提供包括具有高的电特性和高可靠性的薄膜晶体管的 半导体器件。
本实施例能够适当地组合其他实施例所描述的结构来实现。
( 实施例 4)
在本实施例中， 将描述作为半导体器件的一个实例的显示器件的实例。在该显示 器件中， 要布置于像素部分内的薄膜晶体管和驱动电路的至少一部分被形成于一个基板之 上。
在像素部分内的薄膜晶体管根据实施例 1 到 3 中的任一个实施例来形成。在实施 例 1 到 3 中的任一个实施例中所描述的薄膜晶体管是 n 沟道 TFT ； 因此， 驱动电路的能够使 用 n 沟道 TFT 来形成的部分被形成于与像素部分的薄膜晶体管相同的基板之上。
图 20A 示出有源矩阵液晶显示器件的框图的实例， 该有源矩阵液晶显示器件是半 导体器件的实例。图 20A 所示出的显示器件在基板 5300 之上包括， 包含多个像素 ( 每个像 素设置有显示元件 ) 的像素部分 5301， 选择像素的扫描线驱动电路 5302， 以及控制到所选 像素的视频信号输入的信号线驱动电路 5303。
像素部分 5301 通过自信号线驱动电路 5303 沿列方向延伸的多根信号线 S1 到 Sm( 没有示出 ) 连接至信号线驱动电路 5303， 以及通过自扫描线驱动电路 5302 沿行方向延 伸的多根扫描线 G1 到 Gn( 没有示出 ) 连接至扫描线驱动电路 5302。然后， 每个像素都连接 至信号线 Sj( 信号线 S1 到 Sm 中的任一根 ) 和扫描线 Gi( 扫描线 G1 到 Gn 中的任一根 )。
另外， 在实施例 1 到 3 中的每一个实施例中所描述的薄膜晶体管都是 n 沟道 TFT， 并且包括 n 沟道 TFT 的信号线驱动电路参照图 21 来描述。
图 21 所示的信号线驱动电路包括驱动 IC 5601、 开关组 5602_1 到 5602_M、 第一布 线 5611、 第二布线 5612、 第三布线 5613 和布线 5621_1 到 5621_M。开关组 5602_1 到 5602_ M 每个都包括第一薄膜晶体管 5603a、 第二薄膜晶体管 5603b 和第三薄膜晶体管 5603c。
驱动 IC 5601 连接至第一布线 5611、 第二布线 5612、 第三布线 5613 和布线 5621_1 到 5621_M。开关组 5602_1 到 5602_M 各自连接至第一布线 5611、 第二布线 5612 和第三布 线 5613， 以及布线 5621_1 到 5621_M 分别连接至开关组 5602_1 到 5602_M。布线 5621_1 到 5621_M 各自经由第一薄膜晶体管 5603a、 第二薄膜晶体管 5603b 和第三薄膜晶体管 5603c 连接至三根信号线。例如， 第 J 列的布线 5621_J( 布线 5621_1 到 5621_M 之一 ) 经由包含 于开关组 5602_J 内的第一薄膜晶体管 5603a、 第二薄膜晶体管 5603b 和第三薄膜晶体管 5603c 连接至信号线 Sj-1、 信号线 Sj 和信号线 Sj+1。
信号被输入第一布线 5611、 第二布线 5612 和第三布线 5613 中的每根布线。
注意， 驱动 IC 5601 优选地形成于单晶基板之上。此外， 开关组 5602_1 到 5602_M 优选地形成于与像素部分相同的基板之上。因此， 驱动 IC 5601 和开关组 5602_1 到 5602_ M 优选地通过 FPC 等来连接。
然后， 图 21 所示的信号线驱动电路的操作参照图 22 的时序图来描述。图 22 示出 其中选择了第 i 行的扫描线 Gi 的时序图。第 i 行的扫描线 Gi 的选择周期被划分成第一子 选择周期 T1、 第二子选择周期 T2 和第三子选择周期 T3。另外， 在图 21 中的信号线驱动电路类似于图 22 中的操作那样来操作， 即使在选择了另一行的扫描线时。
注意， 在图 22 中的时序图示出其中第 J 列的布线 5621_J 通过第一薄膜晶体管 5603a、 第二薄膜晶体管 5603b 和第三薄膜晶体管 5603c 连接至信号线 Sj-1、 信号线 Sj 和信 号线 Sj+1 的情形。
图 22 的时序图示出何时选择第 i 行的扫描线 Gi 的时序， 第一薄膜晶体管 5603a 何时导通 / 截止 ( 通 / 断 ) 的时序 5703a， 第二薄膜晶体管 5603b 何时导通 / 截止的时序 5703b， 第三薄膜晶体管 5603c 何时导通 / 截止的时序 5703c， 以及输入第 J 列的布线 5621_ J 的信号 5721_J。
在第一子选择周期 T1、 第二子选择周期 T2 和第三子选择周期 T3 中， 不同的视频 信号被输入布线 5621_1 到 5621_M。例如， 在第一子选择周期 T1 内输入布线 5621_J 的视 频信号被输入信号线 Sj-1， 在第二子选择周期 T2 内输入布线 5621_J 的视频信号被输入信 号线 Sj， 以及在第三子选择周期 T3 内输入布线 5621_J 的视频信号被输入信号线 Sj+1。另 外， 在第一子选择周期 T1、 第二子选择周期 T2 和第三子选择周期 T3 内输入布线 5621_J 的 视频信号由数据 _j-1(Data_j-1)、 数据 _j(Data_j) 和数据 _j+1(Data_j+1) 来表示。
如图 22 所示， 在第一子选择周期 T1 内， 使第一薄膜晶体管 5603a 导通， 以及使第 二薄膜晶体管 5603b 和第三薄膜晶体管 5603c 截止。此时， 输入布线 5621_J 的 Data_j-1 经由第一薄膜晶体管 5603a 输入信号线 Sj-1。 在第二子选择周期 T2 内， 使第二薄膜晶体管 5603b 导通， 以及使第一薄膜晶体管 5603a 和第三薄膜晶体管 5603c 截止。此时， 输入布线 5621_J 的 Data_j 经由第二薄膜晶体管 5603b 输入信号线 Sj。在第三子选择周期 T3 内， 使 第三薄膜晶体管 5603c 导通， 以及使第一薄膜晶体管 5603a 和第二薄膜晶体管 5603b 截止。 此时， 输入布线 5621_J 的 Data_j+1 经由第三薄膜晶体管 5603c 输入信号线 Sj+1。
如上所述， 在图 21 的信号线驱动电路中， 通过将一个栅极选择周期划分成三个， 视频信号能够在一个栅极选择周期由一根布线 5621 输入三根信号线。因此， 在图 21 的信 号线驱动电路中， 设置有驱动 IC5601 的基板以及设置有像素部分的基板的连接数能够是 信号线数量的大约 1/3。连接数被减少到信号线数的大约 1/3， 从而能够提高图 21 中的信 号线驱动电路的可靠性、 产量等。
注意， 对薄膜晶体管的布局、 数量、 驱动方法等没有特定的限制， 只要将一个栅极 选择周期划分成多个子选择周期以及视频信号在如图 21 所示的各个子选择周期内由一根 布线输入多根信号线即可。
例如， 当视频信号在三个或更多的子选择周期中由一根布线输入三根或更多的信 号线时， 仅需添加薄膜晶体管以及用于控制薄膜晶体管的布线。 注意， 当一个栅极选择周期 被划分成四个或更多的子选择周期时， 一个子选择周期变得较短。 因此， 一个栅极选择周期 优选地划分成两个或三个子选择周期。
作为另一个实例， 如图 23 的时序图所示， 可以将一个选择周期划分成预充电周期 Tp、 第一子选择周期 T1、 第二子选择周期 T2 和第三子选择周期 T3。在图 23 中的时序图示 出第 i 行的扫描线 Gi 被选择的时序， 第一薄膜晶体管 5603a 导通 / 截止的时序 5803a， 第 二薄膜晶体管 5603b 导通 / 截止的时序 5803b， 第三薄膜晶体管 5603c 导通 / 截止的时序 5803c， 以及输入第 J 列的布线 5621_J 的信号 5821_J。如图 23 所示， 在预充电周期 Tp 内使 第一薄膜晶体管 5603a、 第二薄膜晶体管 5603b 和第三薄膜晶体管 5603c 导通。此时， 输入布线 5621_J 的预充电电压 Vp 经由第一薄膜晶体管 5603a、 第二薄膜晶体管 5603b 和第三 薄膜晶体管 5603c 输入信号线 Sj-1、 信号线 Sj 和信号线 Sj+1 中的每一根。在第一子选择 周期 T1 内， 使第一薄膜晶体管 5603a 导通， 以及使第二薄膜晶体管 5603b 和第三薄膜晶体 管 5603c 截止。此时， 输入布线 5621_J 的 Data_j-1 经由第一薄膜晶体管 5603a 输入信号 线 Sj-1。在第二子选择周期 T2 内， 使第二薄膜晶体管 5603b 导通， 以及使第一薄膜晶体管 5603a 和第三薄膜晶体管 5603c 截止。此时， 输入布线 5621_J 的 Data_j 经由第二薄膜晶 体管 5603b 输入信号线 Sj。在第三子选择周期 T3 内， 使第三薄膜晶体管 5603c 导通， 以及 使第一薄膜晶体管 5603a 和第二薄膜晶体管 5603b 截止。此时， 输入布线 5621_J 的 Data_ j+1 经由第三薄膜晶体管 5603c 输入信号线 Sj+1。
如上所述， 在图 21 的信号线驱动电路中， 将图 23 的时序图应用于该信号线驱动电 路， 通过在子选择周期之前提供预充电周期能够对信号线预充电。 因而， 能够以高速度将视 频信号写入像素。注意， 在图 23 中与图 22 的部分类似的部分以共同的参考数字来表示并 且省略关于相同的部分以及具有相似功能的部分的详细描述。
此外， 描述扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器。扫描线驱 动器在必要时可以设置有电平移位器、 缓冲器、 开关等， 或者可以仅包括移位寄存器。在扫 描线驱动电路中， 当时钟信号 (CLK) 和起始脉冲信号 (SP) 被输入移位寄存器时， 选择信号 被生成。所生成的选择信号被缓冲并且由缓冲器来放大， 以及所形成的信号被供应给对应 的扫描线。在一行像素中的晶体管的栅电极与扫描线连接。由于在一行像素中的晶体管必 须同时导通， 因而使用能够供应大电流的缓冲器。
用于扫描线驱动电路的一部分的移位寄存器的一种模式将参照图 24 和图 25 来描 述。
图 24 示出移位寄存器的电路结构。图 24 所示的移位寄存器包括多个触发器 ： 触 发器 5701_1 到 5701_n。移位寄存器在输入第一时钟信号、 第二时钟信号、 起始脉冲信号和 复位信号的情况下操作。
描述在图 24 中的移位寄存器的连接关系。在图 24 的移位寄存器中的第 i 级的触 发器 5701_i( 触发器 5701_1 到 5701_n 之一 ) 内， 图 25 所示的第一布线 5501 与第七布线 5717_i-1 连接 ； 图 25 所示的第二布线 5502 与第七布线 5717_i+1 连接 ； 图 25 所示的第三布 线 5503 与第七布线 5717_i 连接 ； 以及图 25 所示的第六布线 5506 与第五布线 5715 连接。
此外， 图 25 所示的第四布线 5504 与在奇数级的触发器中的第二布线 5712 连接， 并且与在偶数级的触发器中的第三布线 5713 连接。图 25 所示的第五布线 5505 与第四布 线 5714 连接。
注意， 图 25 所示的第一级触发器 5701_1 的第一布线 5501 与第一布线 5711 连接。 而且， 图 25 所示的第 n 级触发器 5701_n 的第二布线 5502 与第六布线 5716 连接。
注意， 第一布线 5711、 第二布线 5712、 第三布线 5713 和第六布线 5716 可以分别称 为第一信号线、 第二信号线、 第三信号线和第四信号线。第四布线 5714 和第五布线 5715 可 以分别称为第一供电线路和第二供电线路。
然后， 图 25 示出图 24 所示的触发器的细节。图 25 所示的触发器包括第一薄膜晶 体管 5571、 第二薄膜晶体管 5572、 第三薄膜晶体管 5573、 第四薄膜晶体管 5574、 第五薄膜晶 体管 5575、 第六薄膜晶体管 5576、 第七薄膜晶体管 5577 和第八薄膜晶体管 5578。 第一薄膜晶体管 5571、 第二薄膜晶体管 5572、 第三薄膜晶体管 5573、 第四薄膜晶体管 5574、 第五薄膜 晶体管 5575、 第六薄膜晶体管 5576、 第七薄膜晶体管 5577 和第八薄膜晶体管 5578 每个都 是 n 沟道晶体管并且在栅 - 源电压 (Vgs) 超过阈值电压 (Vth) 时导通。
现在， 图 24 所示的触发器的连接结构将在下面描述。
第一薄膜晶体管 5571 的第一电极 ( 源电极和漏电极之一 ) 与第四布线 5504 连接。 第一薄膜晶体管 5571 的第二电极 ( 源电极和漏电极中的另一个 ) 与第三布线 5503 连接。
第二薄膜晶体管 5572 的第一电极与第六布线 5506 连接。第二薄膜晶体管 5572 的第二电极与第三布线 5503 连接。
第三薄膜晶体管 5573 的第一电极与第五布线 5505 连接， 以及第三薄膜晶体管 5573 的第二电极与第二薄膜晶体管 5572 的栅电极连接。 第三薄膜晶体管 5573 的栅电极与 第五布线 5505 连接。
第四薄膜晶体管 5574 的第一电极与第六布线 5506 连接。第四薄膜晶体管 5574 的第二电极与第二薄膜晶体管 5572 的栅电极连接。第四薄膜晶体管 5574 的栅电极与第一 薄膜晶体管 5571 的栅电极连接。
第五薄膜晶体管 5575 的第一电极与第五布线 5505 连接。第五薄膜晶体管 5575 的第二电极与第一薄膜晶体管 5571 的栅电极连接。第五薄膜晶体管 5575 的栅电极与第一 布线 5501 连接。
第六薄膜晶体管 5576 的第一电极与第六布线 5506 连接。第六薄膜晶体管 5576 的第二电极与第一薄膜晶体管 5571 的栅电极连接。第六薄膜晶体管 5576 的栅电极与第二 薄膜晶体管 5572 的栅电极连接。
第七薄膜晶体管 5577 的第一电极与第六布线 5506 连接。第七薄膜晶体管 5577 的第二电极与第一薄膜晶体管 5571 的栅电极连接。第七薄膜晶体管 5577 的栅电极与第二 布线 5502 连接。第八薄膜晶体管 5578 的第一电极与第六布线 5506 连接。第八薄膜晶体 管 5578 的第二电极与第二薄膜晶体管 5572 的栅电极连接。第八薄膜晶体管 5578 的栅电 极与第一布线 5501 连接。
注意， 第一薄膜晶体管 5571 的栅电极、 第四薄膜晶体管 5574 的栅电极、 第五薄膜 晶体管 5575 的第二电极、 第六薄膜晶体管 5576 的第二电极和第七薄膜晶体管 5577 的第二 电极所连接的点每个都称为节点 5543。第二薄膜晶体管 5572 的栅电极、 第三薄膜晶体管 5573 的第二电极、 第四薄膜晶体管 5574 的第二电极、 第六薄膜晶体管 5576 的栅电极和第八 薄膜晶体管 5578 的第二电极所连接的点每个都称为节点 5544。
注意， 第一布线 5501、 第二布线 5502、 第三布线 5503 和第四布线 5504 可以分别称 为第一信号线、 第二信号线、 第三信号线和第四信号线。第五布线 5505 和第六布线 5506 可 以分别称为第一供电线路和第二供电线路。
而且， 信号线驱动电路和扫描线驱动电路能够仅使用在实施例 1 到 3 中的任一个 实施例中所描述的 n 沟道 TFT 来制造。实施例 1 到 3 中的任一个实施例中所描述的 n 沟道 TFT 具有高迁移率， 并且因而驱动电路的驱动频率能够得以提高。此外， 在实施例 1 到 3 中 的任一个实施例中所描述的 n 沟道 TFT 的情况下， 由于寄生电容被降低， 因而频率特性 ( 也 称为 f 特性 ) 是优异的。例如， 使用在实施例 1 到 3 中的任一个实施例中所描述的 n 沟道 TFT 的扫描线驱动电路能够在高速度下操作， 并且因而能够提高帧频并且能够实现黑色图像的插入等。
另外， 当在扫描线驱动电路中的晶体管的沟道宽度被增大或者设置了多个扫描线 驱动电路时， 例如， 能够实现更高的帧频。当提供多个扫描线驱动电路时， 用于驱动偶数行 的扫描线的扫描线驱动电路被设置于一侧之上， 以及用于驱动奇数行的扫描线的扫描线驱 动电路被设置于相反侧之上 ； 从而， 能够实现帧频的增加。而且， 用于信号输出到相同扫描 线的多个扫描线驱动电路的使用有利于增大显示器件的尺寸。
此外， 在制造作为半导体器件的实例的有源矩阵发光显示器件时， 多个薄膜晶体 管被布置于至少一个像素内， 并且从而优选布置多个扫描线驱动电路。图 20B 示出有源矩 阵发光显示器件的框图的实例。
图 20B 所示的显示器件在基板 5400 之上包括， 具有各自设置有显示元件的多个像 素的像素部分 5401， 选择像素的第一扫描线驱动电路 5402 和第二扫描线驱动电路 5404， 以 及控制到所选像素的视频信号输入的信号线驱动电路 5403。
当输入图 20B 所示的发光显示器件的像素的视频信号是数字信号时， 通过切换晶 体管的导通 / 截止而使像素处于发光状态或者处于非发光状态。因而， 灰度能够使用面积 灰度法或时间灰度法来显示。 面积灰度法指的是其中一个像素被划分成多个子像素并且基 于视频信号独立地驱动各个子像素从而显示灰度的驱动方法。此外， 时间灰度法指的是其 中像素于其间发射光的时段受到控制从而显示灰度的驱动方法。 由于发光元件的响应时间高于液晶元件等的响应时间， 因而发光元件比液晶元件 更适用于时间灰度法。 具体而言， 在以时间灰度法显示的情况下， 一个帧周期被划分成多个 子帧周期。 然后， 根据视频信号， 使像素中的发光元件在每个子帧周期内进入发光状态或非 发光状态。通过将一个帧周期划分成多个子帧周期， 像素在一个帧周期内实际发光的总时 段能够通过视频信号来控制从而能够显示灰度。
注意， 在图 20B 所示的发光显示器件中， 在一个像素包括两个开关 TFT 的情形中， 输入用作一个开关 TFT 的栅极布线的第一扫描线的信号在第一扫描线驱动电路 5402 内生 成， 以及输入用作另一开关 TFT 的栅极布线的第二扫描线的信号在第二扫描线驱动电路 5404 内生成。但是， 输入第一扫描线的信号以及输入第二扫描线的信号可以在一个扫描线 驱动电路内一起生成。另外， 例如， 取决于包含于一个像素内的开关 TFT 的数量， 有可能在 每个像素内设置用于控制开关元件的操作的多个扫描线。在这种情况下， 一个扫描线驱动 电路可以生成输入多个扫描线的全部信号， 或者多个扫描线驱动电路可以生成输入多个扫 描线的信号。
此外， 在发光显示器件中， 驱动电路中的能够包括在驱动电路之内的 n 沟道 TFT 的 部分能够形成于与像素部分的薄膜晶体管相同的基板之上。而且， 信号线驱动电路和扫描 线驱动电路能够仅使用在实施例 1 到 3 中的任一个实施例中所描述的 n 沟道 TFT 来制造。
而且， 上述驱动电路能够用于使用与开关元件电连接的元件来驱动电子墨水的电 子纸， 不限于液晶显示器件或发光显示器件的应用。电子纸也称为电泳显示器件 ( 电泳显 示器 ) 并且在以下方面是有优势的 ： 它具有与普通纸相同水平的可读性， 它具有比其他显 示器件低的功率消耗， 以及它能够制作为薄的和重量轻的。
电泳显示器能够具有各种模式。 电泳显示器含有散布于溶剂或溶质内的多个微胶 囊， 每个微胶囊含有带正电的第一粒子和带负电的第二粒子。 通过将电场施加于微胶囊， 在
微胶囊中的粒子沿彼此相反的方向运动并且只有聚集于一侧上的粒子的颜色被显示。注 意， 第一粒子和第二粒子各自含有颜料并且在没有电场时不运动。 而且， 第一粒子和第二粒 子具有不同的颜色 ( 粒子可以是无色的 )。
因而， 电泳显示器是利用借以使具有高介电常数的物质运动到高电场区的所谓的 介电泳效应 (dielectrophoretic effect) 的显示器。电泳显示器不需要液晶显示器件所 需要的偏振片， 从而降低其重量。
其中以上微胶囊散布于溶剂内的溶液被称为电子墨水。 该电子墨水能够印刷于玻 璃、 塑料、 布、 纸等的表面上。而且， 通过使用彩色滤光片或者具有颜料的粒子， 还能够实现 彩色显示。
另外， 如果将多个上述微胶囊适当地布置于有源矩阵基板之上以便置于两个电极 之间， 则能够完成有源矩阵显示器件， 并且通过将电场施加于微胶囊能够进行显示。例如， 能够使用利用实施例 1 到 3 中的任一个实施例的薄膜晶体管获得的有源矩阵基板。
注意， 在微胶囊中的第一粒子和第二粒子可以各自由选自导电材料、 绝缘材料、 半 导体材料、 磁性材料、 液晶材料、 铁电材料、 电致发光材料、 电致变色材料和磁泳材料的单一 材料来形成， 或者由任意这些材料的复合材料形成。
通过以上工艺， 能够制造作为半导体器件的高可靠性的显示器件。
本实施例能够适当地组合在其他实施例中所描述的结构来实现。
( 实施例 5)
制造薄膜晶体管， 以及具有显示功能的半导体器件 ( 也称为显示器件 ) 能够使用 在像素部分中的以及还有在驱动电路中的薄膜晶体管来制造。此外， 还能够使用薄膜晶体 管将驱动电路的部分或整体形成于与像素部分相同的基板之上， 由此能够获得板上系统。
显示器件包括显示元件。作为显示元件， 能够使用液晶元件 ( 也称为液晶显示元 件 ) 或发光元件 ( 也称为发光显示元件 )。发光元件在其范畴内包括其亮度由电流或电压 所控制的元件， 并且在其范畴内尤其包括无机电致发光 (EL) 元件、 有机 EL 元件等。而且， 能够使用其对比度通过电效应来改变的显示介质， 例如， 电子墨水。
另外， 显示器件包括显示元件密封于其内的面板， 以及其中包括控制器的 IC 等被 安装于该面板之上的模块。而且， 与显示元件在显示器件的制造工艺中被完成之前的一个 实施例对应的元件基板设置有用于给多个像素中的每个像素内的显示元件供应电流的装 置。 具体而言， 元件基板可以处于仅设置有显示元件的像素电极的状态， 在用作像素电极的 导电膜形成之后的并且在导电膜被蚀刻以形成像素电极之前的状态， 或者任何其他状态。
注意， 显示器件在本说明书中意指图像显示器件、 显示器件或光源 ( 包括发光器 件 )。此外， “显示器件” 在其范畴内包括下列模块 ： 包括诸如柔性印制电路 (FPC)、 载带自 动键合 (TAB) 带或所贴附的载带封装 (TCP) 之类的连接器的模块 ； 具有在其末端设置有印 刷线路板的 TAB 带或 TCP 的模块 ； 以及具有通过玻璃上芯片 (COG) 方法直接安装于显示元 件之上的集成电路 (IC) 的模块。
作为半导体器件的一个实施例的液晶显示板的外观和截面将参照图 16A1、 16A2 和 16B 来描述。图 16A1 和 16A2 各自为其中各自包括实施例 3 所描述的氧化物半导体层的 高可靠性的薄膜晶体管 4010 和 4011 以及液晶元件 4013 由密封剂 4005 密封于第一基板 4001 与第二基板 4006 之间的面板的平面图。图 16B 是沿图 16A1 和 16A2 中的线 M-N 的截面图。 密封剂 4005 被提供以便包围设置于第一基板 4001 之上的像素部分 4002 和扫描 线驱动电路 4004。第二基板 4006 被设置于像素部分 4002 和扫描线驱动电路 4004 之上。 因此， 通过第一基板 4001、 密封剂 4005 和第二基板 4006 将像素部分 4002 和扫描线驱动电 路 4004 与液晶层 4008 密封在一起。使用在单独制备的基板之上的单晶半导体膜或多晶半 导体膜形成的信号线驱动电路 4003 被安装于与由第一基板 4001 之上的密封剂 4005 所包 围的区域不同的区域内。
注意， 单独形成的驱动电路的连接方法并没有受到特别的限制， 并且能够使用 COG 法、 引线键合法、 TAB 法等。图 16A1 示出通过 COG 法来安装信号线驱动电路 4003 的实例， 以及图 16A2 示出通过 TAB 法来安装信号线驱动电路 4003 的实例。
设置于第一基板 4001 之上的像素部分 4002 和扫描线驱动电路 4004 包括多个薄 膜晶体管。图 16B 示出包含于像素部分 4002 内的薄膜晶体管 4010 以及包含于扫描线驱动 电路 4004 内的薄膜晶体管 4011。在薄膜晶体管 4010 和 4011 之上， 设置了绝缘层 4020 和 4021。
任何包括实施例 3 所描述的氧化物半导体层的高可靠性的薄膜晶体管都能够用 作薄膜晶体管 4010 和 4011。作为选择， 可以应用实施例 1 或 2 所描述的薄膜晶体管。在本 实施例中， 薄膜晶体管 4010 和 4011 是 n 沟道薄膜晶体管。
包含于液晶元件 4013 内的像素电极层 4030 与薄膜晶体管 4010 电连接。液晶元 件 4013 的对电极层 4031 被设置用于第二基板 4006。其中像素电极层 4030、 对电极层 4031 和液晶层 4008 彼此重叠的部分与液晶元件 4013 对应。注意， 像素电极层 4030 和对电极层 4031 分别设置有各自起着对准膜的作用的绝缘层 4032 和绝缘层 4033， 以及液晶层 4008 被 夹于像素电极层 4030 与对电极层 4031 之间， 绝缘层 4032 和 4033 位于它们之间。
注意， 第一基板 4001 和第二基板 4006 能够由玻璃、 金属 ( 典型为不锈钢 )、 陶瓷或 塑料形成。作为塑料， 能够使用玻璃纤维增强型塑料 (FRP) 板、 聚氟乙烯 (PVF) 膜、 聚酯膜 或丙烯酸树脂膜。另外， 能够使用具有其中铝箔被夹于 PVF 膜或聚酯膜之间的结构的片。
参考数字 4035 指示通过选择性蚀刻绝缘膜所获得的柱状间隔， 并且被设置用于 控制在像素电极层 4030 与对电极层 4031 之间的距离 ( 单元间隙 )。作为选择， 也可以使用 球形间隔。另外， 对电极层 4031 电连接至形成于与薄膜晶体管 4010 相同的基板之上的公 共电位线。通过使用公共连接部分， 对电极层 4031 和公共电位线能够通过布置于基板对之 间的导电粒子相互电连接。注意， 导电粒子包含于密封剂 4005 之内。
作为选择， 可以使用展示出对其不需要对准膜的蓝相的液晶。 蓝相是液晶相之一， 该液晶相在胆甾相液晶的温度提高的同时正好于胆甾相变成均质相之前生成。 由于蓝相仅 在窄小的温度范围内生成， 因而含有 5wt％或更高的手性试剂以便提高温度范围的液晶组 成物被用于液晶层 4008。包括展示出蓝相的液晶和手性试剂的液晶组成物具有这样的特 性： 响应时间为 1msec 或更小， 该响应时间是短的， 对准工艺是不必要的因为液晶组成物具 有光学各向同性， 并且视角依赖性是小的。
除了透射式液晶显示器件之外， 本发明的实施例还能够应用于反射式液晶显示器 件或者半透射式液晶显示器件。
对液晶显示器件的实例进行描述， 在该实例中偏振片被设置于基板的外表面之上
( 在观看者一侧 ) 以及用于显示元件的着色层和电极层被设置于基板的内表面之上 ； 但是， 偏振片可以设置于基板的内表面之上。偏振片和着色层的叠层结构并不限于本实施例， 而 是可以根据偏振片和着色层的材料或者制造工艺的条件适当地设置。此外， 还可以设置用 作黑底 (black matrix) 的阻光膜。
为了减少表面薄膜晶体管的不均匀度以及提高薄膜晶体管的可靠性， 在以上任 意实施例中所获得的薄膜晶体管都以起着保护膜或平整绝缘膜的作用的绝缘层 ( 绝缘层 4020 和绝缘层 4021) 来覆盖。 注意， 保护膜被设置用于防止污染物杂质诸如有机物质、 金属 或者存在于空气中的水分进入， 并且优选为致密膜。 保护膜可以通过溅射法以氧化硅膜、 氮 化硅膜、 氧氮化硅膜、 氮氧化硅膜、 铝氧化物膜、 氮化铝膜、 氧氮化铝膜和 / 或氮氧化铝膜的 单层或叠层来形成。虽然在本实施例中描述了其中保护膜通过溅射法来形成的实例， 但是 本发明的实施例并不限于这种方法， 而是可以采用多种方法。
在本实施例中， 具有叠层结构的绝缘层 4020 被形成为保护膜。在此， 作为绝缘层 4020 的第一层， 氧化硅膜通过溅射法来形成。氧化硅膜用作保护膜具有防止用于源和漏电 极层的铝膜的隆起的作用。
作为保护膜的第二层， 形成绝缘层。在本实施例中， 作为绝缘层 4020 的第二层， 氮 化硅膜通过溅射法来形成。氮化硅膜用作保护膜能够防止可动离子 ( 例如， 钠离子 ) 进入 半导体区， 从而抑制 TFT 的电性质变化。
另外， 在保护膜形成之后， 热处理 ( 在 300℃或更低的温度下 ) 可以在氮气气氛或 空气气氛下进行。
绝缘层 4021 被形成为平整绝缘膜。 作为绝缘层 4021， 能够使用具有耐热性的有机 材料， 例如聚酰亚胺、 丙烯酸、 苯并环丁烯、 聚酰胺或环氧。不同于该有机材料， 还有可能使 用低介电常数材料 ( 低 k 值材料 )、 硅氧烷基树脂、 PSG( 磷硅酸盐玻璃 )、 BPSG( 硼磷硅酸盐 玻璃 ) 等。注意， 绝缘层 4021 可以通过堆叠由这些材料形成的多个绝缘膜来形成。
注 意， 硅氧烷基树脂对应于使用硅氧烷基材料作为起始材料来形成的包含 Si-O-Si 键的树脂。 硅氧烷基树脂可以包括作为取代基的有机基团 ( 例如， 烷基或芳基 ) 或 含氟基团。另外， 有机基团可以包括含氟基团。
绝缘层 4021 的形成方法并没有受到特别限制， 并且能够根据材料来采用下列方 法： 溅射法、 SOG 法、 旋涂法、 浸涂法、 喷涂法、 液滴排放法 ( 例如， 喷墨法、 丝网印刷、 胶版印 刷等 ) 等。 此外， 绝缘层 4021 能够用刮刀、 滚涂机、 幕涂机、 刮刀涂布机等形成。 绝缘层 4021 的烘焙步骤还用作半导体层的退火， 由此能够高效地制造半导体器件。
像素电极层 4030 和对电极层 4031 能够使用透光的导电材料来形成， 例如， 含有氧 化钨的氧化铟、 含有氧化钨的氧化铟锌、 含有氧化钛的氧化铟、 含有氧化钛的氧化铟锡、 氧 化铟锡 ( 以下称为 ITO)、 氧化铟锌、 其中添加了氧化硅的氧化铟锡等。
包括导电高分子 ( 也称为导电聚合物 ) 的导电性组成物能够用于像素电极层 4030 和对电极层 4031。 使用导电性组成物形成的像素电极优选具有小于或等于 10000 欧姆每平 方的薄层电阻以及在 550nm 的波长下大于或等于 70％的透射率。此外， 包含于导电性组成 物内的导电高分子的电阻率优选小于或等于 0.1Ω.cm。
作为导电高分子， 能够使用所谓的 π- 电子共轭的导电性聚合物。例如， 能够给出 聚苯胺或其衍生物、 聚吡咯或其衍生物、 聚噻吩或其衍生物、 它们中的两种或更多种物质的共聚物等。
此外， 各种信号和电位由 FPC 4018 供应给单独形成的信号线驱动电路 4003、 扫描 线驱动电路 4004 或像素部分 4002。
连接端电极 4015 使用与包含于液晶元件 4013 内的像素电极层 4030 相同的导电 膜形成。端子电极 4016 使用与包含于薄膜晶体管 4010 和 4011 内的源和漏电极层相同的 导电膜形成。
连接端电极 4015 经由各向异性的导电膜 4019 电连接至包含于 FPC4018 内的端 子。
注意， 图 16A1、 16A2 和 16B 示出其中信号线驱动电路 4003 被单独形成并且被安装 于第一基板 4001 上的实例 ； 但是， 本发明并不限于这种结构。扫描线驱动电路可以单独形 成并然后安装， 或者只有部分信号线驱动电路或部分扫描线驱动电路可以单独形成并然后 安装。
图 26 示出其中使用根据本说明书所公开的制造方法制造的 TFT 基板 2600 来将液 晶显示器模块形成为半导体器件的实例。
图 26 示出液晶显示模块的实例， 在该液晶显示模块中， TFT 基板 2600 和对基板 2601 以密封剂 2602 来相互固定， 以及包括 TFT 等的像素部分 2603、 包括液晶层的显示元件 2604 和着色层 2605 被设置于基板之间以形成显示区。 着色层 2605 对进行彩色显示是必要 的。在 RGB 系统中， 为各个像素设置与颜色红、 绿和蓝对应的各个着色层。偏振片 2606 和 2607 以及扩散片 2613 被设置于 TFT 基板 2600 和对基板 2601 的外部。光源包括冷阴极管 2610 和反射片 2611， 以及电路板 2612 通过柔性布线板 2609 连接至 TFT 基板 2600 的布线 电路部分 2608， 并且包括外部电路， 例如控制电路或电源电路。 偏振片和液晶层可以在延迟 片位于它们之间的情况下堆叠。
液晶显示器模块能够采用 TN( 扭曲向列 ) 模式、 IPS( 共面开关 ) 模式、 FFS( 边缘 场开关 ) 模式、 MVA( 多畴垂直取向 ) 模式、 PVA( 图像垂直取向 ) 模式、 ASM( 轴对称取向微 单元 ) 模式、 OCB( 光补偿双折线 ) 模式、 FLC( 铁电液晶 ) 模式、 AFLC( 反铁电液晶 ) 模式 等。
通过以上工艺， 能够制造出作为半导体器件的高可靠性的液晶显示板。
本实施例能够适当地组合在其他实施例中所描述的结构来实现。
( 实施例 6)
以下将描述作为半导体器件的电子纸的实例。
半导体器件能够用于其中电子墨水由与开关元件电连接的元件来驱动的电子纸。
电子纸也称为电泳显示器件 ( 电泳显示器 ) 并且在以下方面是有优势的 ： 它具有 与普通纸相同水平的可读性， 它具有比其他显示器件低的功率消耗， 以及它能够制作为薄 的和重量轻的。
电泳显示器能够具有各种模式。 电泳显示器含有散布于溶剂或溶质内的多个微胶 囊， 每个微胶囊含有带正电的第一粒子和带负电的第二粒子。 通过将电场施加于微胶囊， 在 微胶囊中的粒子沿彼此相反的方向运动并且只有聚集于一侧上的粒子的颜色被显示。注 意， 第一粒子和第二粒子各自含有颜料并且在没有电场时不运动。 而且， 第一粒子和第二粒 子具有不同的颜色 ( 粒子可以是无色的 )。因而， 电泳显示器是利用借以使具有高介电常数的物质运动到高电场区的所谓的 介电泳效应的显示器。
其中以上微胶囊散布于溶剂内的溶液被称为电子墨水。 该电子墨水能够印刷于玻 璃、 塑料、 布、 纸等的表面上。而且， 通过使用彩色滤光片或者具有颜料的粒子， 还能够实现 彩色显示器。
另外， 如果将多个上述微胶囊适当地布置于有源矩阵基板之上以便置于两个电极 之间， 则能够完成有源矩阵显示器件， 并且通过将电场施加于微胶囊能够进行显示。例如， 能够使用利用实施例 1 到 3 中的任一个实施例的薄膜晶体管获得的有源矩阵基板。
注意， 在微胶囊中的第一粒子和第二粒子可以各自由选自导电材料、 绝缘材料、 半 导体材料、 磁性材料、 液晶材料、 铁电材料、 电致发光材料、 电致变色材料和磁泳材料的单一 材料来形成， 或者由任意这些材料的复合材料形成。
图 15 示出作为半导体器件的实例的有源矩阵电子纸。用于半导体器件的薄膜晶 体管 581 能够以与实施例 1 所描述的薄膜晶体管类似的方式来形成， 该薄膜晶体管 581 是 包括氧化物半导体层的高可靠性的薄膜晶体管。实施例 2 或 3 中的任一个实施例所描述的 薄膜晶体管也能够用作本实施例的薄膜晶体管 581。 在图 15 中的电子纸是使用扭转球显示系统的显示器件的实例。扭转球显示系统 指的是其中各自着黑色和白色的球形粒子被布置于作为用于显示元件的电极层的第一电 极层和第二电极层之间， 以及在第一电极层和第二电极层之间生成电位差以控制球形粒子 的取向， 从而进行显示的方法。
薄膜晶体管 581 具有底栅结构， 该底栅结构由与半导体层接触的绝缘膜 583 所覆 盖。薄膜晶体管 581 的源电极层或漏电极层与第一电极层 587 在形成于绝缘膜 583 和绝缘 层 585 内的开口处接触， 由此使薄膜晶体管 581 电连接至第一电极层 587。在第一电极层 587 和第二电极层 588 之间， 设置有球形粒子 589。每个球形粒子 589 包括黑区 590a 和白 区 590b， 以及以在黑区 590a 和白区 590b 周围的液体填充的空腔 594。球形粒子 589 的圆 周以诸如树脂之类的填料 595 来填充 ( 参见图 15)。在本实施例中， 第一电极层 587 对应于 像素电极， 以及第二电极层 588 对应于公共电极。第二电极层 588 电连接至设置于与薄膜 晶体管 581 相同的基板 580 之上的公共电位线。通过使用公共连接部分， 第二电极层 588 能够经由设置于一对基板 580 和 596 之间的导电粒子与公共电位线电连接。
此外， 代替扭转球， 还能够使用电泳元件。其中密封了透明的液体、 带正电的白色 微粒子和带负电的黑色微粒子的具有大约 10μm ～ 200μm 的直径的微胶囊被使用。在设 置于第一电极层和第二电极层之间的微胶囊中， 当电场由第一电极层和第二电极层来施加 时， 白色微粒子和黑色微粒子移向相反的两侧， 从而能够显示出白色或黑色。 使用该原理的 电泳显示元件具有比液晶显示元件更高的 显示元件是电泳显示元件并且通常称为电子纸。 反射率， 并且因而， 辅助光是不必要的， 功率消耗是低的， 以及显示部分能够在昏暗的地方 被识别出。另外， 即使在没有给显示部分供电时， 也能够维持之前已经显示的图像。因此， 即使具有显示功能的半导体器件 ( 该半导体器件可以简称为显示器件或设置有显示器件 的半导体器件 ) 远离电波源， 也能够存储所显示的图像。
通过该工艺， 能够制造出作为半导体器件的高可靠性的电子纸。
本实施例能够适当地组合在其他实施例中所描述的结构来实现。
( 实施例 7)
以下将描述作为半导体器件的发光显示器件的实例。 作为包含于显示器件内的显 示元件， 在此描述了使用电致发光的发光元件。使用电致发光的发光元件根据发光材料是 有机化合物还是无机化合物来分类。一般而言， 前者称为有机 EL 元件， 以及后者称为无机 EL 元件。
在有机 EL 元件中， 通过对发光元件施加电压， 使电子和空穴从一对电极单独注入 含有发光有机化合物的层内， 并且有电流流过。 载流子 ( 电子和空穴 ) 重新结合， 并且因而， 发光有机化合物受到激发。发光有机化合物从激发态返回至基态， 由此发出光。由于这种 机制， 该发光元件被称为电流激励式发光元件。
无机 EL 元件根据它们的元件结构划分为分散型无机 EL 元件和薄膜无机 EL 元件。 分散型无机 EL 元件具有其中发光材料的粒子散布于粘结剂内的发光层， 以及其发光机制 是利用施主能级和受主能级的施主 - 受主重结合型发光。薄膜无机 EL 元件具有其中发光 层被夹于介电层之间的结构， 该介电层还夹于电极之间， 并且其发光机制是利用金属离子 的内壳层电子跃迁的局部型发光。注意， 在此描述了作为发光元件的有机 EL 元件的实例。
图 18 示出能够将数字时间灰度驱动应用于其上的像素结构的实例， 作为半导体 器件的实例。 以下描述能够将数字时间灰度驱动应用于其上的像素的结构和操作。在此， 一个 像素包括两个 n 沟道晶体管， 每个 n 沟道晶体管包括作为沟道形成区的氧化物半导体层。
像素 6400 包括开关晶体管 6401、 驱动晶体管 6402、 发光元件 6404 和电容器 6403。 开关晶体管 6401 的栅极与扫描线 6406 连接， 开关晶体管 6401 的第一电极 ( 源电极和漏电 极之一 ) 与信号线 6405 连接， 以及开关晶体管 6401 的第二电极 ( 源电极和漏电极中的另 一个 ) 与驱动晶体管 6402 的栅极连接。驱动晶体管 6402 的栅极经由电容器 6403 与供电 线路 6407 连接， 驱动晶体管 6402 的第一电极与供电线路 6407 连接， 以及驱动晶体管 6402 的第二电极与发光元件 6404 的第一电极 ( 像素电极 ) 连接。发光元件 6404 的第二电极对 应于公共电极 6408。公共电极 6408 与设置于同一基板之上的公共电位线电连接。
发光元件 6404 的第二电极 ( 公共电极 6408) 被设置为低电源电位。注意， 该低 电源电位是满足低电源电位低于基于被设置于供电线路 6407 的高电源电位的高电源电位 ( 低电源电位＜高电源电位 ) 的电位。作为低电源电位， 可以采用例如 GND、 0V 等。在高 电源电位和低电源电位之间的电位差被施加于发光元件 6404 并且电流被供应给发光元件 6404， 使得发光元件 6404 发射光。 在此， 为了使发光元件 6404 发射光， 设置每个电位使得在 高电源电位和低电源电位之间的电位差是发光元件 6404 的正向阈值电压或更高的电压。
注意， 驱动晶体管 6402 的栅极电容器可以用作电容器 6403 的替代， 从而能够省略 电容器 6403。驱动晶体管 6402 的栅极电容可以形成于沟道区与栅电极之间。
在电压 - 输入电压的驱动方法的情形中， 视频信号被输入驱动晶体管 6402 的栅极 使得驱动晶体管 6402 处于充分导通或截止的两种状态中的任一种状态。也就是说， 驱动晶 体管 6402 在线性区内操作。由于驱动晶体管 6402 在线性区内操作， 因而比供电线路 6407 的电压高的电压被施加于驱动晶体管 6402 的栅极。注意， 高于或等于供电线路电压与驱动 晶体管 6402 的 Vth 的合计电压 ( 供电线路的电压 + 驱动晶体管 6402 的 Vth) 的电压被施加
于信号线 6405。在进行代替数字时间灰度驱动的模拟灰度驱动的情况下， 能够通过改变信号输入 来使用与图 18 中的像素结构相同的像素结构。
在进行模拟灰度驱动的情况下， 高于或等于发光元件 6404 与驱动晶体管 6402 的 Vth 的合计电压 ( 发光元件 6404 的正向电压 + 驱动晶体管 6402 的 Vth) 的电压被施加于驱动 晶体管 6402 的栅极。发光元件 6404 的正向电压表示在其下可获得所期望的亮度的电压， 并且包括至少正向阈值电压。用以使驱动晶体管 6402 在饱和区内操作的视频信号被输入， 从而能够将电流供应给发光元件 6404。为了使驱动晶体管 6402 在饱和区内操作， 供电线 路 6407 的电位被设置为高于驱动晶体管 6402 的栅极电位。当模拟视频信号被使用时， 有 可能根据视频信号而使电流馈入发光元件 6404 并且进行模拟灰度驱动。
注意， 图 18 所示的像素结构并不限于此。例如， 可以将开关、 电阻器、 电容器、 晶体 管、 逻辑电路等添加至图 18 所示的像素。
然后， 发光元件的结构将参照图 19A 到 19C 来描述。在此， 像素的截面结构将以 n 沟道驱动 TFT 为例来描述。 在图 19A、 19B 和 19C 所示的半导体器件中使用的驱动 TFT 7001、 7011 和 7021 能够分别以与实施例 1 所描述的薄膜晶体管类似的方式来形成， 并且是各自包 括氧化物半导体层的高可靠性的薄膜晶体管。作为选择， 实施例 2 或 3 所描述的薄膜晶体 管能够被用作驱动 TFT 7001、 7011 和 7021。
为了引出发光元件所发射的光， 要求阳极和阴极中的至少一个是透光的。薄膜晶 体管和发光元件被形成于基板之上。 发光元件能够具有其中光发射通过与基板相反的表面 来引出的顶发光结构 ； 其中光发射通过在基板一侧上的表面来引出的底发光结构 ； 或者其 中光发射通过与基板相反的表面以及在基板一侧上的表面来引出的双发光结构。 像素结构 能够应用于具有这些发光结构中的任一种的发光元件。
具有顶发光结构的发光元件将参照图 19A 来描述。
图 19A 是在驱动 TFT 7001 为 n 沟道 TFT 并且光从发光元件 7002 发射出以达阳极 7005 一侧的情况下的像素的截面图。在图 19A 中， 发光元件 7002 的阴极 7003 与驱动 TFF 7001 电连接， 并且发光层 7004 和阳极 7005 按照该顺序堆叠于阴极 7003 之上。阴极 7003 能够使用各种导电材料来形成， 只要这些导电材料具有低逸出功并反射光即可。 例如， 令人 满意地使用 Ca、 Al、 MgAg、 AlLi 等。发光层 7004 可以使用单层或多个堆叠的层来形成。当 发光层 7004 使用多个层来形成时， 发光层 7004 通过按以下顺序将电子注入层、 电子传输 层、 发光层、 空穴传输层和空穴注入层堆叠于阴极 7003 之上来形成。并不一定要形成所有 这些层。阳极 7005 使用透光的导电膜来形成， 例如， 含有氧化钨的氧化铟、 含有氧化钨的氧 化铟锌、 含有氧化钛的氧化铟、 含有氧化钛的氧化铟锡、 氧化铟锡 ( 以下称为 ITO)、 氧化铟 锌或者其中添加了氧化硅的氧化铟锡的膜。
发光元件 7002 对应于其中发光层 7004 被夹于阴极 7003 和阳极 7005 之间的区 域。在图 19A 所示的像素的情形中， 光由发光元件 7002 发射出以达阳极 7005 一侧， 如箭头 所示。
然后， 具有底发光结构的发光元件将参照图 19B 来描述。 图 19B 是在驱动 TFT 7011 为 n 型并且光由发光元件 7012 发射出以达阴极 7013 一侧的情况下的像素的截面图。在图 19B 中， 发光元件 7012 的阴极 7013 被形成于与驱动 TFT 7011 电连接的透光性导电膜 7017 之上， 并且发光层 7014 和阳极 7015 按该顺序堆叠于阴极 7013 之上。当阳极 7015 具有透光性时， 可以形成用于反射或阻挡光的阻光膜 7016 以覆盖阳极 7015。对于阴极 7013， 能够 如同图 19A 的情形那样使用各种材料， 只要它们是具有低逸出功的导电材料。阴极 7013 被 形成以具有能够透射光的厚度 ( 优选为大约 5nm ～ 30nm)。例如， 具有 20nm 的厚度的铝膜 能够被用作阴极 7013。 类似于图 19A 的情形， 发光层 7014 可以使用单层或多个堆叠的层来 形成。阳极 7015 不需要透射光， 但是能够如同图 19A 的情形那样使用透光的导电材料来形 成。作为阻光膜 7016， 能够使用例如反射光的金属等 ； 但是， 该阻光膜 7016 并不仅限于金 属膜。例如， 还能够使用其中添加了黑色颜料的树脂等。
发光元件 7012 对应于其中发光层 7014 被夹于阴极 7013 和阳极 7015 之间的区 域。在图 19B 所示的像素的情形中， 光从发光元件 7012 发射出以达阴极 7013 一侧， 如箭头 所示。
然后， 具有双发光结构的发光元件将参照图 19C 来描述。在图 19C 中， 发光元件 7022 的阴极 7023 被形成于与驱动 TFT 7021 电连接的透光性导电膜 7027 之上， 并且发光层 7024 和阳极 7025 按该顺序堆叠于阴极 7023 之上。如同在图 19A 的情形中， 阴极 7023 能够 使用各种导电材料， 只要该导电材料具有低的逸出功。阴极 7023 被形成以具有允许光透射 的厚度。例如， 能够将 20nm 厚的铝膜用作阴极 7023。如同在图 19A 中， 发光层 7024 可以使 用单层或多个堆叠的层来形成。阳极 7025 能够如同图 19A 的情形那样使用透光的导电材 料来形成。
发光元件 7022 对应于其中阴极 7023、 发光层 7024 和阳极 7025 相互重叠的区域。 在图 19C 所示的像素的情形中， 光从发光元件 7022 发射出以达阳极 7025 一侧和阴极 7023 一侧， 如箭头所示。
注意， 虽然有机 EL 元件在此作为发光元件来描述， 但是无机 EL 元件同样能够作为 发光元件来设置。
注意， 其中控制发光元件的驱动的薄膜晶体管 ( 驱动 TFT) 与发光元件电连接的实 例被描述 ； 但是， 可以采用其中用于电流控制的 TFT 被连接于驱动 TFT 和发光元件之间的结 构。
注意， 半导体器件的结构并不限于图 19A 到 19C 所示出的那些结构， 并且能够基于 本说明书所公开的技术以各种方式来修改。
然后， 与半导体器件的一个实施例对应的发光显示板 ( 也称为发光板 ) 的外观和 截面将参照图 17A 和 17B 来描述。图 17A 是其中用密封剂将形成于第一基板之上的薄膜晶 体管和发光元件密封于第一基板和第二基板之间的面板的平面图。图 17B 是沿图 17A 的线 H-I 的截面图。
密封剂 4505 被提供以便包围设置于第一基板 4501 之上的像素部分 4502、 信号线 驱动电路 4503a 和 4503b， 以及扫描线驱动电路 4504a 和 4504b。另外， 第二基板 4506 被设 置于像素部分 4502、 信号线驱动电路 4503a 和 4503b， 以及扫描线驱动电路 4504a 和 4504b 之上。因此， 通过第一基板 4501、 密封剂 4505 和第二基板 4506 以填料 4507 将像素部分 4502， 信号线驱动电路 4503a 和 4503b， 以及扫描线驱动电路 4504a 和 4504b 密封在一起。 优选的是面板以保护膜 ( 例如， 层合膜或紫外光可固化树脂膜 ) 或者具有高气密性和很少 脱气的覆盖材料来封装 ( 密封 )， 从而以这种方式使该面板不暴露于外部空气。
形成于第一基板 4501 之上的像素部分 4502、 信号线驱动电路 4503a 和 4503b， 以及扫描线驱动电路 4504a 和 4504b 各自包括多个薄膜晶体管， 以及包含于像素部分 4502 内 的薄膜晶体管 4510 和包含于信号线驱动电路 4503a 内的薄膜晶体管 4509 作为示例被示出 于图 17B 中。
对于薄膜晶体管 4509 和 4510， 能够采用包括实施例 3 所描述的氧化物半导体层的 高可靠性的薄膜晶体管。作为选择， 可以应用实施例 1 或 2 所描述的薄膜晶体管。薄膜晶 体管 4509 和 4510 是 n 沟道薄膜晶体管。
而且， 参考数字 4511 指示发光元件。作为包含于发光元件 4511 内的像素电极的 第一电极层 4517 与薄膜晶体管 4510 的源电极层或漏电极层电连接。注意， 发光元件 4511 的结构是， 但不限于， 包括第一电极层 4517、 电致发光层 4512 和第二电极层 4513 的叠层结 构。发光元件 4511 的结构能够根据光由发光元件 4511 中引出的方向等适当地改变。
分区 4520 使用有机树脂膜、 无机绝缘膜或有机聚硅氧烷来形成。特别优选的是， 分区 4520 使用感光材料来形成以及开口被形成于第一电极层 4517 之上， 使得开口的侧壁 被形成为具有连续曲率的斜面。
电致发光层 4512 可以用单层或多个堆叠的层来形成。
保护膜可以形成于第二电极层 4513 和分区 4520 之上以便防止氧气、 氢气、 水分、 二氧化碳等进入发光元件 4511 之内。作为保护膜， 能够形成氮化硅膜、 氮氧化硅膜、 DLC 膜 等。
另外， 多种信号和电位还由 FPC 4518a 和 4518b 供应给信号线驱动电路 4503a 和 4503b， 扫描线驱动电路 4504a 和 4504b， 或者像素部分 4502。
连接端电极 4515 由与包含于发光元件 4511 内的第一电极层 4517 相同的导电膜 形成， 以及端子电极 4516 由与包含于薄膜晶体管 4509 和 4510 内的源和漏电极层相同的导 电膜形成。
连接端电极 4515 经由各向异性的导电膜 4519 与包含于 FPC 4518a 内的端子电连 接。
由于位于光由发光元件 4511 引出的方向上的第二基板 4506 需要具有透光性。在 这种情况下， 将诸如玻璃板、 塑料板、 聚酯膜或丙烯酸膜之类的透光性材料用于第二基板 4506。
作为填料 4507， 除了惰性气体 ( 例如， 氮气或氩气 ) 外， 还能够使用紫外光固化树 脂或热固性树脂。 例如， 能够使用 PVC( 聚氯乙烯 )、 丙烯酸、 聚酰亚胺、 环氧树脂、 硅酮树脂、 PVB( 聚乙烯醇缩丁醛 ) 或 EVA( 乙烯醋酸乙烯酯 )。例如， 氮气被用作填料。
另外， 若需要， 可以将诸如偏振片、 圆偏振片 ( 包括椭圆偏振片 )、 延迟片 ( 四分之 一波片或半波片 ) 或彩色滤光片之类的光学膜适当地设置于发光元件的发光表面之上。此 外， 还可以给偏振片或圆偏振片设置减反射膜。 例如， 能够进行由此能够使反射光由表面上 的凸起和凹陷扩散以便减少眩光的防眩处理。
信号线驱动电路 4503a 和 4503b 以及扫描线驱动电路 4504a 和 4504b 可以与使用 单晶半导体膜或多晶半导体膜形成的驱动电路一起安装于单独制备的基板之上。作为选 择， 只有信号线驱动电路或其一部分， 或者只有扫描线驱动电路或其一部分可以单独形成 并安装。本实施例并不限于图 17A 和 17B 所示的结构。
通过以上工艺， 能够制造出作为半导体器件的高可靠性的发光显示器件 ( 显示板 )。 本实施例能够适当地组合在其他实施例中所描述的结构来实现。
( 实施例 8)
本说明书所公开的半导体器件能够应用于电子纸。 电子纸能够用于各种领域的电 子器具， 只要它们能够显示数据。例如， 电子纸能够应用于电子书阅读器 ( 电子书 )、 招贴、 在交通工具 ( 例如， 火车 ) 内的广告或者各种卡 ( 例如， 信用卡 ) 的显示。在图 27 中示出 此类电子器具的实例。
图 27 示出电子书阅读器 2700 的实例。例如， 电子书阅读器 2700 包括两个外壳， 外壳 2701 和外壳 2703。外壳 2701 和外壳 2703 以铰合部 2711 结合起来， 使得电子书阅读 器 2700 能够以铰合部 2711 为轴来打开和闭合。以该结构， 电子书阅读器 2700 能够像纸质 书一样操作。
显示部分 2705 和显示部分 2707 被分别并入外壳 2701 和外壳 2703 之内。显示部 分 2705 和显示部分 2707 可以显示同一图像或不同的图像。在显示部分 2705 和显示部分 2707 显示不同的图像的情况下， 例如， 在右侧的显示部分 ( 图 27 中的显示部分 2705) 能够 显示文本以及在左侧的显示部分 ( 图 27 中的显示部分 2707) 能够显示图形。
图 27 示出其中外壳 2701 设置有操作部分等的实例。例如， 外壳 2701 设置有电源 开关 2721、 操作键 2723、 扬声器 2725 等。以操作键 2723， 能够翻转页面。注意， 键盘、 指点 设备等同样可以设置于外壳的表面之上， 在该外壳表面上设置有显示部分。 而且， 外部连接 端子 ( 耳机端子、 USB 端子， 能够与诸如 AC 适配器和 USB 线之类的各种线缆连接的端子等 )、 记录介质插入部分等可以设置于外壳的背面或侧面之上。而且， 电子书阅读器 2700 可以具 有电子词典的功能。
电子书阅读器 2700 可以具有能够无线发送和接收数据的结构。通过无线通信， 能 够从电子书服务器上购买和下载所期望的图书数据等。
( 实施例 9)
本说明书所公开的半导体器件能够应用于各种电子器具 ( 包括游戏机 )。电子器 具的实例为电视机 ( 也称为电视或电视接收器 )、 计算机等的监视器、 相机 ( 例如， 数字相机 或数字视频摄像机 )、 数码相框、 移动电话机 ( 也称为移动电话或移动电话器件 )、 便携式游 戏机、 便携式信息终端、 音频再现装置、 大尺寸的游戏机 ( 例如， 弹球盘机 ) 等。
图 28A 示出电视机 9600 的实例。在电视机 9600 中， 显示部分 9603 被并入外壳 9601 之内。显示部分 9603 能够显示图像。在此， 外壳 9601 由支座 9605 来支撑。
电视机 9600 能够以外壳 9601 的操作开关或者分离的遥控器 9610 来操作。频道 和音量能够以遥控器 9610 的操作键 9609 来控制， 从而能够控制显示部分 9603 上的图像显 示。而且， 遥控器 9610 可以设置有用于显示从遥控器 9610 输出的数据的显示部分 9607。
注意， 电视机 9600 设置有接收器、 调制解调器等。通过使用接收器， 能够接收通用 的电视广播。 而且， 当显示器件经由调制解调器有线或无线地连接到通信网络时， 能够进行 单路 ( 从发送器到接收器 ) 或双路 ( 在发送器和接收器之间或者在接收器之间 ) 的信息通 信。
图 28B 示出数码相框 9700 的实例。例如， 在数码相框 9700 中， 显示部分 9703 被 并入外壳 9701 之内。显示部分 9703 能够显示各种图像。例如， 显示部分 9703 能够显示以
数码相机等拍摄的图像的数据并且起着普通相框的作用。
注意， 数码相框 9700 设置有操作部分、 外部连接端子 (USB 端子， 能够连接到诸如 USB 线缆之类的各种线缆的端子等 )、 记录介质插入部分等。虽然这些零件可以设置于其上 设置有显示部分的表面之上， 但是对于数码相框 9700 的设计而言优选的是将它们设置于 侧面或背面。例如， 存储以数码相机拍摄的图像的数据的存储器被插入数码相框的记录介 质插入部分， 由此图像数据能够被传输并且然后显示于显示部分 9703 上。
数码相框 9700 可以被配置用于无线发送和接收数据。可以采用其中待显示的所 期望的图像数据被无线传输的结构。
图 29A 是便携式游戏机， 并且包括两个外壳， 外壳 9881 和外壳 9891， 这两个外壳以 接合部分 9893 来连接使得便携式游戏机能够打开或合上。 显示部分 9882 和显示部分 9883 被分别并入外壳 9881 和外壳 9891 之内。另外， 图 29A 所示的便携式游戏机包括扬声器部 分 9884、 记录介质插入部分 9886、 LED 灯 9890、 输入装置 ( 操作键 9885、 连接端子 9887、 传 感器 9888( 具有测量力、 位移、 位置、 速度、 加速度、 角速度、 转动频率、 距离、 光、 液体、 磁力、 温度、 化学物质、 声音、 时间、 硬度、 电场、 电流、 电压、 电功率、 辐射、 流率、 湿度、 梯度、 振荡、 气味或红外线的功能的传感器 )， 或传声器 9889) 等。不必说， 便携式游戏机的结构并不限 于以上结构， 而是能够采用设置有至少本说明书所公开的半导体器件的其他结构。便携式 游戏机可以适当地包括其他辅助设备。图 29A 所示的便携式游戏机具有读取存储于记录介 质内的程序或数据以使其显示于显示部分上的功能， 以及经由无线通信与其他便携式游戏 机共享信息的功能。注意， 图 29A 所示的便携式游戏机的功能并不限于上述那些， 而是便携 式游戏机能够具有各种功能。 图 29B 示出作为大尺寸游戏机的自动贩卖机 (slot machine)9900 的实例。在自 动贩卖机 9900 中， 显示部分 9903 被并入外壳 9901 之内。另外， 自动贩卖机 9900 包括诸如 启动杆或停止开关、 投币槽、 扬声器等操作装置。不必说， 自动贩卖机 9900 的结构并不限于 以上结构， 而是可以采用至少设置有本说明书所公开的半导体器件的其他结构。自动贩卖 机 9900 可以适当地包括其他辅助设备。
图 30A 是示出便携式计算机的实例的透视图。
在图 30A 的便携式计算机中， 具有显示部分 9303 的顶部外壳 9301 以及具有键盘 9304 的底部外壳 9302 能够通过合上连接顶部外壳 9301 和底部外壳 9302 的铰合单元而彼 此重叠。图 30A 的便携式计算机能够便于携带， 以及在使用用于输入的键盘的情况下， 铰合 单元被打开以及用户能够看着显示部分 9303 来输入数据。
除了键盘 9304 之外， 底部外壳 9302 还包括能够用以进行输入的指点设备 9306。 此外， 当显示部分 9303 是触摸输入板时， 输入能够通过触摸显示部分的一部分来进行。底 部外壳 9302 包括运算功能部分， 例如， CPU 或硬盘。另外， 底部外壳 9302 包括另外的器件， 例如， 其中可插入符合 USB 的通信标准的通信线缆的外部连接端口 9305。
包括显示部分 9307 并且能够通过使显示部分 9307 滑向顶部外壳 9301 的内部而 将显示部分 9307 保持于其内的顶部外壳 9301 能够具有大显示屏幕。另外， 用户能够调整 能够保持于顶部外壳 9301 之内的显示部分 9307 的屏幕的取向。当能够保持于顶部外壳 9301 内的显示部分 9307 是触摸输入板时， 能够通过触摸能够保持于顶部外壳 9301 内的显 示部分 9307 的一部分来进行输入。
显示部分 9303 或能够保持于顶部外壳 9301 内的显示部分 9307 使用液晶显示板、 发光显示板 ( 诸如， 有机发光元件或无机发光元件 ) 等的图像显示器件来形成。
另外， 在图 30A 中的便携式计算机能够设置有接收器等并且能够接收电视广播以 将图像显示于显示部分上。当在使连接顶部外壳 9301 和底部外壳 9302 的铰合单元保持闭 合的同时通过滑动显示部分 9307 而使显示部分 9307 的整个屏幕露出时， 用户能够观看电 视广播。在这种情况下， 铰合单元没有打开并且没有在显示部分 9303 上进行显示。另外， 只有用于显示电视广播的电路的启动被进行。 因此， 能够最低程度地消耗功率， 这有利于其 电池容量受限的便携式计算机。
图 30B 是示出用户能够像手表一样戴在手腕上的移动电话的实例的透视图。
该移动电话被形成具有 ： 包括至少包含电话功能的通信器件及电池的主体 ； 使 主体能够被戴在手腕上的环带部分 ； 用于调整固定于手腕的环带部分的固定的调整部分 9205 ； 显示部分 9201 ； 扬声器 9207 ； 和传声器 9208。
另外， 主体包括操作开关 9203。 除了用作用于开启电源的开关、 用于切换显示的开 关、 用于指示启动拍摄图像的开关等之外， 操作开关 9203 还能够用作， 例如， 用于在开关被 推动时启动用于国际互联网的程序的开关， 并且能够配置用于具有各种功能。
该移动电话的输入通过以手指或输入笔触摸显示部分 9201， 对操作开关 9203 进 行操作或者输入语音到传声器 9208 之内来操作。注意， 显示于显示部分 9201 上的显示按 钮 9202 被示出于图 30B 中。输入能够通过以手指等触摸显示按钮 9202 来进行。
此外， 主体包括 ： 包含具有将通过摄像镜头形成的对象的图像转换成电子图像信 号的功能的图像拾取装置的摄像部分 9206。注意， 摄像部分并不一定要设置。
图 30B 所示的移动电话设置有电视广播等的接收器， 并且能够通过接收电视广播 而在显示部分 9201 上显示图像。另外， 图 30B 所示的移动电话设置有存储器件等 ( 例如， 存储器 )， 并且能够将电视广播记录于存储器内。 图 30B 所示的移动电话可以具有收集位置 信息的功能 ( 例如， GPS)。
液晶显示板、 发光显示板 ( 例如， 有机发光元件或无机发光元件 ) 等的图像显示器 件被用作显示部分 9201。图 30B 所示的手机是紧凑的和重量轻的， 以及图 30B 所示的手机 的电池容量是有限的。因此， 能够以低的功率消耗来驱动的面板优选被用作用于显示部分 9201 的显示器件。
注意， 图 30B 示出戴在手腕上的电子器具 ； 但是， 本实施例并不限于此， 只要采用 了便携式形状。
( 实施例 10)
在本实施例中， 将描述与实施例 1 的制造工艺部分不同的制造工艺的实例。在图 31A 到 31D 中示出其中用于脱水或脱氢的热处理在源和漏电极层 405a 和 405b 形成之后进 行的实例。注意， 与图 6A 到 6D 中的那些部分相同的部分由相同的参考数字来指示。
以类似于实施例 1 的方式， 在具有绝缘表面的基板 400 之上形成栅电极层 401、 栅 极绝缘层 402 和氧化物半导体层 430( 参见图 31A)。
源和漏电极层 405a 和 405b 被形成于氧化物半导体层 430 之上， 以及氧化物半导 体层 430 被部分蚀刻， 从而形成氧化物半导体层 441( 参见图 31B)。
然后， 氧化物半导体层 441 以及源和漏电极层 405a 和 405b 经受到热处理并且在惰性气体 ( 例如氮气、 氦气、 氖气或氩气 ) 气氛中或者在降低的压力下缓慢冷却。该热处理 引起了氧化物半导体层 441 中的脱水或脱氢， 从而降低了氧化物半导体层 441 的电阻。因 而， 能够获得低电阻的氧化物半导体层 432( 参见图 31C)。 注意， 作为源和漏电极层 405a 和 405b， 优选使用具有足以经受住热处理的耐热性材料， 例如， 钨或钼。
在热处理和缓慢冷却之后， 氧化物绝缘膜 407 在不暴露于空气的情况下通过溅射 法或 PCVD 法来形成以与氧化物半导体层 432 接触。 当氧化物绝缘膜 407 通过溅射法或 PCVD 法来形成以与低电阻的氧化物半导体层 432 接触时， 在低电阻的氧化物半导体层 432 中， 至 少与氧化物绝缘膜 407 接触的区域具有提高的电阻 ( 即， 载流子浓度被降低， 优选地被降低 18 3 14 3 到低于 1×10 /cm ， 更优选地为 1×10 /em 或更低 )， 从而能够获得高电阻的氧化物半导 体区。因而， 氧化物半导体层 432 变成了具有高电阻的氧化物半导体区的半导体层 403( 第 三氧化物半导体层 )， 并且然后能够完成薄膜晶体管 470( 参见图 31D)。
包含于氧化物半导体层内的杂质 ( 例如 H2O、 H 和 OH) 通过进行用于脱水或脱氢的 热处理来降低， 并且载流子浓度被提高。之后， 进行缓慢冷却。然后， 进行与氧化物半导体 层接触的氧化物绝缘膜等的形成， 从而降低载流子浓度。因而， 能够提高薄膜晶体管 470 的 可靠性。
此外， 本实施例能够与实施例 1 自由组合。
( 实施例 11)
半导体器件以及制造半导体器件的方法将参照图 32 来描述。与实施例 1 所描述 的那些部分相同的部分或者具有与实施例 1 所描述的那些功能类似的功能的部分能够以 类似于实施例 1 所描述的方式来形成 ； 因此， 省略重复的描述。
图 32 所示的薄膜晶体管 471 是其中导电层 409 被设置以在绝缘膜置于其间的情 况下与半导体层 403 的栅电极层 401 和沟道区重叠的实例。
图 32 是包含于半导体器件内的薄膜晶体管 471 的截面图。薄膜晶体管 471 是底 栅薄膜晶体管并且在作为具有绝缘表面的基板的基板 400 之上包括栅电极层 401、 栅极绝 缘层 402、 半导体层 403、 源和漏电极层 405a 和 405b 以及导电层 409。导电层 409 被设置于 氧化物绝缘膜 407 之上以便与栅电极层 401 重叠。
导电层 409 能够通过与栅电极层 401 或者源和漏电极层 405a 和 405b 相似的方法 使用与其材料相似的材料来形成。在设置像素电极层的情形中， 导电层 409 可以通过与像 素电极相似的方法使用与其材料相似的材料来形成。在本实施例中， 导电层 409 使用钛膜、 铝膜和钛膜的叠层来形成。
导电层 409 可以具有与栅电极层 401 相同的电位或者具有与栅电极层 401 的电位 不同的电位， 并且能够起着第二栅电极层的作用。此外， 导电层 409 还可以处于浮置的状 态。
另外， 通过在与半导体层 403 重叠的位置内设置导电层 409， 在用于检验薄膜晶体 管的可靠性的偏压 - 温度应力测试 (BT 测试 ) 中， 能够降低薄膜晶体管 471 在 BT 测试前后 之间的阈值电压的偏移量。特别地， 在其中 -20V 的电压在基板温度被提高到 150℃之后被 施加于栅极的 -BT 测试中， 阈值电压的偏移能够得以抑制。
本实施例能够与实施例 1 自由组合。
( 实施例 12)半导体器件以及用于制造半导体器件的方法将参照图 33 来描述。与实施例 1 所 描述的那些部分相同的部分或者具有实施例 1 所描述的功能相似功能的部分能够以类似 于实施例 1 所描述的方式来形成 ； 因此， 省略重复的描述。
图 33 所示的薄膜晶体管 472 是其中导电层 419 在氧化物绝缘膜 407 和绝缘层 410 置于其间的情况下被设置为与栅电极层 401 和半导体层 403 的沟道区重叠的实例。
图 33 是包含于半导体器件内的薄膜晶体管 472 的截面图。薄膜晶体管 472 是底 栅薄膜晶体管并且在作为具有绝缘表面的基板的基板 400 之上包括栅电极层 401、 栅极绝 缘层 402、 半导体层 403、 源区和漏区 404a 和 404b、 源和漏电极层 405a 和 405b 以及导电层 419。导电层 419 被设置于氧化物绝缘膜 407 和绝缘层 410 之上以与栅电极层 401 重叠。
在本实施例中， 用作平整化膜的绝缘层 410 被堆叠于氧化物绝缘膜 407 之上， 以及 达到源或漏电极层 405b 的开口被形成于氧化物绝缘膜 407 和绝缘层 410 中。导电膜被形 成于绝缘层 410 之上以及在形成于氧化物绝缘膜 407 和绝缘层 410 内的开口中， 并且被蚀 刻成所期望的形状， 从而形成导电层 419 和像素电极层 411。以这样的方式， 导电层 419 能 够通过相同的方法使用相同的材料与像素电极层 411 一起形成。在本实施例中， 像素电极 层 411 和导电层 419 使用含有氧化硅的氧化铟 - 氧化锡合金 ( 含有氧化硅的 In-Sn-O 基氧 化物 ) 来形成。
导电层 419 可以通过与栅电极层 401 或者源和漏电极层 405a 和 405b 相似的方法 使用与其类似的材料来形成。
导电层 419 可以具有与栅电极层 401 相同的电位或者具有与栅电极层 401 的电位 不同的电位， 并且能够起着第二栅电极层的作用。此外， 导电层 419 还可以处于浮置状态。
另外， 在将导电层 419 设置为与半导体层 403 部分重叠的情形中， 在用于检验薄膜 晶体管的可靠性偏压 - 温度应力测试 (BT 测试 ) 中， 薄膜晶体管 472 在 BT 测试前后之间的 阈值电压的偏移量能够得以降低。
本实施例能够与实施例 1 自由组合。
( 实施例 13)
在本实施例中， 沟道阻止式薄膜晶体管 1430 的实例将参照图 34A 到 34C 来描述。 图 34C 示出薄膜晶体管的顶视图， 沿与图 34B 对应的点线 Z1-Z2 的截面图的实例。在本实 施例中所描述的是其中镓不包含于薄膜晶体管 1430 的氧化物半导体层内的实例。
如同在图 34A 中那样， 栅电极层 1401 被形成于基板 1400 之上。然后， 氧化物半导 体层被形成于覆盖栅电极层 1401 的栅极绝缘层 1402 之上。
在本实施例中， 氧化物半导体层通过溅射法使用 Sn-Zn-O 基氧化物半导体来形 成。 但镓没有被用于氧化物半导体层时， 成本能够得以降低， 因为在氧化物半导体层的形成 中没有使用昂贵的靶。
紧跟在氧化物半导体膜沉积之后或者在氧化物半导体膜图形化之后， 进行脱水或 脱氢。
为了进行脱水或脱氢， 热处理在惰性气体 ( 例如， 氮气、 氦气、 氖气或氩气 ) 气氛 中或者在降低的压力下进行， 并且然后， 在惰性气氛中进行缓慢冷却。热处理在 200 ℃～ 600℃ ( 包括 200℃和 600℃ ) 下， 优选地在 400℃～ 450℃ ( 包括 400℃和 450℃ ) 下进行。 通过在惰性气体气氛中或者在降低的压力下进行的热处理和缓慢冷却， 氧化物半导体层能够具有降低的电阻 ( 即， 载流子浓度被提高， 优选地提高至 1×1018/cm3 或更高 )， 从而能够 提供低电阻的氧化物半导体层 1403( 参见图 34A)。
然后， 设置沟道保护层 1418 以使之与氧化物半导体层 1403 接触。 沟道保护层 1418 能够防止氧化物半导体层 1403 的沟道形成区在制造工艺中被破坏 ( 例如， 由蚀刻中的等离 子体或蚀刻剂所致的厚度减小 )。因此， 能够提高薄膜晶体管的可靠性 1430。
此外， 在脱水或脱氢之后， 沟道保护层 1418 能够在不暴露于空气的情况下连续地 形成。在不暴露于空气的情况下形成的连续膜使得有可能获得这样的叠层的每个界面 ： 其 没有被大气组分或者漂浮于空气中的杂质元素污染。因此， 能够减小薄膜晶体管的特性变 化。
当作为氧化物绝缘膜的沟道保护层 1418 通过溅射法、 PCVD 法等形成以与低电阻 的氧化物半导体层 1403 接触时， 在低电阻的氧化物半导体层 1403 中， 至少与沟道保护层 1418 接触的区域能够具有提高的电阻 ( 即， 载流子浓度被降低， 优选地降低到低于 1×1018/ cm3， 更优选地为 1×1014/cm3 或更低 )。因而， 能够获得高电阻的氧化物半导体区。在半导 体器件的制造工艺中， 重要的是通过进行在惰性气体气氛 ( 或降低的压力 ) 下的热处理和 缓慢冷却， 氧化物绝缘膜的形成等来提高和降低氧化物半导体层中的载流子浓度。
沟道保护层 1418 能够使用含氧的无机材料 ( 例如， 氧化硅、 氧氮化硅或氮氧化硅 ) 来形成。作为形成方法， 能够使用气相沉积法 ( 例如， 等离子体 CVD 法或热 CVD 法 ) 或溅射 法。沟道保护层 1418 通过蚀刻沉积膜的形状来处理。在此， 沟道保护层 1418 通过以下方 式来形成 ： 氧化硅膜通过溅射法来形成并且通过使用由光刻形成的掩模的蚀刻来处理。
然后， n+ 层 1406a 和 1406b 被形成于沟道保护层 1418 和氧化物半导体层 1403 之 上。在本实施例中， 作为具有较低电阻的氧化物半导体层的用作源区和漏区的 n+ 层 1406a 和 1406b 由 AI-Zn-O 基非单晶膜在与氧化物半导体层 1403 的沉积条件不同的沉积条件下 形成。n+ 层 1406a 和 1406b 可以使用含氮的 Al-Zn-O 基非单晶膜， 即， Al-Zn-O-N 基非单晶 膜 ( 也称为 AZON 膜 ) 形成。
然后， 源电极层 1405a 和漏电极层 1405b 分别被形成于 n+ 层 1406a 和 n+ 层 1406b 之上 ； 因而， 薄膜晶体管 1430 被完成 ( 参见图 34B)。源和漏电极层 1405a 和 1405b 使用选 自 Al、 Cr、 Ta、 Ti、 Mo 和 W 的任意元素， 包括任意这些元素作为组分的合金， 包括这些元素的 任意组合的合金膜等来形成。作为选择， 源和漏电极层 1405a 和 1405b 可以具有包括任意 上述层的叠层。
n+ 层 1406a 和 1406b 的设置能够形成在氧化物半导体层 1403 与为金属层的源和 漏电极层 1405a 和 1405b 之间的良好的结， 这使得具有比设置肖特基结的情形更高的热稳 + 性。另外， n 层的自愿的设置在给沟道 ( 在源极一侧 ) 供应载流子， 稳定地吸收来自沟道的 载流子 ( 在漏极一侧 )， 或者防止电阻分量被形成于在布线和氧化物半导体层之间的界面 方面是有效的。而且， 由于电阻被降低， 即使具有高的漏电压也能够确保良好的迁移率。
此外， 本实施例并不限于包括 n+ 层 1406a 和 1406b 的上述结构 ； 可以采用其中没 + 有设置 n 层的结构。
在沟道保护层 1418 形成之后， 薄膜晶体管 1430 经受到在氮气气氛或空气气氛中 ( 在空气中 )( 在等于或高于 150℃且低于 350℃的温度下 ) 的热处理。例如， 热处理在氮 气气氛中于 250 ℃下进行 1 小时。在该热处理中， 氧化物半导体层 1403 在与沟道保护层1418 接触的条件下被加热 ； 因而， 能够减少薄膜晶体管 1470 的电特性的偏差。关于何时进 行该热处理 ( 优选地， 在等于或高于 150℃且低于 350℃的温度下 ) 没有特定的限制， 只要 该热处理在沟道保护层 1418 形成之后进行。当该热处理同样用作另一步骤中的热处理， 例 如， 在树脂膜形成中的热处理或用于降低透明导电膜的电阻的热处理时， 能够防止增加步 骤数。
本实施例能够适当地组合在其他实施例中所描述的结构来实现。
( 实施例 14)
半导体器件以及用于制造半导体器件的方法将参照图 35A 和 35B 来描述。与实施 例 13 的部分相同的部分或者具有与实施例 13 的功能类似的功能的部分以及与实施例 13 的步骤相同的步骤如同实施例 13 中所描述的那样来实现 ； 从而省略其重复的描述。
图 35A 所示的薄膜晶体管 1431 是具有其中导电层 1409 在沟道保护层 1418 和绝 缘层 1407 置于其间的情况下被设置为与栅电极层 1401 和氧化物半导体层 1403 的沟道区 重叠的结构的实例。
图 35A 是包含于半导体器件内的薄膜晶体管 1431 的截面图。薄膜晶体管 1431 是 底栅薄膜晶体管， 该薄膜晶体管 1431 在具有绝缘表面的基板 1400 之上包括栅电极层 1401、 栅极绝缘层 1402、 氧化物半导体层 1403、 源区和漏区 1404a 和 1404b、 源和漏电极层 1405a 和 1405b 以及导电层 1409。导电层 1409 被设置为与栅电极层 1401 重叠， 绝缘层 1407 被置 于它们之间。 导电层 1409 能够通过与栅电极层 1401 或者源和漏电极层 1405a 和 1405b 相似的 方法使用与其类似的材料来形成。在像素电极层被设置的情形中， 导电层 1409 可以通过与 像素电极层相似的方法使用与其类似的材料来形成。 在本实施例中， 将钛膜、 铝膜和钛膜的 叠层用作导电层 1409。
导电层 1409 可以具有与栅电极层 1401 相同的电位或者具有栅电极层 1401 的电 位不同的电位， 并且能够起着第二栅电极层的作用。此外， 导电层 1409 可以处于浮置状态。
另外， 通过将导电层 1409 设置为与氧化物半导体层 1403 部分重叠， 在用于检验薄 膜晶体管的可靠性的偏压 - 温度应力测试 ( 以下， 称为 BT 测试 ) 中， 能够降低薄膜晶体管 1431 在 BT 测试前后之间的阈值电压的偏移量。
图 35B 示出与图 35A 部分不同的实例。与图 35A 所示的那些相同的部分和步骤， 或者具有与图 35A 所示的功能类似的功能的部分能够以类似于图 35A 所示的方式来实现 ； 因此， 省略重复的描述。
图 35B 所示的薄膜晶体管 1432 是具有其中导电层 1409 在沟道保护层 1418、 绝缘 层 1407 和绝缘层 1408 置于导电层 1409 与栅电极层 1401 之间的情况下被设置为与栅电极 层 1401 和氧化物半导体层 1403 的沟道区重叠的结构的实例。
在图 35B 中， 起着平整化膜的作用的绝缘层 1408 被堆叠于绝缘层 1407 之上。
另外， 图 35B 示出其中源区和漏区没有设置， 以及氧化物半导体层 1403 与源电极 层 1405a 和漏电极层 1405b 直接接触的结构。
导电层 1409 被设置为与在类似于图 35A 的图 35B 的结构中的氧化物半导体层 1403 部分重叠， 由此在用于检验薄膜晶体管的可靠性的偏压 - 温度应力测试中， 能够降低 薄膜晶体管 1432 在 BT 测试前后之间的阈值电压的偏移量。本实施例能够适当地组合在其他实施例中所描述的结构来实现。
( 实施例 15)
在本实施例中， 与实施例 1 的结构部分不同的结构的实例将参照图 36 来描述。与 实施例 1 所描述的那些部分相同的部分或者具有与实施例 1 所描述的那些功能类似的功能 的部分能够以与实施例 1 所描述的方式类似的方式来形成， 并且也与实施例 1 的步骤类似 的步骤能够以与实施例 1 所描述的方式类似的方式来进行 ； 因此， 省略重复的描述。
在本实施例中， 在第一氧化物半导体层图形化之后， 热处理在惰性气体 ( 例如， 氮 气、 氦气、 氖气或氩气 ) 气氛中或者在降低的压力下进行， 并且然后进行缓慢冷却。在以上 气氛下对第一氧化物半导体层进行热处理使得有可能去除氧化物半导体层 403 中的诸如 氢和水分之类的杂质。
然后， 用于形成薄膜晶体管的源区和漏区 ( 也称为 n+ 层或缓冲层 ) 的第二氧化物 半导体膜被形成于第一氧化物半导体层之上， 并且然后形成导电膜。
然后， 通过蚀刻步骤选择性地蚀刻第一氧化物半导体层、 第二氧化物半导体膜和 导电膜以形成氧化物半导体层 403、 源区和漏区 404a 和 404b( 也称为 n+ 层或缓冲层 ) 以及 源和漏电极层 405a 和 405b。注意， 氧化物半导体层 403 被部分蚀刻以具有凹槽部分 ( 凹陷 部分 )。
然后， 作为氧化物绝缘膜 407 的氧化硅膜通过溅射法或 PCVD 法来形成为与氧化物 半导体层 403 接触。被形成为与低电阻的氧化物半导体层接触的氧化物绝缘膜 407 不包含 诸如水分、 氢离子和 OH- 之类的杂质， 并且使用阻挡这些杂质由外部进入的无机绝缘膜， 具 体而言， 氧化硅膜或氮氧化硅膜来形成。
当氧化物绝缘膜 407 通过溅射法或 PCVD 法等形成为与低电阻的氧化物半导体层 403 接触时， 在低电阻的氧化物半导体层 403 中， 至少与氧化物绝缘膜 407 接触的区域具有 提高的电阻 ( 即， 载流子浓度被降低， 优选地降低到低于 1×1018/cm3， 更优选地为 1×1014/ cm3 或更低 )。因而， 能够提供高电阻的氧化物半导体区。通过与氧化物半导体层 403 接触 的氧化物绝缘膜 407 的形成， 氧化物半导体层具有高电阻的氧化物半导体区。因而， 能够完 成薄膜晶体管 473( 参见图 36)。
在图 36 所示的结构中， In-Ga-Zn-O 基非单晶膜被用于源区和漏区 ( 也称为 n+ 层 或缓冲层 )404a 和 404b。
另外， 源区被设置于氧化物半导体层 403 和源电极层之间， 以及漏区被设置于氧 化物半导体层 403 和漏电极层之间。作为源区和漏区， 使用具有 n 型导电性的氧化物半导 体层。
此外， 用于薄膜晶体管 473 的源区和漏区 404a 和 404b 的第二氧化物半导体膜优 选地比用于沟道形成区的第一氧化物半导体层薄， 并且优选具有比第一氧化物半导体层高 的导电率 ( 电导率 )。
此外， 用于沟道形成区的第一氧化物半导体层具有非晶结构， 以及用于源区和漏 区第二氧化物半导体膜在某些情况下在非晶结构中还包括晶粒 ( 纳米晶 )。在用于源区和 漏区的第二氧化物半导体膜中的晶粒 ( 纳米晶 ) 具有 1nm ～ 10nm 的， 典型为大约 2nm ～ 4nm 的直径。
在氧化物绝缘膜 407 形成之后， 薄膜晶体管 473 可以经受到在氮气气氛或空气气氛中 ( 在空气中 ) 的热处理 ( 优选地， 在高于或等于 150℃且低于 350℃的温度 )。例如， 热 处理在氮气气氛中于 250℃下进行 1 小时。 在该热处理中， 氧化物半导体层 403 在与氧化物 绝缘膜 407 接触的条件下被加热 ； 因而， 能够减少薄膜晶体管 473 的电特性的偏差。
本实施例能够适当地组合在其他实施例中所描述的结构来实现。
关于具有上述结构的本发明， 以下将以实施例来进一步具体描述。
[ 实例 1]
对于包括具有高氧密度的区域和具有低氧密度的区域的氧化物半导体层， 氧密度 在热处理前后之间的变化被模拟。其结果在本实例中将参照图 42 和图 43 来描述。作为用 于模拟的软件， 使用由富士通有限责任公司所制造的 Materials Explorer 5.0。
图 42 示出被用于模拟的氧化物半导体层的模型。在此， 其中具有低氧密度的层 1203 和具有高氧密度的层 1205 被堆叠的结构被用于氧化物半导体层 1201。
具有低氧密度的层 1203 被形成具有包含 In 原子、 Ga 原子、 Zn 原子和 O 原子的非 晶结构， 其中 In 原子、 Ga 原子和 Zn 原子的数量各自为 15 以及 O 原子的数量为 54。
另外， 具有高氧密度的层 1205 被形成具有包含 In 原子、 Ga 原子、 Zn 原子和 O 原子 的非晶结构， 其中 In 原子、 Ga 原子和 Zn 原子的数量各自为 15 以及 O 原子的数量为 66。
氧化物半导体层 1201 的密度被设置为 5.9g/cm3。
然后， 在 NVT 系综以及 250℃的温度的条件下对氧化物半导体层 1201 进行经典分 子动力学 (MD) 模拟。时间步被设置为 0.2fs， 以及总的模拟时间被设置为 200ps。另外， Born-Mayer-Huggins 电位被用于金属 - 氧键合和氧 - 氧键合的电位。而且， 在氧化物半导 体层 1201 的上端部分和下端部分的原子运动被固定。
在图 43 中示出模拟结果。在 z 轴坐标中， 0nm ～ 1.15nm 的范围指示具有低氧密度 的层 1203， 以及 1.15nm ～ 2.3nm 的范围指示具有高氧密度的层 1205。在 MD 模拟之前的氧 密度的分布由实线 1207 指示， 以及在 MD 模拟之后的氧密度的分布由虚线 1209 指示。
实线 1207 表明， 氧化物半导体层 1201 在从在具有低氧密度的层 1203 和具有高氧 密度的层 1205 之间的界面到具有高氧浓度的层 1205 的区域内具有高氧密度。另一方面， 虚线 1209 表明， 氧密度在具有低氧密度的层 1203 和具有高氧密度的层 1205 中是均匀的。
根据以上所述， 当在具有低氧密度的层 1203 和具有高氧密度的层 1205 的叠层中 存在氧密度分布的不均匀性时， 发现通过热处理使氧密度从氧密度较高的情况到氧密度较 低的情况， 并从而氧密度变得均匀。
也就是说， 如实施例 1 所述， 由于在氧化物半导体层 403 和氧化物绝缘膜 407 之间 的界面处的氧密度通过在第一氧化物半导体层 403 之上的氧化物绝缘膜 407 的形成而提 高， 氧扩散到氧密度低的氧化物半导体层 403， 并且因而半导体层 403 具有较高的电阻。如 上所述， 能够提高薄膜晶体管的可靠性。
本 申 请 基 于 在 2009 年 6 月 30 日 提 交 日 本 专 利 局 的 日 本 专 利 申 请 系 列 号 no.2009-156410， 在此通过引用并入该专利申请 no.2009-156410 的全部内容。