一种利用多相位信号提高频率比较器精度的方法和电路.pdf

摘要
申请专利号：	CN201010546846.7	申请日：	2010.11.16
公开号：	CN102468830A	公开日：	2012.05.23
当前法律状态：	授权	有效性：	有权
法律详情：	授权\|\|\|著录事项变更 IPC(主分类):H03K 5/26变更事项:申请人变更前:北京中电华大电子设计有限责任公司变更后:北京中电华大电子设计有限责任公司变更事项:地址变更前:100102 北京市朝阳区利泽中二路2号望京科技创业园A座五层变更后:102209 北京市昌平区北七家未来科技城南区中国电子网络安全和信息化产业基地C栋\|\|\|实质审查的生效IPC(主分类):H03K 5/26申请日:20101116\|\|\|公开
IPC分类号：	H03K5/26	主分类号：	H03K5/26
申请人：	北京中电华大电子设计有限责任公司
发明人：	尤扬
地址：	100102 北京市朝阳区利泽中二路2号望京科技创业园A座五层
优先权：
专利代理机构：		代理人：
PDF下载：	PDF下载

内容摘要

电子系统设计中，一种频率探测器(Frequency?Detector)或频率比较器(Frequency?Comparator)的实现方案是利用异步计数器(Asynchronous?Counter)在被检测信号标定的一段时间内对单相位的计数信号进行计数，利用计数值推算出两个信号的频率关系。该方案的比较精度和期望的计数值成反比，通常通过提高计数信号的频率或增加计数操作时间来提高比较精度，但这有时会受到电路工作频率或应用环境的限制，难以实施。本发明采用多相位的计数信号同时进行计数，并根据算法选出其中一个有效计数值，在不提高信号频率和操作时间的前提下可将这种频率比较器的频率比较精度提高最多到一倍。

权利要求书

1：一种利用多相位信号提高频率比较器精度的电路，包括一个多相位周期信号发生器，多个异步计数器和一个选择算法电路，多相位周期信号发生器产生多个在一个周期内均分相位的同频计数信号，多个计数信号被分别送进同等数目的异步计数器，异步计数器在计数标定信号标定的时间段内进行异步计数，多个计数结果在异步计数完成后由选择算法电路选出其中一个有效计数值用于频率误差提取。2：一种利用多相位信号提高频率比较器精度的方法，应用于权利要求 1 中的电路中，其特征是采用同一个周期信号的多个均分相位的波形同时在被检测信号标定的一个时间段内进行计数操作，根据选择算法选出其中一个有效计数值进行频率判断，其中：所述的选择算法中，设 k 大于或等于 1，如果计数信号分为 2k 个相位，那么首先选择得到某个计数值的计数器的数目大于 k 的那个计数值作为有效计数值，如果得到两个计数值的计数器数目相同，那么选择两个计数值中较大的那个作为有效计数值；如果计数信号分为 2k+1 个相位，那么选择得到某个计数值的计数器的数目大于 k 的那个计数值作为有效计数值；当选择算法给出一个计数周期的有效计数值后，凭借此有效计数值来判断上一个计数周期内计数信号和标定信号之间的频率关系；计数信号的频率在以下范围内： T 为标定信号标定的计数时长， N 为有效计数值， n 为同一个周期信号中均分相位个数。

说明书

一种利用多相位信号提高频率比较器精度的方法和电路
    技术领域本发明用于在不提高信号频率和增加操作时间的前提下，提高基于异步计数器的频率探测器或频率比较器的频率比较精度。属于电路设计领域的技术方案。
     背景技术频率探测器 (Frequency Detector) 或频率比较器 (Frequency Comparator) 是宽范围锁频环 (Frequency-locked loop) 和锁相环 (Phase-locked loop) 电路的重要组成部分，其作用是提取本地振荡器输出时钟信号频率和参考时钟信号频率之间的大小差别。
     如图 1 所示，基于异步计数器 11(Asynchronous Counter) 的结构是频率探测器或频率比较器通常采用的数字化的结构之一，其有结构简单，数字化输入输出，抗干扰能力强，输入信号不必为周期信号等优点，但其弱点在于频率比较精度会受到计数信号频率和计数时间的限制。
     其原理如图 2 所示，标定信号波形 21 用来指定异步计数器的计数时间段，假设波形 21 第一个上升沿标定计数开始，第二个上升沿标定计数结束，在这个期间内计数器对计数信号 13 进行计数。如图 3(A) 所示，横坐标表示计数信号频率，纵坐标表示可能得到的计数值，如果计数期间长度为 1/f，或者说标定信号频率为 f，计数信号的频率为 fo ＝ Nf，那么计数值 14 可能为 N，也可能是 N-1 和 N+1，具体是什么取决于计数信号和标定信号的相位关系。反之，当计数值为 N 时，只能推算出计数信号的频率 fo 可能是 Nf，也可能是 (N+1)f 和 (N-1)f 或他们之间的任何一个值，也就是说通过计数值来判断计数信号的频率会存在一个分辨误差，这个频率分辨误差为：
     [ 公式 1]也就是说标定信号频率 f 和计数信号频率 fo 之间的关系可以表示为：
     (N-1)f ＜ fO ＜ (N+1)f [ 公式 2]
     从公式 1 可以看出，为了减小频率分辨误差需要增大 N，增大 N 的方法通常通过两个方法来实现： 1，提高计数信号频率； 2，增加计数操作时间。但是这两种方法在如下的情况下却难以实施： 1，计数电路自身的操作频率不高，不能处理高频计数信号； 2，系统要求有严格的频率比较时间，不能增加计数操作时长。发明内容
     本发明提出一种在不提高信号频率和增加操作时间的前提下，提高基于异步计数器的频率探测器或频率比较器的频率比较精度的技术方案。
     以下首先说明本发明的原理，然后再给出一种实现电路的结构及其信号处理过程。
     其原理是，如果计数信号频率和计数值的关系从图 3(A) 的形式变成如图 3(B) 的形式，尽管异步计数器对于频率的比较精度没有变，但双方向的分辨误差变成了单方向分辨误差，整体误差范围减小了。同时注意到，用异步计数器在一段固定的时间内对一个周期信号进行多次异步计数，如果第一次计数值为 N，那么以后的计数值可能是 N-1、 N 或 N+1，并且对于固定的频率和计数时间，所有这些计数值的组合只能出现 (N 和 N+1) 或 (N 和 N-1) 两种中的一种。假设关心其中一种组合 (N 和 N+1) 中 N 和 N+1 出现的概率，那么就可以得到更多关于频率的信息。如图 3(C) 所示，对于信号频率在 (N-1)f 和 (N-0.5)f 之间的计数信号，其进行计数产生的计数值，细线部分 31 计数值出现的概率要比粗线部分 32 计数值出现概率小，也就是说用这个计数信号计数得到计数值 N-1 的概率要大于得到计数值 N 的概率。通过一定方法表现出这种概率关系，并通过算法将这种概率信息提取出来后就可以得到类似图 3(B) 的坐标图 3(D)，和图 3(B) 相比，图 3(D) 中计数器整体误差范围没有变，但却将单方向误差变成了双方向，所以频率的比较精度提高了一倍。
     如果对于计数信号任意进行有限多次计数，得到有限多次计数结果是不足以能够表现出以上分析的概率现象的。必须同时对与计数信号同频的多个不同相位信号进行计数，并且这些同频信号的相位必须在一个周期内等分，这样得到的多个计数结果就足以包含了以上分析的概率现象了。
     同时基于以上分析得到的，所有计数器计数结果只有两种可能的结论。可以设计如下算法来提取这种概率关系，设 k 为大于等于 1 的正整数，则如果计数信号分为 2k 个相位，那么首先选择得到某个计数值的计数器的数目大于 k 的那个计数值，如果得到两个计数值的计数器数目相同都是 k，那么选择两个计数值中较大的那个；如果计数信号分为 2k+1 个相位，那么选择得到某个计数值的计数器的数目大于 k 的那个计数值。下表直观表达了这种算法：
     如果计数信号组只有有限多个相位，即计数信号的相位分配是数字化的，那么这种数字化会引入量化误差，反映到频率比较精度就是最终实现的频率分辨误差用以下公式表示：
     [ 公式 3]其中 N 表示期望的正确计数值， n 表示采用计数信号的相位数， f 表示标定信号频率。相比图 1 所示的通常方案，本发明得到的频率比较精度提升可用以下公式表示：
     [ 公式 4]所以本方案可提高频率比较精度最多一倍。而通常方案要达到相同的精度提升，要么需要将计数信号频率提高一倍，要么需要将操作时间增加一倍，这在有些系统设计约束里难以实施，比如在电路自身频率已达极限，无法对更高频率的信号进行响应时；又比如在系统要求的频率判断响应时间很严格时。本方案正是在不提高信号频率和增加操作时间的前提下，通过使用多相位信号来提高基于异步计数器的频率探测器或频率比较器的频率比较精度。
     基于以上原理的一种具体电路实现结构如图 4 所示，包括一个多相位周期信号发生器 41， n 个异步计数器 11，和选择算法电路 48。首先，多相位周期信号发生器产生 n 个同频且在一个周期内均分相位的计数信号，如图 4 中计数信号 Φ1(42)，计数信号 Φ2(43) 和计数信号 Φn(44)。这些多相位计数信号被分别送入一个相应的异步计数器的计数端，这些异步计数器是否开始和停止计数受标定信号 12 的控制。这里标定信号 12 和各计数信号，如信号 42， 43 和 44 之间是异步关系。在计数标定信号 12 给出的计数周期内，各异步计数器分别对各计数信号进行计数，计数完成后会产生 n 个计数值输出给选择算法电路 48。如计数信号 Φ1(42) 得到计数值 1(45)，计数信号 Φ2(43) 得到计数值 2(46) 以及计数信号 Φn(44) 得到计数值 n(47)。在计数标定信号 12 给出的非计数周期内，各异步计数器停止计数并保持上一次计数周期的计数值不变。选择算法电路 48 在此非计数周期内根据算法选择一个输入计数值，如信号 45 或信号 46 或信号 47，作为其输出的有效计数值 49。此算法过程如下：异步计数器 11 输出的计数值只可能有两种数值，这里设为 N 和 N-1，也就是计数值如 45， 46 或 47 只可能是 N 或 N-1。如果这时 n ＝ 2k，即计数信号被分为偶数个相位，那么对于 n 个计数值只有以下三种可能： 1，输出 N 的异步计数器个数大于输出 N-1 的异步计数器个数； 2，输出 N 的异步计数器个数小于输出 N-1 的异步计数器个数； 3，输出 N 的异步计数器个数等于输出 N-1 的异步计数器个数。对于第一种情况，选择算法会选择得到某个计数值的计数器的数目大于 k 的那个计数值，即 N 作为其输出的有效计数值 49 ；同理对第二种情况，算法会选择 N-1 ；对于第三种情况，算法会选择两个计数值中较大的那个，即 N。如果 n ＝ 2k+1，即计数信号被分为奇数个相位，那么对于 n 个计数值只有以下二种可能： 1，输出 N 的异步计数器个数大于输出 N-1 的异步计数器个数； 2，输出 N 的异步计数器个数小于输出 N-1 的异步计数器个数。基于算法会选择得到某个计数值的计数器的数目大于 k 的那个计数值，所以对于第一种情况，算法会选择 N 作为其输出的有效计数值 49 ；对于第二种情况，算法会选择 N-1 作为其输出的有效计数值 49。当选择算法给出一个计数周期的有效计数值 49 后，就可以凭借此有效计数值来判断上一个计数周期内计数信号和标定信号之间的频率关系了。如果标定信号 12 的计数时长为 T，有效计数值 49 为 N，那么根据公式 2 和公式 3 可以得到计数信号的频率 fo 将在以下范围内：
     [ 公式 5]附图说明
     图 1 通常基于异步计数器的频率探测器或频率比较器结构图 2 一种通常基于异步计数器的频率探测器或频率比较器信号波形图 3 异步计数器计数信号和计数值的关系图 4 一种本方案基于异步计数器的频率探测器或频率比较器结构图 5 一种本方案基于异步计数器的频率探测器或频率比较器信号波形图 6 一种本方案中多相位均分相位周期信号发生器具体实现方式具体实施方式
     本技术方案主体结构如图 4 所示，包括一个多相位周期信号发生器 41， n 个异步计数器 11，和选择算法电路 48。首先，多相位周期信号发生器产生 n 个同频且在一个周期内均分相位的计数信号，如图 4 中计数信号 Φ1(42)，计数信号 Φ2(43) 和计数信号 Φn(44)。一个基于 4 相位均分相位周期信号的本方案频率探测器或频率比较器信号波形的例子如图 5 所示，信号 2 到信号 5 分别表示 4 相位均分相位周期信号波形。一个偶数相位均分相位周期信号产生电路的实例见图 6，其主体结构采用差分信号环形振荡器，其单元为 51，可产生 2， 4， 8 三种多相位均分相位周期信号组。奇数相位均分相位周期信号亦可由单端信号环形振荡器的不同抽头获得。回到图 4，这些多相位计数信号被分别送入一个相应的异步计数器的计数端，这些异步计数器是否开始和停止计数受标定信号 12 的控制。这里标定信号 12 和各计数信号，如信号 42， 43 和 44 之间是异步关系。异步计数器和选择算法电路由数字电路实现。在计数标定信号 12 给出的计数周期内，各异步计数器分别对各计数信号进行计数，计数完成后会产生 n 个计数值输出给选择算法电路 48。在计数标定信号 12 给出的非计数周期内，各异步计数器停止计数并保持上一次计数周期的计数值不变。选择算法电路 48 在此非计数周期内根据算法选择一个输入计数值作为其输出的有效计数值 49。此算法过程如下：根据上节分析，异步计数器 11 输出的计数值只可能有两种数值，这里设为 N 和 N-1，也就是计数值如 45， 46 或 47 只可能是 N 或 N-1。如果这时 n ＝ 2k，即计数信号被分为偶数个相位，那么对于 n 个计数值只有以下三种可能： 1，输出 N 的异步计数器个数大于输出 N-1 的异步计数器个数； 2，输出 N 的异步计数器个数小于输出 N-1 的异步计数器个数； 3，输出 N 的异步计数器个数等于输出 N-1 的异步计数器个数。对于第一种情况，选择算法会选择得到某个计数值的计数器的数目大于 k 的那个计数值，即 N 作为其输出的有效计数值 49 ；同理对第二种情况，算法会选择 N-1 ；对于第三种情况，算法会选择两个计数值中较大的那个，即 N。如果 n ＝ 2k+1，即计数信号被分为奇数个相位，那么对于 n 个计数值只有以下二种可能： 1，输出 N 的异步计数器个数大于输出 N-1 的异步计数器个数； 2，输出 N 的异步计数器个数小于输出 N-1 的异步计数器个数。基于算法会选择得到某个计数值的计数器的数目大于 k 的那个计数值，所以对于第一种情况，算法会选择 N 作为其输出的有效计数值 49 ；对于第二种情况，算法会选择 N-1 作为其输出的有效计数值 49。当选择算法给出一个计数周期的有效计数值 49 后，就可以凭借此有效计数值来判断上一个计数周期内计数信号和标定信号之间的频率关系了。具体如公式 5 所示。

资源描述

《一种利用多相位信号提高频率比较器精度的方法和电路.pdf》由会员分享，可在线阅读，更多相关《一种利用多相位信号提高频率比较器精度的方法和电路.pdf（10页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102468830 A (43)申请公布日 2012.05.23 C N 1 0 2 4 6 8 8 3 0 A *CN102468830A* (21)申请号 201010546846.7 (22)申请日 2010.11.16 H03K 5/26(2006.01) (71)申请人北京中电华大电子设计有限责任公司地址 100102 北京市朝阳区利泽中二路2号望京科技创业园A座五层 (72)发明人尤扬 (54) 发明名称一种利用多相位信号提高频率比较器精度的方法和电路 (57) 摘要电子系统设计中，一种频率探测器 (Frequency Detector)或频率。

2、比较器(Frequency Comparator)的实现方案是利用异步计数器 (Asynchronous Counter)在被检测信号标定的一段时间内对单相位的计数信号进行计数，利用计数值推算出两个信号的频率关系。该方案的比较精度和期望的计数值成反比，通常通过提高计数信号的频率或增加计数操作时间来提高比较精度，但这有时会受到电路工作频率或应用环境的限制，难以实施。本发明采用多相位的计数信号同时进行计数，并根据算法选出其中一个有效计数值，在不提高信号频率和操作时间的前提下可将这种频率比较器的频率比较精度提高最多到一倍。 (51)Int.Cl. 权利要求书1页说明书4页附图。

3、4页 (19)中华人民共和国国家知识产权局 (12)发明专利申请权利要求书 1 页说明书 4 页附图 4 页 1/1页 2 1.一种利用多相位信号提高频率比较器精度的电路，包括一个多相位周期信号发生器，多个异步计数器和一个选择算法电路，多相位周期信号发生器产生多个在一个周期内均分相位的同频计数信号，多个计数信号被分别送进同等数目的异步计数器，异步计数器在计数标定信号标定的时间段内进行异步计数，多个计数结果在异步计数完成后由选择算法电路选出其中一个有效计数值用于频率误差提取。 2.一种利用多相位信号提高频率比较器精度的方法，应用于权利要求1中的电路中，其特征是采用同一个周期信号的。

4、多个均分相位的波形同时在被检测信号标定的一个时间段内进行计数操作，根据选择算法选出其中一个有效计数值进行频率判断，其中：所述的选择算法中，设k大于或等于1，如果计数信号分为2k个相位，那么首先选择得到某个计数值的计数器的数目大于k的那个计数值作为有效计数值，如果得到两个计数值的计数器数目相同，那么选择两个计数值中较大的那个作为有效计数值；如果计数信号分为2k+1个相位，那么选择得到某个计数值的计数器的数目大于k的那个计数值作为有效计数值；当选择算法给出一个计数周期的有效计数值后，凭借此有效计数值来判断上一个计数周期内计数信号和标定信号之间的频率关系；计数信号的频率在以下范围内：。

5、T为标定信号标定的计数时长，N为有效计数值，n为同一个周期信号中均分相位个数。权利要求书CN 102468830 A 1/4页 3 一种利用多相位信号提高频率比较器精度的方法和电路技术领域 0001 本发明用于在不提高信号频率和增加操作时间的前提下，提高基于异步计数器的频率探测器或频率比较器的频率比较精度。属于电路设计领域的技术方案。背景技术 0002 频率探测器(Frequency Detector)或频率比较器(Frequency Comparator)是宽范围锁频环(Frequency-locked loop)和锁相环(Phase-locked loop)电路的重要组成。

6、部分，其作用是提取本地振荡器输出时钟信号频率和参考时钟信号频率之间的大小差别。 0003 如图1所示，基于异步计数器11(Asynchronous Counter)的结构是频率探测器或频率比较器通常采用的数字化的结构之一，其有结构简单，数字化输入输出，抗干扰能力强，输入信号不必为周期信号等优点，但其弱点在于频率比较精度会受到计数信号频率和计数时间的限制。 0004 其原理如图2所示，标定信号波形21用来指定异步计数器的计数时间段，假设波形21第一个上升沿标定计数开始，第二个上升沿标定计数结束，在这个期间内计数器对计数信号13进行计数。如图3(A)所示，横坐标表示计数信号频率，纵坐标。

7、表示可能得到的计数值，如果计数期间长度为1/f，或者说标定信号频率为f，计数信号的频率为foNf，那么计数值14可能为N，也可能是N-1和N+1，具体是什么取决于计数信号和标定信号的相位关系。反之，当计数值为N时，只能推算出计数信号的频率fo可能是Nf，也可能是(N+1)f和 (N-1)f或他们之间的任何一个值，也就是说通过计数值来判断计数信号的频率会存在一个分辨误差，这个频率分辨误差为： 0005 公式1 0006 也就是说标定信号频率f和计数信号频率fo之间的关系可以表示为： 0007 (N-1)ff O (N+1)f 公式2 0008 从公式1可以看出，为了减小频率分辨误差需要增。

8、大N，增大N的方法通常通过两个方法来实现：1，提高计数信号频率；2，增加计数操作时间。但是这两种方法在如下的情况下却难以实施：1，计数电路自身的操作频率不高，不能处理高频计数信号；2，系统要求有严格的频率比较时间，不能增加计数操作时长。发明内容 0009 本发明提出一种在不提高信号频率和增加操作时间的前提下，提高基于异步计数器的频率探测器或频率比较器的频率比较精度的技术方案。 0010 以下首先说明本发明的原理，然后再给出一种实现电路的结构及其信号处理过程。 0011 其原理是，如果计数信号频率和计数值的关系从图3(A)的形式变成如图3(B)的形式，尽管异步计数器对于频率的比较精。

9、度没有变，但双方向的分辨误差变成了单方向分说明书CN 102468830 A 2/4页 4 辨误差，整体误差范围减小了。同时注意到，用异步计数器在一段固定的时间内对一个周期信号进行多次异步计数，如果第一次计数值为N，那么以后的计数值可能是N-1、N或N+1，并且对于固定的频率和计数时间，所有这些计数值的组合只能出现(N和N+1)或(N和N-1) 两种中的一种。假设关心其中一种组合(N和N+1)中N和N+1出现的概率，那么就可以得到更多关于频率的信息。如图3(C)所示，对于信号频率在(N-1)f和(N-0.5)f之间的计数信号，其进行计数产生的计数值，细线部分31计数值出现的概率要。

10、比粗线部分32计数值出现概率小，也就是说用这个计数信号计数得到计数值N-1的概率要大于得到计数值N的概率。通过一定方法表现出这种概率关系，并通过算法将这种概率信息提取出来后就可以得到类似图3(B)的坐标图3(D)，和图3(B)相比，图3(D)中计数器整体误差范围没有变，但却将单方向误差变成了双方向，所以频率的比较精度提高了一倍。 0012 如果对于计数信号任意进行有限多次计数，得到有限多次计数结果是不足以能够表现出以上分析的概率现象的。必须同时对与计数信号同频的多个不同相位信号进行计数，并且这些同频信号的相位必须在一个周期内等分，这样得到的多个计数结果就足以包含了以上分析的概率现。

11、象了。 0013 同时基于以上分析得到的，所有计数器计数结果只有两种可能的结论。可以设计如下算法来提取这种概率关系，设k为大于等于1的正整数，则如果计数信号分为2k个相位，那么首先选择得到某个计数值的计数器的数目大于k的那个计数值，如果得到两个计数值的计数器数目相同都是k，那么选择两个计数值中较大的那个；如果计数信号分为 2k+1个相位，那么选择得到某个计数值的计数器的数目大于k的那个计数值。下表直观表达了这种算法： 0014 0015 如果计数信号组只有有限多个相位，即计数信号的相位分配是数字化的，那么这种数字化会引入量化误差，反映到频率比较精度就是最终实现的频率分辨误差用以下公式。

12、表示： 0016 公式3 0017 其中N表示期望的正确计数值，n表示采用计数信号的相位数，f表示标定信号频率。相比图1所示的通常方案，本发明得到的频率比较精度提升可用以下公式表示： 0018 公式4 0019 所以本方案可提高频率比较精度最多一倍。而通常方案要达到相同的精度提升，要么需要将计数信号频率提高一倍，要么需要将操作时间增加一倍，这在有些系统设计约说明书CN 102468830 A 3/4页 5 束里难以实施，比如在电路自身频率已达极限，无法对更高频率的信号进行响应时；又比如在系统要求的频率判断响应时间很严格时。本方案正是在不提高信号频率和增加操作时间的前提下，通过使。

13、用多相位信号来提高基于异步计数器的频率探测器或频率比较器的频率比较精度。 0020 基于以上原理的一种具体电路实现结构如图4所示，包括一个多相位周期信号发生器41，n个异步计数器11，和选择算法电路48。首先，多相位周期信号发生器产生n个同频且在一个周期内均分相位的计数信号，如图4中计数信号1(42)，计数信号2(43)和计数信号n(44)。这些多相位计数信号被分别送入一个相应的异步计数器的计数端，这些异步计数器是否开始和停止计数受标定信号12的控制。这里标定信号12和各计数信号，如信号42，43和44之间是异步关系。在计数标定信号12给出的计数周期内，各异步计数器分别对各计数信。

14、号进行计数，计数完成后会产生n个计数值输出给选择算法电路48。如计数信号1(42)得到计数值1(45)，计数信号2(43)得到计数值2(46)以及计数信号 n(44)得到计数值n(47)。在计数标定信号12给出的非计数周期内，各异步计数器停止计数并保持上一次计数周期的计数值不变。选择算法电路48在此非计数周期内根据算法选择一个输入计数值，如信号45或信号46或信号47，作为其输出的有效计数值49。此算法过程如下：异步计数器11输出的计数值只可能有两种数值，这里设为N和N-1，也就是计数值如45，46或47只可能是N或N-1。如果这时n2k，即计数信号被分为偶数个相位，那么对于n个计。

15、数值只有以下三种可能：1，输出N的异步计数器个数大于输出N-1的异步计数器个数；2，输出N的异步计数器个数小于输出N-1的异步计数器个数；3，输出N的异步计数器个数等于输出N-1的异步计数器个数。对于第一种情况，选择算法会选择得到某个计数值的计数器的数目大于k的那个计数值，即N作为其输出的有效计数值49；同理对第二种情况，算法会选择N-1；对于第三种情况，算法会选择两个计数值中较大的那个，即N。如果n2k+1，即计数信号被分为奇数个相位，那么对于n个计数值只有以下二种可能：1，输出N的异步计数器个数大于输出N-1的异步计数器个数；2，输出N的异步计数器个数小于输出N-1的异步计数。

16、器个数。基于算法会选择得到某个计数值的计数器的数目大于k的那个计数值，所以对于第一种情况，算法会选择N作为其输出的有效计数值49；对于第二种情况，算法会选择N-1作为其输出的有效计数值49。当选择算法给出一个计数周期的有效计数值49后，就可以凭借此有效计数值来判断上一个计数周期内计数信号和标定信号之间的频率关系了。如果标定信号12的计数时长为T，有效计数值49为N，那么根据公式2和公式3可以得到计数信号的频率fo将在以下范围内： 0021 公式5 附图说明 0022 图1通常基于异步计数器的频率探测器或频率比较器结构 0023 图2一种通常基于异步计数器的频率探测器或频率比较器信号波。

17、形 0024 图3异步计数器计数信号和计数值的关系 0025 图4一种本方案基于异步计数器的频率探测器或频率比较器结构 0026 图5一种本方案基于异步计数器的频率探测器或频率比较器信号波形说明书CN 102468830 A 4/4页 6 0027 图6一种本方案中多相位均分相位周期信号发生器具体实现方式具体实施方式 0028 本技术方案主体结构如图4所示，包括一个多相位周期信号发生器41，n个异步计数器11，和选择算法电路48。首先，多相位周期信号发生器产生n个同频且在一个周期内均分相位的计数信号，如图4中计数信号1(42)，计数信号2(43)和计数信号n(44)。一个基于4相。

18、位均分相位周期信号的本方案频率探测器或频率比较器信号波形的例子如图5所示，信号2到信号5分别表示4相位均分相位周期信号波形。一个偶数相位均分相位周期信号产生电路的实例见图6，其主体结构采用差分信号环形振荡器，其单元为51，可产生2，4，8三种多相位均分相位周期信号组。奇数相位均分相位周期信号亦可由单端信号环形振荡器的不同抽头获得。回到图4，这些多相位计数信号被分别送入一个相应的异步计数器的计数端，这些异步计数器是否开始和停止计数受标定信号12的控制。这里标定信号12和各计数信号，如信号42，43和44之间是异步关系。异步计数器和选择算法电路由数字电路实现。在计数标定信号12给出的。

19、计数周期内，各异步计数器分别对各计数信号进行计数，计数完成后会产生n个计数值输出给选择算法电路48。在计数标定信号12给出的非计数周期内，各异步计数器停止计数并保持上一次计数周期的计数值不变。选择算法电路48在此非计数周期内根据算法选择一个输入计数值作为其输出的有效计数值49。此算法过程如下：根据上节分析，异步计数器11输出的计数值只可能有两种数值，这里设为N和 N-1，也就是计数值如45，46或47只可能是N或N-1。如果这时n2k，即计数信号被分为偶数个相位，那么对于n个计数值只有以下三种可能：1，输出N的异步计数器个数大于输出 N-1的异步计数器个数；2，输出N的异步计数器个数。

20、小于输出N-1的异步计数器个数；3，输出N的异步计数器个数等于输出N-1的异步计数器个数。对于第一种情况，选择算法会选择得到某个计数值的计数器的数目大于k的那个计数值，即N作为其输出的有效计数值49；同理对第二种情况，算法会选择N-1；对于第三种情况，算法会选择两个计数值中较大的那个，即N。如果n2k+1，即计数信号被分为奇数个相位，那么对于n个计数值只有以下二种可能：1，输出N的异步计数器个数大于输出N-1的异步计数器个数；2，输出N的异步计数器个数小于输出N-1的异步计数器个数。基于算法会选择得到某个计数值的计数器的数目大于k的那个计数值，所以对于第一种情况，算法会选择N作为其输出的有效计数值49；对于第二种情况，算法会选择N-1作为其输出的有效计数值49。当选择算法给出一个计数周期的有效计数值49后，就可以凭借此有效计数值来判断上一个计数周期内计数信号和标定信号之间的频率关系了。具体如公式5所示。说明书CN 102468830 A 1/4页 7 图1 图2 说明书附图CN 102468830 A 2/4页 8 图3 说明书附图CN 102468830 A 3/4页 9 图4 说明书附图CN 102468830 A 4/4页 10 图5 图6 说明书附图CN 102468830 A 10 。

展开阅读全文