《半导体器件失效分析样品制作方法及分析方法.pdf》由会员分享，可在线阅读，更多相关《半导体器件失效分析样品制作方法及分析方法.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102468122 A (43)申请公布日 2012.05.23 C N 1 0 2 4 6 8 1 2 2 A *CN102468122A* (21)申请号 201010532607.6 (22)申请日 2010.11.01 H01L 21/02(2006.01) G01R 31/303(2006.01) (71)申请人中芯国际集成电路制造(上海)有限 公司 地址 201203 上海市浦东新区张江路18号 (72)发明人陈强 钟怡 (74)专利代理机构北京集佳知识产权代理有限 公司 11227 代理人骆苏华 (54) 发明名称 半导体器件失效分析样品制作方法及分析方。
2、 法 (57) 摘要 一种半导体器件失效分析样品的制作方法， 本发明所提供的半导体器件失效分析样品的制作 方法包括：提供待测的半导体器件，所述半导体 器件包括晶片和封装覆层；去除晶片背面的封装 覆层，直至暴露晶片焊垫；去除晶片焊垫；去除晶 片背面的封装覆层，暴露引脚框架，不暴露晶片内 的引线。相应地，本发明还提供一种半导体器件失 效分析方法。采用本发明所提供的半导体器件失 效分析样品制作方法和分析方法可以有效提高实 效分析的效率，并且在暴露晶片背面的时候能够 避免对晶片造成损伤。 (51)Int.Cl. 权利要求书1页 说明书6页 附图4页 (19)中华人民共和国国家知识产权局 (12)发明专。
3、利申请 权利要求书 1 页 说明书 6 页 附图 4 页 1/1页 2 1.一种半导体器件失效分析样品的制作方法，其特征在于，包含： 提供待测的半导体器件，所述半导体器件包括晶片和封装覆层； 去除晶片背面的封装覆层，直至暴露晶片焊垫； 去除晶片焊垫； 去除晶片背面的封装覆层，暴露引脚框架，不暴露晶片内的引线。 2.一种半导体器件失效分析样品的制作方法，其特征在于，四条引线连接在引线框架 同一管脚上。 3.依据权利要求1的半导体器件失效分析样品的制作方法，其特征在于，所述引脚框 架的材料为铜，表面镀有金属镍。 4.依据权利要求1的半导体器件失效分析样品的制作方法，其特征在于，所述晶片焊 垫的材料。
4、是金属铜。 5.依据权利要求1的半导体器件失效分析样品的制作方法，其特征在于，所述去除晶 片焊垫步骤中使用的是浓度为70的硝酸溶液。 6.依据权利要求1的半导体器件失效分析样品的制作方法，其特征在于，所述去除晶 片焊垫的步骤还包括去除晶片焊垫表面的银胶层的步骤。 7.依据权利要求1的半导体器件失效分析样品的制作方法，其特征在于，采用机械研 磨的方法去除晶片背面的封装覆层。 8.依据权利要求1的半导体器件失效分析样品的制作方法，其特征在于，用机械研磨 的方法去除晶片背面的封装覆层用的是水砂纸。 9.依据权利要求1的半导体器件失效分析样品的制作方法，其特征在于，去除晶片背 面的封装覆层的步骤包括用。
5、棉花清洁晶片焊垫。 10.依据权利要求1的半导体器件失效分析样品的制作方法，其特征在于，所述引线的 材料是金属铝或者金属金。 11.依据权利要求1的半导体器件失效分析样品的制作方法，其特征在于，所述半导体 器件失效分析的方法适用的封装类型包括小尺寸贴片封装、薄型小尺寸贴片封装、四侧引 脚扁平封装等形成引线框架的封装。 12.一种半导体器件失效分析方法，其特征在于，包含提供待测的半导体器件，所述半 导体器件包括晶片和封装覆层； 去除晶片背面的封装覆层，直至暴露晶片焊垫； 去除晶片焊垫； 去除晶片背面的封装覆层，暴露引脚框架，不暴露晶片内的引线； 在暴露的引线框架的管脚上施加电压，并采用激光扫描晶。
6、片； 测试暴露的引线框架的管脚上电流，进行失效分析。 13.依据权利要求12的半导体器件失效分析方法，失效分析是使用微光显微镜进行。 权 利 要 求 书CN 102468122 A 1/6页 3 半导体器件失效分析样品制作方法及分析方法 技术领域 0001 本发明涉及半导体技术领域，特别涉及半导体器件失效分析样品制作方法及分析 方法。 背景技术 0002 对于半导体器件的大规模生产，期望能够提供可靠的工艺技术。用于改善工艺技 术的可靠性和稳定性的过程包括设计半导体器件、制造半导体器件的样品和测试所述样品 的步骤。半导体器件的失效分析是对改善过程的反馈过程，涉及发现和纠正缺陷的根源以 克服由缺陷。
7、产生的问题。 0003 适当的失效分析对于改善半导体器件的质量是关键的。不正确的失效分析可能加 长开发和提升半导体器件产品所需的周期。一般地，失效分析包括外部检查、非破坏性分 析、电性能检测、破坏性分析等。 0004 随着半导体器件集成度的提高，形成半导体器件的元件结构变成三维的复杂结 构，以便在限定的区域内获得足够大的容量。半导体器件复杂度的增加，使得仅仅通过外部 检查或电性能检测等方法并不能准确分析出失效的根源，这就要求采用高级剥层处理技术 打开半导体封装件及去除待测晶片上的覆层，例如硅层、氧化层，以暴露出半导体器件的叠 层结构的失效情况。 0005 在公开号为CN101769876A的中。
8、国专利中公开了一种实现在晶片的正背面分别进 行一次失效分析的失效分析方法，包括：提供待测的半导体器件，所述半导体器件包括晶片 和封装覆层；在封装覆层的一侧形成暴露晶片正面的开口；在暴露的晶片正面进行失效分 析；填充所述开口；在封装覆层的另一侧进行研磨直至暴露晶片背面；在暴露的晶片背面 进行失效分析。利用上述失效分析方法可以提高失效分析的准确性，增强了失效分析的效 果，改善了晶片的利用率。 0006 图1为在晶片的正、背面进行失效分析的原理图。如图1所示，待测晶片包括衬底 001和形成在衬底001表面的功能层，所述功能层内包含多个信息单元(未示出)，信息单 元可以是能够独立工作的任何单元，比如晶。
9、体管、二极管或者电阻等。信息单元通过金属线 004与外部进行信息交换，不同的信息单元与不同的金属线004相电连接。在对晶片进行失 效分析的时候，探测装置的探针与将金属线004引出晶片的引线(未示出)建立电连接，从 而在所述与同一信息单元相电连接的金属线004两端加电压，使金属线004内形成如箭头 I所示的电流，并保持电压大小不变，然后用一束激光扫描金属线004，激光002照射在金属 线004上形成光斑003，激光会对金属线004加热，使得形成光斑003的区域温度升高，从而 对应区域电阻发生变化，使得探测到的电流发生变化。图1中两束激光004仅用于示意可 以分别在晶片的正面或者背面进行扫描测试，。
10、特此说明。在激光扫描金属线过程中，如果扫 描到某一点时，探测到的电流发生异常，则证明对应点发生异常。 0007 但是随着半导体器件集成度的提高，半导体内信息单元的密度也不断增加，通常 会采用引线将金属线004与引线框架的管脚电连接，且多条引线与引线框架的同一管脚相 说 明 书CN 102468122 A 2/6页 4 连接。如图2所示，101为待测试的晶片，102为引线框架(未示出)的管脚，103为引线，为 了绘图简便，在图2中仅示出部分管脚和引线。如果按照上述专利提供的方法，暴露晶片的 正面或者背面并进行失效分析，在去除引脚框架之后，测试终端就成了各引线。比如，有四 条引线与引线框架同一管脚。
11、相连接，那么在去除引线框架之后，两端各有4个测试终端，因 为难以识别同一条引线的两个终端，所以为了探测四条引线是否有缺陷，需要进行多次测 试。从而，由于测试终端数目多而增加测试的复杂度，降低效率。 0008 此外，在用机械研磨的方法暴露晶片背面的过程中，不可避免的会对晶片造成损 伤，从而破坏晶片。 发明内容 0009 本发明解决的问题是提供一种高效的半导体器件失效分析样品制作方法和分析 方法。 0010 为解决上述问题，本发明提供一种半导体器件失效分析样品的制作方法，包含： 0011 提供待测的半导体器件，所述半导体器件包括晶片和封装覆层； 0012 去除晶片背面的封装覆层，直至暴露晶片焊垫；。
12、 0013 去除晶片焊垫； 0014 去除晶片背面的封装覆层，暴露引脚框架，不暴露晶片内的引线。 0015 优选地，四条引线连接在引线框架同一管脚上。 0016 优选地，所述引脚框架的材料为铜，表面镀有金属镍。 0017 优选地，所述晶片焊垫的材料是金属铜。 0018 优选地，所述去除晶片焊垫步骤中使用的是浓度为70的硝酸溶液。 0019 优选地，所述去除晶片焊垫的步骤还包括去除晶片焊垫表面的银胶层的步骤。 0020 优选地，采用机械研磨的方法去除晶片背面的封装覆层。 0021 优选地，用机械研磨的方法去除晶片背面的封装覆层用的是水砂纸。 0022 优选地，去除晶片背面的封装覆层的步骤包括用棉。
13、花清洁晶片焊垫。 0023 优选地，所述引线的材料是金属铝或者金属金。 0024 优选地，所述半导体器件失效分析的方法适用的封装类型包括小尺寸贴片封装 (SOP)、薄型小尺寸贴片封装(TSOP)、四侧引脚扁平封装(QFP)等形成引线框架的封装。 0025 本发明还提供一种半导体器件失效分析方法，包含提供待测的半导体器件，所述 半导体器件包括晶片和封装覆层；去除晶片背面的封装覆层，直至暴露晶片焊垫；去除晶 片焊垫；去除晶片背面的封装覆层，暴露引脚框架，不暴露晶片内的引线；在暴露的引线框 架的管脚上施加电压，并采用激光扫描晶片；测试暴露的引线框架的管脚上电流，进行失效 分析。 0026 优选地，失。
14、效分析是使用微光显微镜进行。 0027 与现有技术相比，本发明具有以下优点：本发明采用湿法工艺去除晶片背面的晶 片焊垫，从而避免在暴露晶片背面的过程中对晶片造成损害。此外，本发明所提供的方法可 以通过探测引线框架管脚，同时探测连在引线框架同一管脚上的多条引线，从而提高探测 效率。 说 明 书CN 102468122 A 3/6页 5 附图说明 0028 图1是在晶片的正、背面进行失效分析的示意性原理图； 0029 图2是本发明一个实施例中，引线与引线框架管脚连接示意图； 0030 图3为本发明所提供的半导体器件中进行失效分析的方法的示意性流程图； 0031 图4至图8是本发明提供的半导体器件中。
15、进行失效分析的方法的实施例的示意 图。 具体实施方式 0032 由背景技术可知，随着半导体器件集成密度的提高，利用现有半导体器件中进行 失效分析的方法进行失效分析，测试终端数目多，使得测试复杂度高，测试效率低。 0033 本发明的发明人经过研究发现，以引线框架的管脚为测试终端进行失效分析与以 连接在同一管脚的各引线分别为测试终端进行失效分析有相同的分析效果，并且可以降低 分析复杂度、提高分析效率。 0034 本发明的发明人针对上述问题进行研究，并在本发明中提供一种半导体器件中进 行失效分析样品制作方法和分析方法。本发明所提供的方法可以通过探测引线框架的管脚 同时探测连在引线框架同一管脚上的多条。
16、引线，从而提高探测效率，此外，本发明采用湿法 工艺去除晶片背面的晶片焊垫，从而避免在暴露晶片背面的过程中，对晶片造成损害。需要 说明的是，本发明所提供的失效分析方法适用于形成引脚框架的封装，比如，SOP、TSOP、QFP 等。 0035 图3为本发明所提供的半导体器件中进行失效分析样品制作方法的示意性流程 图。本发明所提供的半导体器件中进行失效分析样品制作包括以下步骤： 0036 步骤S101，提供待测的半导体器件，所述半导体器件包括晶片和封装覆层。 0037 步骤S102，去除晶片背面的封装覆层，直至暴露晶片焊垫。 0038 步骤S103，去除晶片焊垫。 0039 步骤S104，去除晶片背面。
17、的封装覆层，暴露引脚框架，不暴露晶片内的引线。 0040 下面结合附图和实施例对本发明所提供失效分析样品制作方法做进一步描述。 0041 在下面阐述了许多具体细节以便于充分理解本发明，但是本发明能够以很多不同 于在此描述的其它方式来实现，本领域技术人员可以在不违背本发明内涵的情况下作类似 推广，因此本发明不受下面公开的事实方式的限制。 0042 其次，本发明利用示意图进行详细描述，在详述本发明的实施例时，为了便于说 明，标识器件结构的剖面图不会依一般比例作局部放大，而且所示示意图只是实例，因此不 应限制本发明的保护范围。此外，在实际制作中应该包含长度、宽度及深度的三维空间尺 寸。 0043 参。
18、考图4，提供待测的半导体器件，所述半导体器件包括晶片20和封装覆层21。 0044 在具体实施例中，晶片20是装配于晶片焊垫22上，晶片焊垫22的材料选择铜，并 且在晶片20和晶片焊垫22之间形成一层银胶层25，所述银胶层25散热性能好，可以对晶 片形成保护。另外，晶片20上的各信息单元通过金属线与外部进行信息交换。在封装的时 候，金属线通过引线23，例如金线或者铝线，与引线框架24的管脚相电连接，用以将晶片20 上的电路信息传输至外界。 说 明 书CN 102468122 A 4/6页 6 0045 随着集成电路密度的提高，多条引线与引线框架上同一管脚相电连接，比如，四条 不同的引线与引线框。
19、架上同一管脚相电连接。需要说明的是，比如与四个信息单元相电连 接的四条引线的一端连接在引线框架的一管脚上，则与四个信息单元相电连接的四条引线 的另一端也连接在引线框架另一管脚上。 0046 所述引线框架24可以选用金属铜形成，并在铜表面形成一层镍，以便于将引线23 焊接在引脚框架24的管脚上，并防止引线框架24被氧化。封装覆层21用于包覆晶片20， 为晶片20提供物理支撑、保护和散热等功能。在本实施例中，封装覆层21可以通过合模注 胶的方式成型，即先在晶片的正面26和背面27上分别覆上覆层，再通过烘烤或高温等工艺 将所述覆层定型，得以将晶片20予以包覆。一般，封装覆层21的材料可以是环氧树脂，。
20、但 并不以此为限，在其他实施例中，封装覆层21的材料也可以是陶瓷。 0047 参考图5，去除晶片20背面27的封装覆层21，直至暴露晶片焊垫22。 0048 本步骤中去除晶片20背面27的封装覆层21可以采用机械研磨的方法。比如采 用水砂纸打磨晶片20背面27的封装覆层21，所述水砂纸表面有氮化硅颗粒。优选地，在用 水砂纸打磨晶片20背面的封装覆层21，暴露晶片焊垫22之后，可以用对晶片焊垫22进行 必要的清洁，比如用棉花擦拭晶片焊垫22，以利于后续过程中去除晶片焊垫22。也可以采 用化学机械研磨(ChemicalMechanical Polishing，CMP)的方法去除晶片20背面27的封。
21、 装覆层21。在本步骤中，封装覆层21所封装的引脚框架不被暴露。利用机械研磨的方法去 除封装覆层21是本领域技术人员熟知的技术，在此不再赘述。 0049 参考图6，去除晶片焊垫22。 0050 所述去除晶片焊垫22的步骤，还包括去除位于晶片焊垫表面的银胶层25的步骤。 所述银胶层25位于晶片焊垫22和晶片20之间，具有良好的散热功能和导电功能。 0051 去除晶片焊垫22可以采用湿法刻蚀工艺或者干法刻蚀工艺，在本发明的一个实 施例中，采用湿法刻蚀工艺去除晶片焊垫22。具体地，所述晶片焊垫22的厚度为1毫米左 右，将经过上述步骤处理过的晶片在浓度为70的硝酸溶液中浸泡1分钟左右，晶片焊垫 22被。
22、全部腐蚀掉。因为所述封装覆层不溶于硝酸，且与晶片焊垫22电接触的引线框架的 面积很小，所以在本步骤中，引线框架不会被腐蚀，或者说，引线框架被腐蚀的量可以忽略。 此外，在其他实施例中，去除所述晶片焊垫22的溶液也可以选择其他能够腐蚀金属铜的溶 液，比如，选择浓硫酸在加热环境下去除所述晶片焊垫22，溶液的浓度以及浸泡时间可以根 据工艺需要进行优化。 0052 晶片焊垫22表面的银胶层25可以在用硝酸浸泡反应后，用棉签擦除。 0053 经过上述步骤，晶片背面被暴露，为后续测试提供了良好的观察窗口，在后续步骤 中，激光可以直接照射在晶片背面，从而对金属线进行扫描。需要说明的是，本发明所提供 的方法也适。
23、用于在晶片正面形成接触窗，从而直接将激光照射在晶片正面，对金属线进行 扫描。 0054 此外，在上述步骤中，采用湿法刻蚀工艺去除晶片背面的晶片焊垫和银胶层，所以 避免了现有技术中通过机械的方法去除晶片背面的封装覆层以暴露晶片背面的过程中对 晶片造成损害。 0055 参考图7，去除晶片20背面27的封装覆层21，暴露引脚框架24，不暴露晶片20内 的引线23。 说 明 书CN 102468122 A 5/6页 7 0056 本步骤中去除晶片20背面27的封装覆层21可以采用机械研磨的方法。比如采 用水砂纸打磨晶片20背面27的封装覆层21，所述水砂纸表面有氮化硅颗粒。采用水砂纸 打磨晶片背面可以。
24、很好地控制打磨区域，使得封装在封装覆层21内的引线框架24被暴露， 以在后续步骤中与检测装置的探针建立电连接，对晶片20进行失效分析。同时，可以通过 控制打磨时间以及力度使得引线框架24被全部或者部分暴露，而引线23不被暴露，当然， 此过程中，引线23与引线框架24之间的电连接不被破坏。 0057 在现有技术中，引线是测试终端，所以在去除背面封装覆层21的步骤中，引线框 架可以被全部或者部分去除，而不影响后续测试。但是在本发明中，测试终端是引线框架的 管脚，所以引线框架必须被部分保留并被暴露，这一特征可以通过控制刻蚀时间得以实现， 以在后续测试步骤中，与探针建立良好的电连接，以形成电流。 00。
25、58 优选地，去除晶片20背面27的封装覆层21，暴露引脚框架24之后，可以对所暴露 的引脚框架24进行必要的清洁，比如用棉花擦拭引脚框架24，以在后续失效分析过程中与 探针建立良好的电接触。 0059 经过上述工艺，形成本发明的半导体器件失效分析样品。在上述工艺中，采用湿法 刻蚀工艺去除晶片背面的晶片焊垫和银胶层，防止了暴露晶片背面的过程中对晶片造成损 害。 0060 本发明还提供一种半导体器件失效分析方法，具体包括：提供待测的半导体器件， 所述半导体器件包括晶片和封装覆层；去除晶片背面的封装覆层，直至暴露晶片焊垫；去 除晶片焊垫；去除晶片背面的封装覆层，暴露引脚框架，不暴露晶片内的引线；在。
26、暴露的引 线框架的管脚上施加电压，并采用激光扫描晶片；测试暴露的引线框架的管脚上电流，进行 失效分析。 0061 本发明的半导体器件失效分析方法中包括制作半导体器件失效分析样品，所述制 作半导体器件失效分析样品的方法请参考前述实施例，经过前述实施例，形成本发明的半 导体器件失效分析样品之后，对该样品进行失效分析，具体包括：在暴露的引线框架的管脚 24a和24b上施加电压，并采用激光扫描晶片；测试暴露的引线框架的管脚上电流，进行失 效分析。有多种可选的失效分析工具，比如使用微光显微镜(Emission Microscope，EMMI) 进行。 0062 具体请参考图8，将EMMI的探针与引线框架。
27、的管脚24a、24b建立电连接，所述引线 框架的管脚24a、24b分别是同一组引线的两端所连接的管脚，比如在引线框架的管脚24a 接高电位Vdd，引线框架的管脚24b接地电位Vss，从而在引线框架的管脚上施加电压，同时 采用一束激光扫面晶片，所述激光在晶片正面扫描所述晶片，或者在晶片背面扫面所述激 光，并探测通过引线框架的管脚上电流。如果整个扫描过程中，所述引线框架的管脚上电流 为发生异常变化则所述被分析晶片没有缺陷，如果扫描至某一点时，电流值异于其它点，或 者电流值的变化量异于其它点，则该点发生异常，比如位于该点的金属线出现异常。 0063 利用本发明所提供的方法，可以同时检测连接至同一管脚。
28、的各组引线，比如，有四 条引线连在引线框架同一管脚上，利用本发明所提供的方法，可以同时检查所述四条引线 所连接的金属线，如果以引线为测试终端，因为难以找到同一条引线的两端，所以需要进行 多次测试。 0064 需要说明的是，在本发明所提供的实施例中，描述了在晶片的背面形成观察窗口， 说 明 书CN 102468122 A 6/6页 8 并依据本发明所提供的失效分析方法进行失效分析的步骤，但是本发明所提供的失效分析 方法还适用于在晶片正面形成观察窗口，并进行失效分析，可以利用现有技术在晶片正面 形成观察窗口。本领域技术人员熟知在晶片正面形成观察窗口的方法，故在此不再详述。 0065 还需要说明的是。
29、，本发明所提供的半导体器件失效分析的方法适用的封装类型包 括SOP、TSOP、QFP等形成引线框架的封装。 0066 综上，本发明所提供的方法可以通过探测引线框架管脚同时探测连在引线框架同 一管脚上的多条引线，从而提高探测效率，此外，本发明采用湿法工艺去除晶片背面的晶片 焊垫，从而避免在暴露晶片背面的过程中，对晶片造成损害。 0067 本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技 术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保 护范围应当以本发明权利要求所界定的范围为准。 说 明 书CN 102468122 A 1/4页 9 图1 图2 说 明 书 附 图CN 102468122 A 2/4页 10 图3 图4 说 明 书 附 图CN 102468122 A 10 3/4页 11 图5 图6 图7 说 明 书 附 图CN 102468122 A 11 4/4页 12 图8 说 明 书 附 图CN 102468122 A 12 。