一种无源射频识别上电控制电路及无源射频识别标签.pdf

上传人:GAME****980 文档编号:4297276 上传时间:2018-09-13 格式:PDF 页数:11 大小:405.26KB
返回 下载 相关 举报
摘要
申请专利号:

CN201210061501.1

申请日:

2012.03.09

公开号:

CN102801404A

公开日:

2012.11.28

当前法律状态:

授权

有效性:

有权

法律详情:

授权|||专利申请权的转移IPC(主分类):H03K 17/22变更事项:申请人变更前权利人:卓捷创芯科技(深圳)有限公司变更后权利人:卓捷创芯科技(深圳)有限公司变更事项:地址变更前权利人:518067 广东省深圳市南山区蛇口南海大道兴华大厦五栋6层G单元-604变更后权利人:518067 广东省深圳市南山区蛇口南海大道1079号花园城数码大厦B座402变更事项:申请人变更后权利人:无锡智速科技有限公司登记生效日:20130521|||著录事项变更IPC(主分类):H03K 17/22变更事项:发明人变更前:韩富强 伍兰兰 吴边 漆射虎变更后:韩富强 伍兰兰 吴边 漆射虎 罗远明|||实质审查的生效IPC(主分类):H03K 17/22申请日:20120309|||公开

IPC分类号:

H03K17/22; G06K19/077

主分类号:

H03K17/22

申请人:

卓捷创芯科技(深圳)有限公司

发明人:

韩富强; 伍兰兰; 吴边; 漆射虎

地址:

518067 广东省深圳市南山区蛇口南海大道兴华大厦五栋6层G单元-604

优先权:

专利代理机构:

深圳中一专利商标事务所 44237

代理人:

张全文

PDF下载: PDF下载
内容摘要

本发明适用于射频领域,提供了一种无源射频识别上电控制电路及无源射频识别标签,所述上电控制电路与整流及稳压电路、复位电路和数字电路连接,包括:第一控制单元,用于在上电前根据复位电路输出的复位信号生成关断控制信号和第一上电控制信号,以控制整流及稳压电路在上电时稳定输出,并在上电后保持关断;第二控制单元,用于在上电前由关断控制信号控制关断,并在上电后根据数字电路输出的数字逻辑控制信号生成第一上电控制信号,以控制整流及稳压电路在上电后稳定输出。本发明在系统上电前通过复位信号使第一控制单元控制生成稳定逻辑状态控制信号保持供电电源稳定,确保系统在上电过程中稳定工作,其结构简单,成本低。

权利要求书

1.一种无源射频识别上电控制电路,与整流及稳压电路、复位电路和数字电路连接,其特征在于,所述上电控制电路包括:第一控制单元,所述第一控制单元的电源端与所述整流及稳压电路的第一电源输出端连接,所述第一控制单元的输入端与所述复位电路的输出端连接,所述第一控制单元的输出端与所述整流及稳压电路的正向控制端连接,用于在上电前根据所述复位电路输出的复位信号生成关断控制信号和第一上电控制信号,以控制所述整流及稳压电路在上电时稳定输出,并在上电后保持关断;第二控制单元,所述第二控制单元的电源端与所述整流及稳压电路的第二电源输出端连接,所述第二控制单元的检测端与所述整流及稳压电路的第三电源输出端连接,所述第二控制单元的控制端与所述第一控制单元的控制端连接,所述第二控制单元的输入端与所述数字电路的输出端连接,所述第二控制单元的输出端与所述整流及稳压电路的正向控制端连接,用于在上电前由所述关断控制信号控制关断,并在上电后根据所述数字电路输出的数字逻辑控制信号生成第一上电控制信号,以控制所述整流及稳压电路在上电后稳定输出。2.如权利要求1所述的上电控制电路,其特征在于,所述第一控制单元包括:限流模块、第一开关管及第二开关管;所述限流模块的输入端为所述第一控制单元的电源端,所述限流模块的输出端为所述第一控制单元的控制端与所述第一开关管的输入端连接,所述第一开关管的控制端为所述第一控制单元的输入端,所述第一开关管的输出端接地,所述第二开关管的控制端与所述第一开关管的输入端连接,所述第二开关管的输入端为所述第一控制单元的输出端,所述第二开关管的输出端接地。3.如权利要求2所述的上电控制电路,其特征在于,所述限流模块包括多个超长沟道的N型MOS管,多个所述N型MOS管的源级与相邻N型MOS管的漏极连接形成串联结构,第一个所述N型MOS管的漏极为所述限流模块的输入端,最后一个所述N型MOS管的源级为所述限流模块的输出端,多个所述N型MOS管的栅极同时为所述电流模块的输入端。4.如权利要求2所述的上电控制电路,其特征在于,所述第一开关管、所述第二开关管均为N型MOS管,所述N型MOS管的漏极为所述第一开关管、所述第二开关管的输入端,所述N型MOS管的源极为所述第一开关管、所述第二开关管的输出端,所述N型MOS管的栅极为所述第一开关管、所述第二开关管的控制端。5.如权利要求1所述的上电控制电路,其特征在于,所述第二控制单元包括:第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第八开关管、第九开关管及第十开关管;所述第三开关管的输入端为所述第二控制单元的检测端,所述第三开关管的控制端为所述第二控制单元的输入端与所述第四开关管的控制端连接,所述第三开关管的输出端与所述第四开关管的输入端连接,所述第四开关管的输出端接地,所述第五开关管的控制端与所述第四开关管的控制端连接,所述第五开关管的输出端接地,所述第六开关管的控制端与所述第四开关管的输入端连接,所述第六开关管的输出端接地,所述第六开关管的输入端与所述第八开关管的输出端连接,所述第八开关管的控制端与所述第五开关管的输入端连接,所述第七开关管的输出端与所述第五开关管的输入端连接,所述第七开关管的控制端为所述第二控制单元的输出端与所述第八开关管的输出端连接,所述第七开关管的输入端与所述第九开关管的输出端连接,所述第九开关管的输入端为所述第二控制单元的电源端与所述第十开关管的输入端连接,所述第十开关管的控制端为所述第二控制单元的控制端与所述第九开关管的控制端连接,所述第十开关管的输出端与所述第八开关管的输入端连接。6.如权利要求5所述的上电控制电路,其特征在于,所述第四开关管、所述第五开关管、所述第六开关管均为N型MOS管,所述N型MOS管的漏极为所述第四开关管、所述第五开关管、所述第六开关管的输入端,所述N型MOS管的源极为所述第四开关管、所述第五开关管、所述第六开关管的输出端,所述N型MOS管的栅极为所述第四开关管、所述第五开关管、所述第六开关管的控制端;所述第三开关管、所述第七开关管、所述第八开关管、所述第九开关管及第十开关管均为P型MOS管,所述P型MOS管的源极为所述第三开关管、所述第七开关管、所述第八开关管、所述第九开关管及第十开关管的输入端,所述P型MOS管的漏极为所述第三开关管、所述第七开关管、所述第八开关管、所述第九开关管及第十开关管的输出端,所述P型MOS管的栅极为所述第三开关管、所述第七开关管、所述第八开关管、所述第九开关管及第十开关管的控制端。7.如权利要求1所述的上电控制电路,其特征在于,所述上电控制电路还包括:反向单元,所述反向单元的电源端与所述整流及稳压电路的第二电源输出端连接,所述反向单元的输入端同时与所述第一控制单元的输出端和第二控制单元的输出端连接,所述反向单元的输出端与所述整流及稳压电路的反向控制端连接,用于将所述第一控制信号进行反向转换,生成第二控制信号以控制所述整流及稳压电路稳定输出。8.如权利要求7所述的上电控制电路,其特征在于,所述反向单元包括:第十一开关管和第十二开关管;所述第十一开关管的输入端为所述反向单元的电源端,所述第十一开关管的控制端为所述反向单元的输入端与所述第十二开关管的控制端连接,所述第十一开关管的输出端为所述反向单元的输出端与所述第十二开关管的输入端连接,所述第十二开关管的输出端接地。9.如权利要求8所述的上电控制电路,其特征在于,所述第十一开关管为N型MOS管,所述N型MOS管的漏极为所述第十一开关管的输入端,所述N型MOS管的源极为所述第十一开关管的输出端,所述N型MOS管的栅极为所述第十一开关管的控制端;所述第十二开关管为P型MOS管,所述P型MOS管的源极为所述第十二开关管的输入端,所述P型MOS管的漏极为所述第十二开关管的输出端,所述P型MOS管的栅极为所述第十二开关管的控制端。10.一种无源射频识别标签,其特征在于,所述无源射频识别标签中的上电控制电路为如权利要求1至9任一项所述的上电控制电路。

说明书

一种无源射频识别上电控制电路及无源射频识别标签

技术领域

本发明属于射频领域,尤其涉及一种无源射频识别上电控制电路及无源射
频识别标签。

背景技术

射频识别(Radio Frequency Identification,RFID)是一种非接触式的自动
识别技术,其可以应用于仓库管理、身份识别、交通运输、食品医疗、动物管
理等多种领域,由于其广泛的应用,RFID技术在近年来越来越受到重视,而高
性能的射频识别系统需要针对不同的实际工艺,温度以及场强度情况进行动态
调节射频前端中整流电路的限幅电路以满足性能需要。

RFID标签主要分为无源标签和有源标签两种类型,无源式被动射频识别标
签系统的能量来自读写器发射的射频能量,无须内置电源,通过天线接收到射
频信号,在内部经过整流及稳压电路产生复位电路和数字电路所需的稳定电源
REG_VDDA,该复位电路检测整流及稳压电路输出的REG_VDDA上电电压,当
REG_VDDA电压达到复位电路的工作电压范围时,复位电路产生复位信号
POWER_READY对数字电路进行复位,在数字电路被初始化为确定状态后输出
数字逻辑控制信号控制射频前端中整流电路的限幅电路,在极强场的情况下导
通漏电开关将整流器输出的电荷释放到地,以此起到保护耐压能力有限的射频
前端器件;在极弱场强的情况下,关断漏电开关以控制整流及稳压电路输出稳
定的REG_VDDA电压,保证整个系统有足够的电能工作。

但是在上电过程中,由复位电路检测REG_VDDA上电电压,当REG_VDDA电
压未达到复位电路的工作范围时,数字电路不会被复位,复位信号尚未给出时
数字逻辑系统的电源是不确定的,该数字逻辑系统输出的控制信号也处于未被
驱动的不定状态,该不定态会使限幅电路的漏电开关处于或开或关的状态,造
成不可控制的电荷泄露,无法准确控制数字电路输出有效的数字逻辑控制信号
保持REG_VDDA电压稳定,影响系统整流的效率,即弱场条件下的灵敏度,更
严重的情形是该不定态会使无源被动式射频标签系统无法完成上电复位功能,
导致系统运行不稳定。

发明内容

本发明实施例的目的在于提供一种无源射频识别上电控制电路,旨在解决
目前在无源射频识别标签上电期间无法准确控制电源稳定的问题。

本发明实施例是这样实现的,一种无源射频识别上电控制电路,与整流及
稳压电路、复位电路和数字电路连接,所述上电控制电路包括:

第一控制单元,所述第一控制单元的电源端与所述整流及稳压电路的第一
电源输出端连接,所述第一控制单元的输入端与所述复位电路的输出端连接,
所述第一控制单元的输出端与所述整流及稳压电路的正向控制端连接,用于在
上电前根据所述复位电路输出的复位信号生成关断控制信号和第一上电控制信
号,以控制所述整流及稳压电路在上电时稳定输出,并在上电后保持关断;

第二控制单元,所述第二控制单元的电源端与所述整流及稳压电路的第二
电源输出端连接,所述第二控制单元的检测端与所述整流及稳压电路的第三电
源输出端连接,所述第二控制单元的控制端与所述第一控制单元的控制端连接,
所述第二控制单元的输入端与所述数字电路的输出端连接,所述第二控制单元
的输出端与所述整流及稳压电路的正向控制端连接,用于在上电前由所述关断
控制信号控制关断,并在上电后根据所述数字电路输出的数字逻辑控制信号生
成第一上电控制信号,以控制所述整流及稳压电路在上电后稳定输出。

本发明实施例的另一目的在于提供一种采用上述无源射频识别上电控制电
路的无源射频识别标签。

在本发明实施例中,在上电前(复位信号给出之前),通过关断信号将不
定态的数字逻辑控制信号切断,并通过复位信号控制第一控制单元,生成稳定
逻辑状态的模拟第一上电控制信号控制整流及稳压电路输出稳定的供电电源。
当上电完成后进行正常的电平转换功能,由稳定的数字逻辑控制信号控制第二
控制单元,生成模拟第一上电控制信号控制整流及稳压电路,从而有效地控制
和调节模拟前端电路,确保系统在上电过程中稳定工作,避免了在系统上电复
位前,由不定态的数字逻辑信号控制整流及稳压电路导致供电电源不稳定造成
系统效率损失甚至功能丧失的弊端,本发明电路结构设计简单,实现方便,成
本较低。

附图说明

图1为本发明一实施例提供的无源射频识别上电控制电路的结构图;

图2为本发明一实施例提供的无源射频识别上电控制电路的示例电路结构
图;

图3为本发明一实施例提供的无源射频识别上电控制电路的信号电压图;

图4为本发明一实施例提供的无源射频识别上电控制电路中第一控制单元
的限流模块的另一种实现示例图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实
施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅
仅用以解释本发明,并不用于限定本发明。

本发明实施例通过在系统上电前通过复位信号使第一控制单元控制生成稳
定逻辑状态控制信号保持供电电源稳定,确保系统在上电过程中稳定工作,其
结构简单,成本低。

图1示出本发明实施例提供的无源射频识别上电控制电路的结构,为了便
于说明,仅示出了与本发明相关的部分。

作为本发明一实施例提供的无源射频识别上电控制电路1可以应用于各种
无源射频识别标签中,该无源射频识别上电控制电路1与整流及稳压电路2、
复位电路3和数字电路4连接,复位电路3的控制端C3、数字电路4的电源端
分别与整流及稳压电路2的第三电源输出端V3连接,复位电路3的输出端O3
与数字电路4的控制端C4连接,该无源射频识别上电控制电路1包括:

第一控制单元11,该第一控制单元11的电源端VDDC与整流及稳压电路2
的第一电源输出端V1连接,第一控制单元11的输入端In1与复位电路3的输出
端O3连接,第一控制单元11的输出端Out1与整流及稳压电路2的正向控制端
F连接,用于在上电前根据复位电路3输出的复位信号POWER_READY生成关
断控制信号和第一上电控制信号ANA1_CTRL,以控制整流及稳压电路2在上
电时稳定输出,并在上电后保持关断;

第二控制单元12,该第二控制单元12的电源端VDDA与整流及稳压电路2
的第二电源输出端V2连接,第二控制单元12的检测端REG_VDDA与整流及稳
压电路2的第三电源输出端V3连接,第二控制单元12的控制端C2与第一控制
单元11的控制端C1连接,第二控制单元12的输入端In2与数字电路4的输出
端O4连接,第二控制单元12的输出端Out2与整流及稳压电路2的正向控制端
F连接,用于在上电前由关断控制信号控制关断,并在上电后根据数字电路4
输出的数字逻辑控制信号DIG_CTRL生成第一上电控制信号ANA1_CTRL,以控
制整流及稳压电路2在上电后稳定输出。

在本发明实施例中,在上电前(复位信号给出之前),通过关断信号将不
定态的数字逻辑控制信号切断,并通过复位信号控制第一控制单元,生成稳定
逻辑状态的模拟第一上电控制信号控制整流及稳压电路输出稳定的供电电源。
当上电完成后进行正常的电平转换功能,由稳定的数字逻辑控制信号控制第二
控制单元,生成模拟第一上电控制信号控制整流及稳压电路,从而有效地控制
和调节模拟前端电路,确保系统在上电过程中稳定工作,避免了在系统上电复
位前,由不定态的数字逻辑信号控制整流及稳压电路导致供电电源不稳定造成
系统效率损失甚至功能丧失的弊端,本发明电路结构设计简单,实现方便,成
本较低。

以下结合具体实施例对本发明的实现进行详细说明。

图2示出本发明实施例提供的无源射频识别上电控制电路的示例电路结构,
为了便于说明,仅示出了与本发明相关的部分。

在本发明实施例中,第一控制单元11包括:

限流模块103、第一开关管101及第二开关管102;

限流模块103的输入端为第一控制单元11的电源端VDDC,限流模块103
的输出端为第一控制单元11的控制端C1与第一开关管101的输入端连接,第
一开关管101的控制端为第一控制单元11的输入端In1,第一开关管101的输
出端接地,第二开关管102的控制端与第一开关管101的输入端连接,第二开
关管102的输入端为第一控制单元11的输出端Out1,第二开关管102的输出端
接地。

作为本发明一实施例,第一开关管101和第二开关管102均可以为NPN型
三极管,第一开关管101、第二开关管102的输入端为NPN型三极管的集电极,
第一开关管101、第二开关管102的输出端为NPN型三极管的发射极,第一开
关管101、第二开关管102的控制端为NPN型三极管的基极。

优选地,第一开关管101、第二开关管102均为N型MOS管,N型MOS
管的漏极为第一开关管101、第二开关管102的输入端,N型MOS管的源极为
第一开关管101、第二开关管102的输出端,N型MOS管的栅极为第一开关管
101、第二开关管102的控制端。

作为本发明一实施例,限流模块103可以采用电阻R1实现,可以理解地,
此处限流模块103不限于电阻R1,任何可以起到限流作用的具有一定阻值的电
阻性元件均在本申请的范围内。

优选地,该限流模块103可以采用多个超长沟道的N型MOS管串联构成,
其结构参见图4,该结构既可容许电流通过,又可以限制所通过的电流。

限流模块103包括多个超长沟道的N型MOS管(M1-Mn)通过相邻的N
型MOS管的源级与漏极连接形成串联结构,,N型MOS管M1的漏极为限流
模块103的输入端,N型MOS管M1的源级与N型MOS管M2的漏极连接,
以此类推,N型MOS管Mn-1的源级与N型MOS管Mn的漏极连接,N型
MOS管Mn的漏极为限流模块103的输出端,N型MOS管M1-Mn的栅极同时
与N型MOS管M1的漏极连接,作为限流模块103的输入端。

第二控制单元12包括:

第三开关管203、第四开关管204、第五开关管205、第六开关管206、第
七开关管207、第八开关管208、第九开关管209及第十开关管210;

第三开关管203的输入端为第二控制单元12的检测端REG_VDDA,第三开
关管203的控制端为第二控制单元12的输入端In2与第四开关管204的控制端
连接,第三开关管203的输出端与第四开关管204的输入端连接,第四开关管
204的输出端接地,第五开关管205的控制端与第四开关管204的控制端连接,
第五开关管205的输出端接地,第六开关管206的控制端与第四开关管204的
输入端连接,第六开关管206的输出端接地,第六开关管206的输入端与第八
开关管208的输出端连接,第八开关管208的控制端与第五开关管205的输入
端连接,第七开关管207的输出端与第五开关管205的输入端连接,第七开关
管207的控制端为第二控制单元12的输出端Out2与第八开关管208的输出端
连接,第七开关管207的输入端与第九开关管209的输出端连接,第九开关管
209的输入端为第二控制单元12的电源端VDDA与第十开关管210的输入端连
接,第十开关管210的控制端为第二控制单元12的控制端C2与第九开关管209
的控制端连接,第十开关管210的输出端与第八开关管208的输入端连接。

作为本发明一实施例,第四开关管204、第五开关管205、第六开关管206
均可以为NPN型三极管,NPN型三极管的集电极为第四开关管204、第五开关
管205、第六开关管206的输入端NPN型三极管的发射极为第四开关管204、
第五开关管205、第六开关管206的输出端,NPN型三极管的基极为第四开关
管204、第五开关管205、第六开关管206的控制端;

第三开关管203、第七开关管207、第八开关管208、第九开关管209及第
十开关管210均可以为PNP型三极管,PNP型三极管的发射极为第三开关管
203、第七开关管207、第八开关管208、第九开关管209及第十开关管210的
输入端,PNP型三极管的集电极为第三开关管203、第七开关管207、第八开
关管208、第九开关管209及第十开关管210的输出端,PNP型三极管的基极
为第三开关管203、第七开关管207、第八开关管208、第九开关管209及第十
开关管210的控制端。

优选地,第四开关管204、第五开关管205、第六开关管206均为N型MOS
管,N型MOS管的漏极为第四开关管204、第五开关管205、第六开关管206
的输入端,N型MOS管的源极为第四开关管204、第五开关管205、第六开关
管206的输出端,N型MOS管的栅极为第四开关管204、第五开关管205、第
六开关管206的控制端;

第三开关管203、第七开关管207、第八开关管208、第九开关管209及第
十开关管210均为P型MOS管,P型MOS管的源极为第三开关管203、第七
开关管207、第八开关管208、第九开关管209及第十开关管210的输入端,P
型MOS管的漏极为第三开关管203、第七开关管207、第八开关管208、第九
开关管209及第十开关管210的输出端,P型MOS管的栅极为第三开关管203、
第七开关管207、第八开关管208、第九开关管209及第十开关管210的控制端。

作为本发明一实施例,该无源射频识别上电控制电路1还包括反向单元13,
该反向单元13的电源端与整流及稳压电路2的第二电源输出端连接,反向单元
13的输入端同时与第一控制单元11的输出端和第二控制单元12的输出端连
接,反向单元13的输出端与整流及稳压电路2的反向控制端连接,用于将第一
控制信号进行反向转换,生成第二控制信号以控制整流及稳压电路2稳定输出。

反向单元13包括:

第十一开关管311和第十二开关管312;

第十一开关管311的输入端为反向单元13的电源端,第十一开关管311
的控制端为反向单元13的输入端与第十二开关管312的控制端连接,第十一开
关管311的输出端为反向单元13的输出端与第十二开关管312的输入端连接,
第十二开关管312的输出端接地。

在本发明实施例中,通过反向单元13对第一上电控制信号ANA1_CTRL
进行反向处理,生成相对反向的第二上电控制信号ANA2_CTRL。

作为本发明一实施例,第十一开关管311可以为NPN型三极管,NPN型
三极管的集电极为第十一开关管311的输入端,NPN型三极管的发射极为第十
一开关管311的输出端,NPN型三极管的基极为第十一开关管311的控制端;

第十二开关管312为可以PNP型三极管,PNP型三极管的发射极为第十二
开关管312的输入端,PNP型三极管的集电极为第十二开关管312的输出端,
PNP型三极管的基极为第十二开关管312的控制端。

优选地,第十一开关管311为N型MOS管,N型MOS管的漏极为第十一
开关管311的输入端,N型MOS管的源极为第十一开关管311的输出端,N
型MOS管的栅极为第十一开关管311的控制端;

第十二开关管312为P型MOS管,P型MOS管的源极为第十二开关管312
的输入端,P型MOS管的漏极为第十二开关管312的输出端,P型MOS管的
栅极为第十二开关管312的控制端。

在本发明实施例中,结合图2和图3,无源式被动射频识别标签通过天线
接收到射频信号,经过整流及稳压电路2输出第一电源VDDC、第二电源VDDA、
以及为系统中复位电路3、数字电路4等其他工作电路供电的第三电源
REG_VDDA,在上电过程中,第三电源REG_VDDA开始迅速上升,在达到复位电
路3的工作电压之前,数字电路3未被复位,数字电路3的逻辑输出DIG_CTRL
为不定态,复位信号POWER_READY保持低电压,且小于第一开关管101的阈
值电压,此时CTRL电压跟随VDDC的电压迅速上升,一旦CTRL电压大于第二开
关管102的阈值电压,第二开关管102打开,第一上电控制信号ANA1_CTRL
的电压被强制拉低为确定的地电位,CTRL电压同时控制第九开关管209、第十
开关管210关断,以保证第二控制单元12关断降低功耗,此时第十一开关管
311打开,第二上电控制信号ANA2_CTRL电压跟随着VDDA电压,从而通过第
一上电控制信号ANA1_CTRL、第二上电控制信号ANA2_CTRL正确控制整流及
稳压电路2的输出供电稳定。

当复位电3检测电压REG_VDDA达到数字电路4的工作电压范围时,复位
信号POWER_READY发生跳变跟随着电压REG_VDDA为高电位,此时数字电路
4被复位进行初始化,且该复位信号POWER_READY的电压大于第一开关管
101的阈值电压,CTRL电压拉低为地电位,故第二开关管102处于关断状态,
控制信号CTRL控制第九开关管209和第十开关管210导通,第二控制单元12
根据数字电路4输出的高电位的数字逻辑控制信号DIG_CTRL控制205、206、
207、208导通,输出地电位的第一上电控制信号ANA1_CTRL和跟随着VDDA电
压的第二上电控制信号ANA2_CTRL控制整流及稳压电路2的输出供电稳定。

在本发明实施例中,在上电前(复位信号给出之前),通过关断信号将不
定态的数字逻辑控制信号切断,并通过复位信号控制第一控制单元生成稳定逻
辑状态的模拟第一上电控制信号,控制整流及稳压电路输出稳定的供电电源。
当上电完成后进行正常的电平转换功能,由稳定的数字逻辑控制信号控制第二
控制单元,生成模拟第一上电控制信号控制整流及稳压电路,从而有效地控制
和调节模拟前端电路,确保系统在上电过程中稳定工作,避免了在系统上电复
位前,由不定态的数字逻辑信号控制整流及稳压电路导致供电电源不稳定造成
系统效率损失甚至功能丧失的弊端,本发明电路结构设计简单,实现方便,成
本较低。

以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发
明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明
的保护范围之内。

一种无源射频识别上电控制电路及无源射频识别标签.pdf_第1页
第1页 / 共11页
一种无源射频识别上电控制电路及无源射频识别标签.pdf_第2页
第2页 / 共11页
一种无源射频识别上电控制电路及无源射频识别标签.pdf_第3页
第3页 / 共11页
点击查看更多>>
资源描述

《一种无源射频识别上电控制电路及无源射频识别标签.pdf》由会员分享,可在线阅读,更多相关《一种无源射频识别上电控制电路及无源射频识别标签.pdf(11页珍藏版)》请在专利查询网上搜索。

1、(10)申请公布号 CN 102801404 A (43)申请公布日 2012.11.28 C N 1 0 2 8 0 1 4 0 4 A *CN102801404A* (21)申请号 201210061501.1 (22)申请日 2012.03.09 H03K 17/22(2006.01) G06K 19/077(2006.01) (71)申请人卓捷创芯科技(深圳)有限公司 地址 518067 广东省深圳市南山区蛇口南海 大道兴华大厦五栋6层G单元-604 (72)发明人韩富强 伍兰兰 吴边 漆射虎 (74)专利代理机构深圳中一专利商标事务所 44237 代理人张全文 (54) 发明名称 一。

2、种无源射频识别上电控制电路及无源射频 识别标签 (57) 摘要 本发明适用于射频领域,提供了一种无源射 频识别上电控制电路及无源射频识别标签,所述 上电控制电路与整流及稳压电路、复位电路和数 字电路连接,包括:第一控制单元,用于在上电前 根据复位电路输出的复位信号生成关断控制信号 和第一上电控制信号,以控制整流及稳压电路在 上电时稳定输出,并在上电后保持关断;第二控 制单元,用于在上电前由关断控制信号控制关断, 并在上电后根据数字电路输出的数字逻辑控制信 号生成第一上电控制信号,以控制整流及稳压电 路在上电后稳定输出。本发明在系统上电前通过 复位信号使第一控制单元控制生成稳定逻辑状态 控制信号。

3、保持供电电源稳定,确保系统在上电过 程中稳定工作,其结构简单,成本低。 (51)Int.Cl. 权利要求书2页 说明书6页 附图2页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 6 页 附图 2 页 1/2页 2 1.一种无源射频识别上电控制电路,与整流及稳压电路、复位电路和数字电路连接,其 特征在于,所述上电控制电路包括: 第一控制单元,所述第一控制单元的电源端与所述整流及稳压电路的第一电源输出端 连接,所述第一控制单元的输入端与所述复位电路的输出端连接,所述第一控制单元的输 出端与所述整流及稳压电路的正向控制端连接,用于在上电前根据所述复位电路输。

4、出的复 位信号生成关断控制信号和第一上电控制信号,以控制所述整流及稳压电路在上电时稳定 输出,并在上电后保持关断; 第二控制单元,所述第二控制单元的电源端与所述整流及稳压电路的第二电源输出端 连接,所述第二控制单元的检测端与所述整流及稳压电路的第三电源输出端连接,所述第 二控制单元的控制端与所述第一控制单元的控制端连接,所述第二控制单元的输入端与所 述数字电路的输出端连接,所述第二控制单元的输出端与所述整流及稳压电路的正向控制 端连接,用于在上电前由所述关断控制信号控制关断,并在上电后根据所述数字电路输出 的数字逻辑控制信号生成第一上电控制信号,以控制所述整流及稳压电路在上电后稳定输 出。 2。

5、.如权利要求1所述的上电控制电路,其特征在于,所述第一控制单元包括: 限流模块、第一开关管及第二开关管; 所述限流模块的输入端为所述第一控制单元的电源端,所述限流模块的输出端为所述 第一控制单元的控制端与所述第一开关管的输入端连接,所述第一开关管的控制端为所述 第一控制单元的输入端,所述第一开关管的输出端接地,所述第二开关管的控制端与所述 第一开关管的输入端连接,所述第二开关管的输入端为所述第一控制单元的输出端,所述 第二开关管的输出端接地。 3.如权利要求2所述的上电控制电路,其特征在于,所述限流模块包括多个超长沟道 的N型MOS管,多个所述N型MOS管的源级与相邻N型MOS管的漏极连接形成。

6、串联结构,第 一个所述N型MOS管的漏极为所述限流模块的输入端,最后一个所述N型MOS管的源级为 所述限流模块的输出端,多个所述N型MOS管的栅极同时为所述电流模块的输入端。 4.如权利要求2所述的上电控制电路,其特征在于,所述第一开关管、所述第二开关管 均为N型MOS管,所述N型MOS管的漏极为所述第一开关管、所述第二开关管的输入端,所 述N型MOS管的源极为所述第一开关管、所述第二开关管的输出端,所述N型MOS管的栅极 为所述第一开关管、所述第二开关管的控制端。 5.如权利要求1所述的上电控制电路,其特征在于,所述第二控制单元包括: 第三开关管、第四开关管、第五开关管、第六开关管、第七开关。

7、管、第八开关管、第九开 关管及第十开关管; 所述第三开关管的输入端为所述第二控制单元的检测端,所述第三开关管的控制端为 所述第二控制单元的输入端与所述第四开关管的控制端连接,所述第三开关管的输出端与 所述第四开关管的输入端连接,所述第四开关管的输出端接地,所述第五开关管的控制端 与所述第四开关管的控制端连接,所述第五开关管的输出端接地,所述第六开关管的控制 端与所述第四开关管的输入端连接,所述第六开关管的输出端接地,所述第六开关管的输 入端与所述第八开关管的输出端连接,所述第八开关管的控制端与所述第五开关管的输入 端连接,所述第七开关管的输出端与所述第五开关管的输入端连接,所述第七开关管的控 。

8、权 利 要 求 书CN 102801404 A 2/2页 3 制端为所述第二控制单元的输出端与所述第八开关管的输出端连接,所述第七开关管的输 入端与所述第九开关管的输出端连接,所述第九开关管的输入端为所述第二控制单元的电 源端与所述第十开关管的输入端连接,所述第十开关管的控制端为所述第二控制单元的控 制端与所述第九开关管的控制端连接,所述第十开关管的输出端与所述第八开关管的输入 端连接。 6.如权利要求5所述的上电控制电路,其特征在于,所述第四开关管、所述第五开关 管、所述第六开关管均为N型MOS管,所述N型MOS管的漏极为所述第四开关管、所述第五 开关管、所述第六开关管的输入端,所述N型MO。

9、S管的源极为所述第四开关管、所述第五开 关管、所述第六开关管的输出端,所述N型MOS管的栅极为所述第四开关管、所述第五开关 管、所述第六开关管的控制端; 所述第三开关管、所述第七开关管、所述第八开关管、所述第九开关管及第十开关管均 为P型MOS管,所述P型MOS管的源极为所述第三开关管、所述第七开关管、所述第八开关 管、所述第九开关管及第十开关管的输入端,所述P型MOS管的漏极为所述第三开关管、所 述第七开关管、所述第八开关管、所述第九开关管及第十开关管的输出端,所述P型MOS管 的栅极为所述第三开关管、所述第七开关管、所述第八开关管、所述第九开关管及第十开关 管的控制端。 7.如权利要求1所。

10、述的上电控制电路,其特征在于,所述上电控制电路还包括: 反向单元,所述反向单元的电源端与所述整流及稳压电路的第二电源输出端连接,所 述反向单元的输入端同时与所述第一控制单元的输出端和第二控制单元的输出端连接,所 述反向单元的输出端与所述整流及稳压电路的反向控制端连接,用于将所述第一控制信号 进行反向转换,生成第二控制信号以控制所述整流及稳压电路稳定输出。 8.如权利要求7所述的上电控制电路,其特征在于,所述反向单元包括: 第十一开关管和第十二开关管; 所述第十一开关管的输入端为所述反向单元的电源端,所述第十一开关管的控制端为 所述反向单元的输入端与所述第十二开关管的控制端连接,所述第十一开关管。

11、的输出端为 所述反向单元的输出端与所述第十二开关管的输入端连接,所述第十二开关管的输出端接 地。 9.如权利要求8所述的上电控制电路,其特征在于,所述第十一开关管为N型MOS管, 所述N型MOS管的漏极为所述第十一开关管的输入端,所述N型MOS管的源极为所述第十一 开关管的输出端,所述N型MOS管的栅极为所述第十一开关管的控制端; 所述第十二开关管为P型MOS管,所述P型MOS管的源极为所述第十二开关管的输入 端,所述P型MOS管的漏极为所述第十二开关管的输出端,所述P型MOS管的栅极为所述第 十二开关管的控制端。 10.一种无源射频识别标签,其特征在于,所述无源射频识别标签中的上电控制电路为。

12、 如权利要求1至9任一项所述的上电控制电路。 权 利 要 求 书CN 102801404 A 1/6页 4 一种无源射频识别上电控制电路及无源射频识别标签 技术领域 0001 本发明属于射频领域,尤其涉及一种无源射频识别上电控制电路及无源射频识别 标签。 背景技术 0002 射频识别(Radio Frequency Identification,RFID)是一种非接触式的自动识别 技术,其可以应用于仓库管理、身份识别、交通运输、食品医疗、动物管理等多种领域,由于 其广泛的应用,RFID技术在近年来越来越受到重视,而高性能的射频识别系统需要针对不 同的实际工艺,温度以及场强度情况进行动态调节射频。

13、前端中整流电路的限幅电路以满足 性能需要。 0003 RFID标签主要分为无源标签和有源标签两种类型,无源式被动射频识别标签系统 的能量来自读写器发射的射频能量,无须内置电源,通过天线接收到射频信号,在内部经过 整流及稳压电路产生复位电路和数字电路所需的稳定电源REG_V DDA ,该复位电路检测整流 及稳压电路输出的REG_V DDA 上电电压,当REG_V DDA 电压达到复位电路的工作电压范围时,复 位电路产生复位信号POWER_READY对数字电路进行复位,在数字电路被初始化为确定状态 后输出数字逻辑控制信号控制射频前端中整流电路的限幅电路,在极强场的情况下导通漏 电开关将整流器输出的。

14、电荷释放到地,以此起到保护耐压能力有限的射频前端器件;在极 弱场强的情况下,关断漏电开关以控制整流及稳压电路输出稳定的REG_V DDA 电压,保证整个 系统有足够的电能工作。 0004 但是在上电过程中,由复位电路检测REG_V DDA 上电电压,当REG_V DDA 电压未达到复 位电路的工作范围时,数字电路不会被复位,复位信号尚未给出时数字逻辑系统的电源是 不确定的,该数字逻辑系统输出的控制信号也处于未被驱动的不定状态,该不定态会使限 幅电路的漏电开关处于或开或关的状态,造成不可控制的电荷泄露,无法准确控制数字电 路输出有效的数字逻辑控制信号保持REG_V DDA 电压稳定,影响系统整流。

15、的效率,即弱场条件 下的灵敏度,更严重的情形是该不定态会使无源被动式射频标签系统无法完成上电复位功 能,导致系统运行不稳定。 发明内容 0005 本发明实施例的目的在于提供一种无源射频识别上电控制电路,旨在解决目前在 无源射频识别标签上电期间无法准确控制电源稳定的问题。 0006 本发明实施例是这样实现的,一种无源射频识别上电控制电路,与整流及稳压电 路、复位电路和数字电路连接,所述上电控制电路包括: 0007 第一控制单元,所述第一控制单元的电源端与所述整流及稳压电路的第一电源输 出端连接,所述第一控制单元的输入端与所述复位电路的输出端连接,所述第一控制单元 的输出端与所述整流及稳压电路的正。

16、向控制端连接,用于在上电前根据所述复位电路输出 的复位信号生成关断控制信号和第一上电控制信号,以控制所述整流及稳压电路在上电时 说 明 书CN 102801404 A 2/6页 5 稳定输出,并在上电后保持关断; 0008 第二控制单元,所述第二控制单元的电源端与所述整流及稳压电路的第二电源输 出端连接,所述第二控制单元的检测端与所述整流及稳压电路的第三电源输出端连接,所 述第二控制单元的控制端与所述第一控制单元的控制端连接,所述第二控制单元的输入端 与所述数字电路的输出端连接,所述第二控制单元的输出端与所述整流及稳压电路的正向 控制端连接,用于在上电前由所述关断控制信号控制关断,并在上电后根。

17、据所述数字电路 输出的数字逻辑控制信号生成第一上电控制信号,以控制所述整流及稳压电路在上电后稳 定输出。 0009 本发明实施例的另一目的在于提供一种采用上述无源射频识别上电控制电路的 无源射频识别标签。 0010 在本发明实施例中,在上电前(复位信号给出之前),通过关断信号将不定态的数 字逻辑控制信号切断,并通过复位信号控制第一控制单元,生成稳定逻辑状态的模拟第一 上电控制信号控制整流及稳压电路输出稳定的供电电源。当上电完成后进行正常的电平转 换功能,由稳定的数字逻辑控制信号控制第二控制单元,生成模拟第一上电控制信号控制 整流及稳压电路,从而有效地控制和调节模拟前端电路,确保系统在上电过程中。

18、稳定工作, 避免了在系统上电复位前,由不定态的数字逻辑信号控制整流及稳压电路导致供电电源不 稳定造成系统效率损失甚至功能丧失的弊端,本发明电路结构设计简单,实现方便,成本较 低。 附图说明 0011 图1为本发明一实施例提供的无源射频识别上电控制电路的结构图; 0012 图2为本发明一实施例提供的无源射频识别上电控制电路的示例电路结构图; 0013 图3为本发明一实施例提供的无源射频识别上电控制电路的信号电压图; 0014 图4为本发明一实施例提供的无源射频识别上电控制电路中第一控制单元的限 流模块的另一种实现示例图。 具体实施方式 0015 为了使本发明的目的、技术方案及优点更加清楚明白,以。

19、下结合附图及实施例,对 本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并 不用于限定本发明。 0016 本发明实施例通过在系统上电前通过复位信号使第一控制单元控制生成稳定逻 辑状态控制信号保持供电电源稳定,确保系统在上电过程中稳定工作,其结构简单,成本 低。 0017 图1示出本发明实施例提供的无源射频识别上电控制电路的结构,为了便于说 明,仅示出了与本发明相关的部分。 0018 作为本发明一实施例提供的无源射频识别上电控制电路1可以应用于各种无源 射频识别标签中,该无源射频识别上电控制电路1与整流及稳压电路2、复位电路3和数字 电路4连接,复位电路3的控制端C。

20、3、数字电路4的电源端分别与整流及稳压电路2的第三 电源输出端V3连接,复位电路3的输出端O3与数字电路4的控制端C4连接,该无源射频 说 明 书CN 102801404 A 3/6页 6 识别上电控制电路1包括: 0019 第一控制单元11,该第一控制单元11的电源端V DDC 与整流及稳压电路2的第一电 源输出端V1连接,第一控制单元11的输入端In1与复位电路3的输出端O3连接,第一控 制单元11的输出端Out1与整流及稳压电路2的正向控制端F连接,用于在上电前根据复 位电路3输出的复位信号POWER_READY生成关断控制信号和第一上电控制信号ANA1_CTRL, 以控制整流及稳压电路。

21、2在上电时稳定输出,并在上电后保持关断; 0020 第二控制单元12,该第二控制单元12的电源端V DDA 与整流及稳压电路2的第二电 源输出端V2连接,第二控制单元12的检测端REG_V DDA 与整流及稳压电路2的第三电源输出 端V3连接,第二控制单元12的控制端C2与第一控制单元11的控制端C1连接,第二控制 单元12的输入端In2与数字电路4的输出端O4连接,第二控制单元12的输出端Out2与 整流及稳压电路2的正向控制端F连接,用于在上电前由关断控制信号控制关断,并在上电 后根据数字电路4输出的数字逻辑控制信号DIG_CTRL生成第一上电控制信号ANA1_CTRL, 以控制整流及稳压。

22、电路2在上电后稳定输出。 0021 在本发明实施例中,在上电前(复位信号给出之前),通过关断信号将不定态的数 字逻辑控制信号切断,并通过复位信号控制第一控制单元,生成稳定逻辑状态的模拟第一 上电控制信号控制整流及稳压电路输出稳定的供电电源。当上电完成后进行正常的电平转 换功能,由稳定的数字逻辑控制信号控制第二控制单元,生成模拟第一上电控制信号控制 整流及稳压电路,从而有效地控制和调节模拟前端电路,确保系统在上电过程中稳定工作, 避免了在系统上电复位前,由不定态的数字逻辑信号控制整流及稳压电路导致供电电源不 稳定造成系统效率损失甚至功能丧失的弊端,本发明电路结构设计简单,实现方便,成本较 低。 。

23、0022 以下结合具体实施例对本发明的实现进行详细说明。 0023 图2示出本发明实施例提供的无源射频识别上电控制电路的示例电路结构,为了 便于说明,仅示出了与本发明相关的部分。 0024 在本发明实施例中,第一控制单元11包括: 0025 限流模块103、第一开关管101及第二开关管102; 0026 限流模块103的输入端为第一控制单元11的电源端V DDC ,限流模块103的输出端 为第一控制单元11的控制端C1与第一开关管101的输入端连接,第一开关管101的控制 端为第一控制单元11的输入端In1,第一开关管101的输出端接地,第二开关管102的控制 端与第一开关管101的输入端连接。

24、,第二开关管102的输入端为第一控制单元11的输出端 Out1,第二开关管102的输出端接地。 0027 作为本发明一实施例,第一开关管101和第二开关管102均可以为NPN型三极管, 第一开关管101、第二开关管102的输入端为NPN型三极管的集电极,第一开关管101、第二 开关管102的输出端为NPN型三极管的发射极,第一开关管101、第二开关管102的控制端 为NPN型三极管的基极。 0028 优选地,第一开关管101、第二开关管102均为N型MOS管,N型MOS管的漏极为第 一开关管101、第二开关管102的输入端,N型MOS管的源极为第一开关管101、第二开关管 102的输出端,N型。

25、MOS管的栅极为第一开关管101、第二开关管102的控制端。 0029 作为本发明一实施例,限流模块103可以采用电阻R1实现,可以理解地,此处限流 说 明 书CN 102801404 A 4/6页 7 模块103不限于电阻R1,任何可以起到限流作用的具有一定阻值的电阻性元件均在本申请 的范围内。 0030 优选地,该限流模块103可以采用多个超长沟道的N型MOS管串联构成,其结构参 见图4,该结构既可容许电流通过,又可以限制所通过的电流。 0031 限流模块103包括多个超长沟道的N型MOS管(M1-Mn)通过相邻的N型MOS管的 源级与漏极连接形成串联结构,N型MOS管M1的漏极为限流模块。

26、103的输入端,N型MOS 管M1的源级与N型MOS管M2的漏极连接,以此类推,N型MOS管Mn-1的源级与N型MOS管 Mn的漏极连接,N型MOS管Mn的漏极为限流模块103的输出端,N型MOS管M1-Mn的栅极 同时与N型MOS管M1的漏极连接,作为限流模块103的输入端。 0032 第二控制单元12包括: 0033 第三开关管203、第四开关管204、第五开关管205、第六开关管206、第七开关管 207、第八开关管208、第九开关管209及第十开关管210; 0034 第三开关管203的输入端为第二控制单元12的检测端REG_V DDA ,第三开关管203 的控制端为第二控制单元12的。

27、输入端In2与第四开关管204的控制端连接,第三开关管 203的输出端与第四开关管204的输入端连接,第四开关管204的输出端接地,第五开关管 205的控制端与第四开关管204的控制端连接,第五开关管205的输出端接地,第六开关管 206的控制端与第四开关管204的输入端连接,第六开关管206的输出端接地,第六开关管 206的输入端与第八开关管208的输出端连接,第八开关管208的控制端与第五开关管205 的输入端连接,第七开关管207的输出端与第五开关管205的输入端连接,第七开关管207 的控制端为第二控制单元12的输出端Out2与第八开关管208的输出端连接,第七开关管 207的输入端与。

28、第九开关管209的输出端连接,第九开关管209的输入端为第二控制单元 12的电源端V DDA 与第十开关管210的输入端连接,第十开关管210的控制端为第二控制单 元12的控制端C2与第九开关管209的控制端连接,第十开关管210的输出端与第八开关 管208的输入端连接。 0035 作为本发明一实施例,第四开关管204、第五开关管205、第六开关管206均可以为 NPN型三极管,NPN型三极管的集电极为第四开关管204、第五开关管205、第六开关管206 的输入端NPN型三极管的发射极为第四开关管204、第五开关管205、第六开关管206的输 出端,NPN型三极管的基极为第四开关管204、第五。

29、开关管205、第六开关管206的控制端; 0036 第三开关管203、第七开关管207、第八开关管208、第九开关管209及第十开关管 210均可以为PNP型三极管,PNP型三极管的发射极为第三开关管203、第七开关管207、第 八开关管208、第九开关管209及第十开关管210的输入端,PNP型三极管的集电极为第三 开关管203、第七开关管207、第八开关管208、第九开关管209及第十开关管210的输出端, PNP型三极管的基极为第三开关管203、第七开关管207、第八开关管208、第九开关管209 及第十开关管210的控制端。 0037 优选地,第四开关管204、第五开关管205、第六开。

30、关管206均为N型MOS管,N型 MOS管的漏极为第四开关管204、第五开关管205、第六开关管206的输入端,N型MOS管的 源极为第四开关管204、第五开关管205、第六开关管206的输出端,N型MOS管的栅极为第 四开关管204、第五开关管205、第六开关管206的控制端; 0038 第三开关管203、第七开关管207、第八开关管208、第九开关管209及第十开关管 说 明 书CN 102801404 A 5/6页 8 210均为P型MOS管,P型MOS管的源极为第三开关管203、第七开关管207、第八开关管208、 第九开关管209及第十开关管210的输入端,P型MOS管的漏极为第三开。

31、关管203、第七开 关管207、第八开关管208、第九开关管209及第十开关管210的输出端,P型MOS管的栅极 为第三开关管203、第七开关管207、第八开关管208、第九开关管209及第十开关管210的 控制端。 0039 作为本发明一实施例,该无源射频识别上电控制电路1还包括反向单元13,该反 向单元13的电源端与整流及稳压电路2的第二电源输出端连接,反向单元13的输入端同 时与第一控制单元11的输出端和第二控制单元12的输出端连接,反向单元13的输出端与 整流及稳压电路2的反向控制端连接,用于将第一控制信号进行反向转换,生成第二控制 信号以控制整流及稳压电路2稳定输出。 0040 反向。

32、单元13包括: 0041 第十一开关管311和第十二开关管312; 0042 第十一开关管311的输入端为反向单元13的电源端,第十一开关管311的控制端 为反向单元13的输入端与第十二开关管312的控制端连接,第十一开关管311的输出端为 反向单元13的输出端与第十二开关管312的输入端连接,第十二开关管312的输出端接 地。 0043 在本发明实施例中,通过反向单元13对第一上电控制信号ANA1_CTRL进行反向处 理,生成相对反向的第二上电控制信号ANA2_CTRL。 0044 作为本发明一实施例,第十一开关管311可以为NPN型三极管,NPN型三极管的集 电极为第十一开关管311的输入。

33、端,NPN型三极管的发射极为第十一开关管311的输出端, NPN型三极管的基极为第十一开关管311的控制端; 0045 第十二开关管312为可以PNP型三极管,PNP型三极管的发射极为第十二开关管 312的输入端,PNP型三极管的集电极为第十二开关管312的输出端,PNP型三极管的基极 为第十二开关管312的控制端。 0046 优选地,第十一开关管311为N型MOS管,N型MOS管的漏极为第十一开关管311 的输入端,N型MOS管的源极为第十一开关管311的输出端,N型MOS管的栅极为第十一开 关管311的控制端; 0047 第十二开关管312为P型MOS管,P型MOS管的源极为第十二开关管3。

34、12的输入 端,P型MOS管的漏极为第十二开关管312的输出端,P型MOS管的栅极为第十二开关管312 的控制端。 0048 在本发明实施例中,结合图2和图3,无源式被动射频识别标签通过天线接收到射 频信号,经过整流及稳压电路2输出第一电源V DDC 、第二电源V DDA 、以及为系统中复位电路3、 数字电路4等其他工作电路供电的第三电源REG_V DDA ,在上电过程中,第三电源REG_V DDA 开 始迅速上升,在达到复位电路3的工作电压之前,数字电路3未被复位,数字电路3的逻辑 输出DIG_CTRL为不定态,复位信号POWER_READY保持低电压,且小于第一开关管101的阈 值电压,此。

35、时CTRL电压跟随V DDC 的电压迅速上升,一旦CTRL电压大于第二开关管102的阈 值电压,第二开关管102打开,第一上电控制信号ANA1_CTRL的电压被强制拉低为确定的地 电位,CTRL电压同时控制第九开关管209、第十开关管210关断,以保证第二控制单元12关 断降低功耗,此时第十一开关管311打开,第二上电控制信号ANA2_CTRL电压跟随着V DDA 电 说 明 书CN 102801404 A 6/6页 9 压,从而通过第一上电控制信号ANA1_CTRL、第二上电控制信号ANA2_CTRL正确控制整流及 稳压电路2的输出供电稳定。 0049 当复位电3检测电压REG_V DDA 。

36、达到数字电路4的工作电压范围时,复位信号 POWER_READY发生跳变跟随着电压REG_V DDA 为高电位,此时数字电路4被复位进行初始化, 且该复位信号POWER_READY的电压大于第一开关管101的阈值电压,CTRL电压拉低为地电 位,故第二开关管102处于关断状态,控制信号CTRL控制第九开关管209和第十开关管210 导通,第二控制单元12根据数字电路4输出的高电位的数字逻辑控制信号DIG_CTRL控制 205、206、207、208导通,输出地电位的第一上电控制信号ANA1_CTRL和跟随着V DDA 电压的第 二上电控制信号ANA2_CTRL控制整流及稳压电路2的输出供电稳定。

37、。 0050 在本发明实施例中,在上电前(复位信号给出之前),通过关断信号将不定态的数 字逻辑控制信号切断,并通过复位信号控制第一控制单元生成稳定逻辑状态的模拟第一上 电控制信号,控制整流及稳压电路输出稳定的供电电源。当上电完成后进行正常的电平转 换功能,由稳定的数字逻辑控制信号控制第二控制单元,生成模拟第一上电控制信号控制 整流及稳压电路,从而有效地控制和调节模拟前端电路,确保系统在上电过程中稳定工作, 避免了在系统上电复位前,由不定态的数字逻辑信号控制整流及稳压电路导致供电电源不 稳定造成系统效率损失甚至功能丧失的弊端,本发明电路结构设计简单,实现方便,成本较 低。 0051 以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精 神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。 说 明 书CN 102801404 A 1/2页 10 图1 图2 说 明 书 附 图CN 102801404 A 10 2/2页 11 图3 图4 说 明 书 附 图CN 102801404 A 11 。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电子电路


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1