《复位电路及电源管理单元.pdf》由会员分享，可在线阅读，更多相关《复位电路及电源管理单元.pdf（11页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102510275 A (43)申请公布日 2012.06.20 C N 1 0 2 5 1 0 2 7 5 A *CN102510275A* (21)申请号 201110352124.2 (22)申请日 2011.11.09 H03K 17/22(2006.01) (71)申请人无锡中星微电子有限公司 地址 214028 江苏省无锡市新区太湖国际科 技园清嘉路530大厦10层 (72)发明人王钊 (74)专利代理机构无锡互维知识产权代理有限 公司 32236 代理人戴薇 (54) 发明名称 复位电路及电源管理单元 (57) 摘要 本发明提供一种复位电路及电源管理单元。
2、， 所述复位电路包括具有复位端的电源管理单元和 包括外部复位按键的外部复位电路，所述外部复 位电路的输出端与所述复位端相连，驱动所述外 部复位按键，所述外部复位电路可通过其输出端 使得所述复位端输出有效复位信号，当所述电源 管理单元处于上电或开机状态时，所述电源管理 单元控制复位端输出有效复位信号；当所述复位 端输出有效复位信号且所述电源管理单元处于非 上电或开机状态时，复位所述电源管理单元内的 电源单元。这样，仅通过一个管脚就可以实现上电 复位和外部复位功能，进而利于节省封装成本，也 利于芯片小型化。 (51)Int.Cl. 权利要求书2页 说明书6页 附图2页 (19)中华人民共和国国家知。
3、识产权局 (12)发明专利申请 权利要求书 2 页 说明书 6 页 附图 2 页 1/2页 2 1.一种复位电路，其特征在于，其包括具有复位端的电源管理单元和包括外部复位按 键的外部复位电路，所述外部复位电路的输出端与所述复位端相连， 驱动所述外部复位按键，所述外部复位电路可通过其输出端使得所述复位端输出有效 复位信号，当所述电源管理单元处于上电或开机状态时，所述电源管理单元控制复位端输 出有效复位信号； 当所述复位端输出有效复位信号且所述电源管理单元处于非上电或开机状态时，复位 所述电源管理单元内的电源单元。 2.根据权利要求1所述的复位电路，其特征在于，所述电源管理单元还包括上电和开 机检。
4、测单元、驱动电路、复位检测单元和逻辑判定单元， 所述上电和开机检测单元检测所述电源管理单元是否处于上电或者开机状态； 所述驱动电路在所述电源管理单元处于上电或者开机状态时驱动所述复位端输出有 效复位信号； 所述复位检测单元检测所述复位端是否输出有效复位信号； 所述逻辑判定单元在所述复位端输出有效复位信号且所述电源管理单元处于非上电 或开机状态时，输出有效复位信号以复位所述电源管理单元内的电源单元。 3.根据权利要求2所述的复位电路，其特征在于，所述驱动电路包括依次串联在电源 和地之间的PMOS晶体管、电阻、NMOS晶体管，所述PMOS晶体管和电阻的中间节点或所述 NMOS晶体管和电阻的中间节点。
5、作为所述复位端，所述上电和开机检测单元的输出通过所述 PMOS晶体管和NMOS晶体管的栅极控制所述PMOS晶体管和NMOS晶体管中的一个导通，另一 个截止。 4.根据权利要求2所述的复位电路，其特征在于，所述驱动电路为限流驱动电路。 5.根据权利要求2所述的复位电路，其特征在于，所述复位检测电路包括比较器，所述 比较器将所述复位端的电压与一参考电压进行比较以确定所述复位端是否输出有效复位 信号。 6.根据权利要求1所述的复位电路，其特征在于，所述外部复位按键的一端接所述复 位端，另一端接所述有效复位信号的电平。 7.根据权利要求1-6所述的复位电路，其特征在于，其还包括有微处理器，所述微处理 。
6、器与所述电源管理单元的复位端相连，在所述复位端输出有效复位信号时，所述微处理器 进行复位。 8.一种电源管理单元，其特征在于，其包括复位端、上电和开机检测单元、驱动电路、复 位检测单元、逻辑判定单元和电源单元， 所述上电和开机检测单元检测所述电源管理单元是否处于上电或者开机状态； 所述驱动电路在所述电源管理单元处于上电或者开机状态时驱动所述复位端输出有 效复位信号； 所述复位检测单元检测所述复位端是否输出有效复位信号； 所述逻辑判定单元在所述复位端输出有效复位信号且所述电源管理单元处于非上电 或开机状态时，输出有效复位信号以复位所述电源管理单元内的电源单元。 9.根据权利要求8所述的电源管理单。
7、元，其特征在于，所述复位端与包括外部复位按 键的外部复位电路的输出端相连，驱动所述外部复位按键，所述外部复位电路可通过其输 权 利 要 求 书CN 102510275 A 2/2页 3 出端使得所述复位端输出有效复位信号。 10.根据权利要求8所述的电源管理单元，其特征在于， 所述驱动电路包括依次串联在电源和地之间的PMOS晶体管、电阻、NMOS晶体管，所述 PMOS晶体管和电阻的中间节点或所述NMOS晶体管和电阻的中间节点作为所述复位端，所 述上电和开机检测单元的输出通过所述PMOS晶体管和NMOS晶体管的栅极控制所述PMOS 晶体管和NMOS晶体管中的一个导通，另一个截止。 权 利 要 求。
8、 书CN 102510275 A 1/6页 4 复位电路及电源管理单元 【 技术领域 】 0001 本发明涉及一种电路领域，特别是涉及一种复位电路。 【 背景技术 】 0002 数字系统通常需要复位(Reset)。特别是开机时，即系统刚启动时，数字电路中的 寄存器状态可能处于随机状态，既可能停留在高电平状态，也可能停留在低电平状态。如果 不进行复位，初始系统启动时，逻辑状态可能不确定，导致程序失控。另外，随着目前处理器 系统越来越复杂，例如平板电脑，笔记本电脑这样复杂的数字系统，在一些异常工作情况， 可能出现死机状态。在死机状态下，复位功能也是必需的。当发生死机时，用户希望能够通 过按键来复位。
9、数字系统。以D触发器为例，一般设计中存在清零端，当清零端为高电平时， 将D触发器输出设为低电平，这样就完成了复位功能。另外，为了实现完整的系统复位，还 需要完成对系统中外设等电源也进行复位。 0003 请参考图1所示，其为现有技术中的电源管理芯片或单元PMU(Power Management Unit)实现复位功能在一个实施例中的电路图。所述电源管理包括复位输入端RSTI和复位 输出端RSTO，所述复位输入端RSTI与一个外部复位电路110相连，所述复位输出管脚RSTO 与微处理器(图中未示出，比如为应用处理器)相连。所述外部复位电路110包括依次串 联在电源VCC和地之间的电阻R3和按键S1。
10、，所述电阻R3和所述按键S1的中间节点与所 述复位输入端RSTI相连。当系统PCB(Printed Circuit Board，印制电路板)板上的按键 S1未按下时，复位输入管脚RSTI被电阻R3上拉到VCC，为高电平，使复位输入管脚RSTI处 于非外部复位状态(或称无效外部复位状态)。当按键S1按下时，按键S1导通，复位输入 管脚RSTI被连接到地，为低电平，使复位输入管脚RSTI处于外部复位状态(有效外部复位 状态)。当电源管理单元PMU上电或启动时，复位输出管脚RSTO会输出有效复位信号给所 述微处理器，所述微处理器根据所述有效复位信号进行复位。当按键S1导致复位输入管脚 RSTI为复位。
11、状态时，复位输出管脚RSTO也输出有效复位信号，同时电源管理单元PMU根据 检测到的RSTI状态来复位其内的电源单元或系统。 0004 由于电源管理芯片里通常需要两个管脚来实现复位功能，不利于节省封装成本， 也不利于芯片小型化。 0005 因此，有必要提出一种改进的技术方案来解决上述问题。 【 发明内容 】 0006 本发明的目的之一在于提供一种复位电路，其可以在电源管理单元实现上电复位 和外部复位功能的同时节省管脚，从而利于节省封装成本，也利于芯片小型化。 0007 本发明的目的之二在于提供一种电源管理单元，其可以在上电复位和外部复位功 能的同时节省管脚，从而利于节省封装成本，也利于芯片小型。
12、化。 0008 为了实现上述目的，根据本发明的一方面，本发明提出一种复位电路，其包括具有 复位端的电源管理单元和包括外部复位按键的外部复位电路，所述外部复位电路的输出端 说 明 书CN 102510275 A 2/6页 5 与所述复位端相连。驱动所述外部复位按键，所述外部复位电路可通过其输出端使得所述 复位端输出有效复位信号，当所述电源管理单元处于上电或开机状态时，所述电源管理单 元控制复位端输出有效复位信号；当所述复位端输出有效复位信号且所述电源管理单元处 于非上电或开机状态时，复位所述电源管理单元内的电源单元。 0009 在一个进一步的实施例中，所述电源管理单元还包括上电和开机检测单元、驱。
13、动 电路、复位检测单元和逻辑判定单元。所述上电和开机检测单元检测所述电源管理单元是 否处于上电或者开机状态。所述驱动电路在所述电源管理单元处于上电或者开机状态时驱 动所述复位端输出有效复位信号。所述复位检测单元检测所述复位端是否输出有效复位信 号。所述逻辑判定单元在所述复位端输出有效复位信号且所述电源管理单元处于非上电或 开机状态时，输出有效复位信号以复位所述电源管理单元内的电源单元。 0010 在一个进一步的实施例中，所述驱动电路包括依次串联在电源和地之间的PMOS 晶体管、电阻、NMOS晶体管，所述PMOS晶体管和电阻的中间节点或所述NMOS晶体管和电 阻的中间节点作为所述复位端，所述上电。
14、和开机检测单元的输出通过所述PMOS晶体管和 NMOS晶体管的栅极控制所述PMOS晶体管和NMOS晶体管中的一个导通，另一个截止。 0011 在一个进一步的实施例中，所述驱动电路为限流驱动电路。 0012 在一个进一步的实施例中，所述复位检测电路包括比较器，所述比较器将所述复 位端的电压与一参考电压进行比较以确定所述复位端是否输出有效复位信号。 0013 在一个进一步的实施例中，所述外部复位按键的一端接所述复位端，另一端接所 述有效复位信号的电平。 0014 在一个更进一步的实施例中，所述复位电路还包括有微处理器，所述微处理器与 所述电源管理单元的复位端相连，在所述复位端输出有效复位信号时，所。
15、述微处理器进行 复位。 0015 根据本发明的另一方面，本发明提出一种电源管理单元，其包括复位端、上电和开 机检测单元、驱动电路、复位检测单元、逻辑判定单元和电源单元。所述上电和开机检测单 元检测所述电源管理单元是否处于上电或者开机状态。所述驱动电路在所述电源管理单元 处于上电或者开机状态时驱动所述复位端输出有效复位信号。所述复位检测单元检测所述 复位端是否输出有效复位信号。所述逻辑判定单元在所述复位端输出有效复位信号且所述 电源管理单元处于非上电或开机状态时，输出有效复位信号以复位所述电源管理单元内的 电源单元。 0016 在一个进一步的实施例中，所述复位端与包括外部复位按键的外部复位电路的。
16、输 出端相连，驱动所述外部复位按键，所述外部复位电路可通过其输出端使得所述复位端输 出有效复位信号。 0017 在一个更进一步的实施例中，所述驱动电路包括依次串联在电源和地之间的PMOS 晶体管、电阻、NMOS晶体管，所述PMOS晶体管和电阻的中间节点或所述NMOS晶体管和电 阻的中间节点作为所述复位端，所述上电和开机检测单元的输出通过所述PMOS晶体管和 NMOS晶体管的栅极控制所述PMOS晶体管和NMOS晶体管中的一个导通，另一个截止。 0018 与现有技术相比，在本发明提出的复位电路中，其仅通过一个管脚来实现上电复 位和外部复位功能，这样就可以节省一个芯片管脚，从而节省封装成本，也利于芯。
17、片小型 化。 说 明 书CN 102510275 A 3/6页 6 【 附图说明 】 0019 为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用 的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本 领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它 的附图。其中： 0020 图1其为现有技术中的电源管理芯片实现复位功能的电路示意图； 0021 图2为本发明中的复位电路在一个实施例中的电路示意图；和 0022 图3为图2中的电源管理单元在一个实施例中的电路示意图。 【 具体实施方式 】 0023 为使本发明的上述目的。
18、、特征和优点能够更加明显易懂，下面结合附图和具体实 施方式对本发明作进一步详细的说明。本文中的“连接”、“相接”、“接至”等涉及到电性连 接的词均可以表示直接或间接电性连接。 0024 此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中 的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一 个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。 0025 请参考图2所示，其为本发明中的复位电路在一个实施例中的电路图。其包括具 有复位端RSTO的电源管理单元210和包括外部复位按键S1的外部复位电路220，所述外部 复位电路220的输出端。
19、与所述复位端RSTO相连。 0026 驱动所述外部复位按键S1，所述外部复位电路220可通过其输出端使得所述复位 端RSTO输出有效复位信号，当所述电源管理单元210处于上电或开机状态时，所述电源管 理单元210控制复位端RSTO输出有效复位信号； 0027 当所述复位端RSTO输出有效复位信号且所述电源管理单元210处于非上电或开 机状态时，复位所述电源管理单元210内的电源单元Power219。 0028 在一个实施例中，所述外部复位按键S1的一端接所述复位端RSTO，另一端接有效 复位信号的电平，如图2所示，低电平为有效复位信号的电平。可以说，所述外部复位按键 S1就是所述外部复位电路2。
20、20。在其他实施例中，如果高电平为有效复位信号的电平，那么 所述外部复位按键S1的另一端可以接电源，而不是接地。 0029 在本实施例中，所述有效复位信号的电平为低电平，有效复位信号为低电平信号， 无效复位信号为高电平信号。当刚开机或电源上电时，电源管理单元PMU210控制复位端 RSTO输出低电平，例如维持低电平100mS时间，然后变成高电平。在此100mS时间内的复位 端RSTO保持低电平来复位所述复位电路中的微处理器(图中未示出，比如为应用处理器)。 此处的100mS只是一个例子，根据实际系统需要，可能为1微秒至10秒的其他时间。当上 电复位或开机复位完成后，复位端RSTO将持续维持在高。
21、电平状态。当需要外部复位时，按 键S1被按下，按键S1导通，将复位端RSTO强制拉低到地，产生低电平信号，此时，若所述电 源管理单元210处于非上电或开机状态时，复位所述电源管理单元PMU210内的电源单元 Power219。 0030 请参考图3所示，其为图2中的电源管理单元在一个实施例中的电路示意图。除 说 明 书CN 102510275 A 4/6页 7 了电源单元Power219外，所述电源管理单元PMU还包括上电和开机检测单元211、驱动电路 213、复位检测单元215和逻辑判定单元217。 0031 所述上电和开机检测单元211检测所述电源管理单元PMU210是否处于上电或者 开机。
22、状态。 0032 所述驱动电路213在所述电源管理单元PMU210处于上电或者开机状态时驱动所 述复位端RSTO输出有效复位信号，否则驱动所述复位端RSTO输出无效复位信号。由于所 述复位端RSTO可以接外部复位电路220，在所述驱动电路213驱动所述复位端RSTO输出无 效的复位信号时，该外部复位电路220可以强制所述复位端RSTO输出有效复位信号，因此 需要对所述驱动电路213做限流保护。结合图2所示，所述复位端RSTO输出的有效复位信 号为低，在驱动电路213驱动所述复位端RSTO输出高电平(无效复位信号)时，而外部复 位按键S1强制性的将复位端RSTO接地，这样就需要带限流功能的驱动电。
23、路213以防止复 位端RSTO被短路时破坏电源管理单元210。 0033 在一个实施例中，所述驱动电路213包括依次串联在电源VCC和地之间的 PMOS(P-type Metal Oxide Semiconductor)晶体管MP3、电阻R2、NMOS(N-type Mental Oxide Semiconductor)晶体管MN2，所述PMOS晶体管MP3和电阻R2的中间节点(此时有 效复位信号为高电平，未图示)或所述NMOS晶体管MN2和电阻R2的中间节点作为所述复 位端RSTO，所述上电和开机检测单元211的输出通过所述PMOS晶体管MP3和NMOS晶体管 MN2的栅极控制所述PMOS晶。
24、体管MP3和NMOS晶体管MN2中的一个导通，另一个截止。所 述电阻R2可以在外部复位按键S1使得所述复位端RSTO输出有效复位信号时，来限制流过 PMOS晶体管MP3或NMOS晶体管MN2的电流，也可以说，可以限制流过所述外部复位电路的 电流。 0034 如图3所示，在此实施例中，所述NMOS晶体管MN2和电阻R2的中间节点作为所述 复位端RSTO，此时有效复位信号为低电平。所述驱动电路213还包括反相器INV2，其输入端 接所述上电检测或者开机检测单元211的输出端，其输出端与所述PMOS晶体管MP3和NMOS 晶体管MN2的栅极连接。 0035 很显然在其他实施例中，还可以采用其他方式进。
25、行限流，比如将图3中的驱动电 路中的PMOS晶体管MP3替换为一个电流源，这样同样可以起到限流的作用。再比如，也可 以采用其他带电流检测和电流控制的电路进行限流。 0036 所述复位检测单元215检测所述复位端RSTO是否输出有效复位信号。在一个实 施例中，所述复位检测单元215包括比较器comhy，所述比较器comhy将所述复位端RSTO的 电压与一参考电压VT进行比较以确定所述复位端RSTO是否输出有效复位信号。 0037 在本实施例中，所述复位检测单元215还包括反相器INV1，所述比较器comhy的 正相输入端接所述复位端RSTO，其反相输入端接参考电压VT，其输出端接反相器INV1的。
26、输 入端，反相器INV1的输出端作为所述复位检测电路215的输出端。比较器comhy负相输入 端的参考电压VT可以为电源电压VCC和地之间的任何电压。另外比较器comhy一般采用 迟滞型比较器，为了防止复位端RSTO信号上噪声影响，导致复位端RSTO电压位于参考电压 VT附近时，其输出信号反复翻转。 0038 在一个实施例中，所述比较器comhy可以为施密特触发器，其作用相当于一个自 带参考电压的比较器。 说 明 书CN 102510275 A 5/6页 8 0039 所述逻辑判定单元217在所述复位端RSTO输出有效复位信号且所述电源管理单 元PMU210处于非上电或开机状态时，输出有效复位。
27、信号以复位所述电源管理单元PMU210 内的电源单元Power219。具体的，当所述复位检测单元215检测到复位端RSTO输出有效复 位信号，且所述上电和开机检测单元211检测到所述电源管理单元PMU210为非上电或者开 机状态时，所述逻辑判定单元217输出有效电源复位信号，即电源单元Power219关掉所有 所需复位的电源输出。当信号RSTP恢复为无效复位信号，则系统自动释放RSTP信号为无 效电源复位信号，解除复位状态，然后电源单元Power219的电源输出开始重新启动；当上 电和开机检测单元211检测到所述电源管理单元210为上电或者开机状态时，无论复位检 测单元215检测到复位端RST。
28、O输出是否为有效复位信号，所述逻辑判定单元217输出无效 复位信号，电源单元Power219不被复位，这时为所述电源管理单元210初始化阶段(电源 上电或启动)，电源单元Power219不应被复位。 0040 在本实施例中，所述逻辑判定单元217为与非门NAND1，其一个输入端接所述上电 检测和开机检测单元211的输出端，另一个输入端接复位检测电路215的输出端，其输出端 与电源单元Power219相连。 0041 为了便于理解该发明，以下结合图2和图3对所述复位电路的工作过程进行详细 描述。 0042 当所述上电和开机检测单元211检测到所述电源管理单元PMU210处于上电或者 开机状态时，。
29、输出RSTA信号为低电平，当检测到所述电源管理单元PMU210处于非上电或者 开机状态时，输出RSTA信号为高电平。 0043 当所述驱动电路213接收到的RSTA信号为低电平时，反相器INV2输出高电平信 号，PMOS晶体管MP3截止，NMOS晶体管MN2导通，所述驱动电路输出低电平信号(即有效复 位信号)给复位端RSTO；当所述驱动电路213接收到的RSTA信号为高电平时，反相器INV2 输出低电平信号，PMOS晶体管MP3导通，NMOS晶体管MN2截止，所述驱动电路输出高电平 信号(即无效复位信号)给复位端RSTO，若此时外部复位按键S1同时导通，将复位端RSTO 强制连接到地，PMOS。
30、晶体管MP3的电流被R3限制，其电流等于VCC/(R2+R MP3 )，其中VCC为 电源电压，R2为电阻R2的电阻值，R MP3 为MP3导通电阻，从而电阻R2实现了对MP3的限流 保护。 0044 当所述复位检测电路215接收到所述复位端RSTO输出低电平信号(即有效复位 信号)，如图2所示，该低电平信号为地，其小于参考电压VT，比较器comhy输出低电平，该 电平信号通过反相器INV1反相后，输出信号RSTB为高电平，即检测到复位输出端RSTO输 出有效复位信号。当复位端RSTO输出高电平信号(即无效复位信号)，该电平信号为电源 电压VCC，其大于VT，比较器comhy输出高电平，该电平。
31、信号通过反相器INV1反相后，输出 信号RSTB为低电平，即检测到复位输出端RSTO输出无效复位信号。 0045 所述逻辑判定单元217即与非门NAND1对接收到的信号RSTA和RSTB进行逻辑判 定。当RSTB为高电平即所述复位检测单元215检测到复位端RSTO输出有效复位信号，且 RSTA为高电平即所述上电和开机检测单元211检测到所述电源管理单元PMU210为非上电 或者开机状态时，所述逻辑判定单元217输出低电平信号，该信号作为有效复位信号控制 电源单元Power219复位；当RSTA为低电平即上电和开机检测单元211检测到所述电源管 理单元PMU210为上电或者开机状态时，无论RST。
32、B为高电平还是低电平即无论复位检测单 说 明 书CN 102510275 A 6/6页 9 元215检测到复位端RSTO输出是否为有效复位信号，所述逻辑判定单元217输出高电平即 无效复位信号，电源单元Power不被复位。 0046 根据本发明的原理，明显也可以设计复外部复位按键连接在复位输出端RSTO和 电源VCC之间。这样复位端RSTO输出高电平表示有效复位，而低电平表示无效复位。内部 的逻辑设计只需反相即可。 0047 本发明的原理是将包括外部复位按键的外部复位电路的输出端与电源管理单元 的复位端相连，驱动所述外部复位按键可使得所述复位端输出有效复位信号，当处于上电 或开机状态时，所述电。
33、源管理单元控制复位端输出有效复位信号；当所述复位端输出有效 复位信号且处于非上电或开机状态时，复位所述电源管理单元内的电源单元，这样，仅通过 一个管脚就可以实现上电复位和外部复位功能，进而利于节省封装成本，也利于芯片小型 化。 0048 上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的 技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。 相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。 说 明 书CN 102510275 A 1/2页 10 图1 图2 说 明 书 附 图CN 102510275 A 10 2/2页 11 图3 说 明 书 附 图CN 102510275 A 11 。