《一种用于CMOS有源像素传感器的相关三采样电路.pdf》由会员分享，可在线阅读，更多相关《一种用于CMOS有源像素传感器的相关三采样电路.pdf（7页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102510452 A (43)申请公布日 2012.06.20 C N 1 0 2 5 1 0 4 5 2 A *CN102510452A* (21)申请号 201110317208.2 (22)申请日 2011.10.18 H04N 5/374(2011.01) H04N 5/378(2011.01) H04N 5/357(2011.01) (71)申请人中国科学院上海技术物理研究所 地址 200083 上海市虹口区玉田路500号 (72)发明人邓若汉 陈永平 陈世军 余金金 王洪彬 (74)专利代理机构上海新天专利代理有限公司 31213 代理人郭英 (54) 。
2、发明名称 一种用于CMOS有源像素传感器的相关三采 样电路 (57) 摘要 本发明公开了一种用于CMOS有源像素传感 器的相关三采样电路，它涉及CMOS有源像素传感 器(APS)信号噪声处理电路设计。传感器的行列 级采用了相关三采样电路，即三个行列级的采样 保持电路对CMOS有源像素的输出信号进行采样 保持，为在不同的工作情况下有效的抑制像素输 出信号中的随机噪声提供了两种选择：同一帧里 像素的“信号电压”和“复位电压”采样保持后做 差以消除FPN和抑制低频噪声；以及像素的“信号 电压”和下一帧的“复位电压”采样保持后做差来 消除FPN和抑制低频噪声。相关三采样电路可为 不同的工作情况，如积分。
3、时间的变化，提供不同的 噪声差除方案，可更好的抑制噪声。 (51)Int.Cl. 权利要求书1页 说明书2页 附图3页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 2 页 附图 3 页 1/1页 2 1.一种用于CMOS有源像素传感器的相关三采样电路，其特征在于该电路有三个相同 结构的含有一个开关、一个电容和一个输出缓冲器的采样保持电路；所述的三个采样保持 电路各按自己周期性的开启和断开开关来采样保持“复位电压”或“信号电压”，在表示像素 所检测到的光的强度以及进行噪声差除时，根据传感器积分时间的不同，选择用同一帧的 “复位电压”与“信号电压”进行噪。
4、声差除或用下一帧的“复位电压”与这一帧的“信号电压” 进行噪声差除来抑制CMOS有源像素传感器的噪声。 权 利 要 求 书CN 102510452 A 1/2页 3 一种用于 CMOS 有源像素传感器的相关三采样电路 技术领域 0001 本发明涉及CMOS有源像素传感器(APS)信号噪声处理电路的设计，具体是指在 CMOS-APS的行列级电路采用一种相关三采样电路，可在不同的工作条件下使用不同的采样 保持方案，更加有效的抑制了CMOS-APS的噪声。 背景技术 0002 到目前为止，用于可见光波段的固态图像传感器主要有电荷耦合器件(CCD)和互 补金属氧化物半导体(CMOS)图像传感器(CIS。
5、)。相比CCD，CIS由于具有低成本、低功耗、 易于与其它信号处理电路集成等优点，已越来越广泛的应用于各种领域。尽管CIS也有其 自身的缺点如：噪声一般相比CCD要大等，这些差距随着工艺的进步和更新更好的电路设 计也逐渐的变小，可以预计未来CIS将在大多数领域全面取代CCD。 0003 CIS的结构一般由有源像素阵列、行列信号处理电路、芯片级信号处理电路以及时 序驱动电路组成(如中国专利，专利号CN，1835551A，2005年3月18号)。由于相比CCD， 噪声一直是CIS的一个主要的缺点，因此噪声问题也一直是所有CIS器件需共同面对的问 题。而其中CIS有源像素电路作为整个CIS电路的第一。
6、级，它的噪声是整个CIS输出噪声 的最重要的来源。一般的做法是在行列级采用相关双采样(CDS)方法对像素的输出噪声进 行消除和抑制(如中国专利，专利号CN，1835551A，2005年3月18号)。在CDS方法中，从 APS阵列的一个像素产生复位电压和信号电压，将采样到的复位电压和信号电压做差就代 表像素所检测到的光的强度，并且在这两个信号做差时会同时消除固定图案噪声(FPN)和 低频噪声，由此提高了CIS的信噪比。在这里，“复位电压”一般指APS在信号电压读出之前 对光生电荷存储节点电容进行复位时所产生的电压，而“信号电压”指APS在对信号进行采 样时所产生的电压。 0004 然而，在CMO。
7、S-APS 3T结构中，CDS对低频噪声的抑制效果会随积分时间的增长而 降低，这是因为“复位电压”和“信号电压”这两个电压里的低频噪声的相关度会随时间间 隔的增大而降低。因此对长时间积分工作模式的3T结构CMOS-APS而言，CDS的噪声抑制 效果会极大的降低。 发明内容 0005 本发明的目的是提供一种行列噪声差除电路，解决现有技术中存在的3T结构 CMOS-APS的CDS方法的噪声抑制效果随积分时间的增长而变差的问题。 0006 为了达到上述目的，本发明采用一种相关三采样的噪声抑制方法来代替相关双采 样电路。所述的相关三采样电路包括：采样复位信号开关及相应的保持电容和列选通缓冲 器电路(B。
8、uffer)，采样光信号开关及相应的保持电容和列选通缓冲器电路(Buffer)，采样 下一帧的复位信号开关及相应的保持电容和列选通缓冲器电路(Buffer)。 0007 具体的做法是相关三采样电路采用了三个采样保持电路，能同时存储一个像素积 分后的“信号电压”和这一帧以及后一帧的“复位电压”。这样在对噪声进行差除时，可以有 说 明 书CN 102510452 A 2/2页 4 两种选择：在积分时间较短时，采用同一帧的“信号电压”和“复位电压”做差除；在积分时 间较长时，采用“信号电压”和下一帧的“复位电压”做差除。这样做的好处在长时间的积 分时的噪声抑制效果要好于相关双采样方法。 0008 本。
9、发明的最大优点是：在不需要改变工艺和基本不增加CIS系统电路的复杂度的 前提下，直接在行列CDS的基础上增加一个采样保持电路就能实现，具有不需要改变工艺、 电路设计简单和噪声抑制效果更好等优点。 附图说明 0009 图1是CMOS有源像素传感器的方框图。 0010 图2是现有技术的一般的相关双采样的电路框图。 0011 图3是本发明提出的相关三采样(CTS)方法的电路图。 0012 图4是采用了相关三采样(CTS)的CMOS有源像素传感器的时序图。 具体实施方式 0013 下面结合附图，对本发明的具体实施方式作进一步的详细说明： 0014 如图2所示，相关三采样电路由三条各自独立的采样保持电路。
10、构成。每条采样保 持电路包括一个开关、一个电容以及一个输出Buffer。开关由周期性的时钟控制着开启和 关闭，控制着列像素总线对电容的充电和保持过程。三个开关的导通时间先后不一，分别 对应着“复位电压”、“信号电压”以及下一帧的“复位电压”的读出时间，在完成对各自的电 容器充电后，先后各自断开。输出Buffer也是由周期时钟来控制导通和断开的，在采样电 容充电完成后，输出Buffer被时钟控制导通，这三个电压信号同时输出至后级信号处理电 路，完成噪声差除以及信号放大等过程。 0015 工作原理：如图3电路时序示意图所示，在每一列的一个像素复位后，相关三采样 的开关 1 首先导通，在一定的时间后。
11、开关 1 断开，此时电容C SH1 充电完成，存储的电荷为 Q 1 ，则此时存储的“复位电压”为：V reset Q 1 /C SH1 ；经过一段时间的积分后，开关 2 导通，在 一定的时间后开关 2 断开，此时电容C SH2 充电完成，存储的电荷为Q 2 ，则此时存储的“信号 电压”为：V sig Q 2 /C SH2 ；随后再对该像素进行复位，开关 3 导通，在一定的时间后开关 3 断开，此时电容C SH3 充电完成，存储的电荷为Q 3 ，则此时存储的“复位电压”为：V * reset Q 3 / C SH3 。其中，三个电容的大小相等，有C SH1 C SH2 C SH3 C SH ，则CTS信号差除可以用V reset -V sig 或V * reset -V sig 表示，在短的时间积分时，一般可采用V reset -V sig ，而长的时间积分时，则宜采用 V * reset -V sig 。上述为对噪声抑制效果进行的选择，另外采用V * reset -V sig 也可以提高帧频。 说 明 书CN 102510452 A 1/3页 5 图1 说 明 书 附 图CN 102510452 A 2/3页 6 图2 图3 说 明 书 附 图CN 102510452 A 3/3页 7 图4 说 明 书 附 图CN 102510452 A 。