自封闭的非对称互连结构.pdf

公开了使得未着落的导电互连特征和邻近的导电特征之间的提高的短路容限成为可能的技术。例如，当光刻配准误差引起邻近的导电特征物理上比预期的更靠近时，提供的所述技术是特别有用的，但是当该接近是有意的时也能够使用提供的所述技术。在某些实施例中，使用电迁移管理材料(EMM)的层和一个或多个绝缘体层能够实施所述技术，其中，具有多个层以实现差别刻蚀速率。特别地，所述目标着落焊盘上方的材料的所述总刻蚀速率快于所述偏离目标着落焊盘上方的材料的所述总刻蚀速率，其导致具有非对称的逐渐变细或轮廓的自封闭的导电互连特征。所述差别刻蚀速率可以起因于例如所述EMM层的配置或起因于具有不同刻蚀速率的伴随的刻蚀层。

权利要求书1.  一种半导体器件，包括：第一绝缘体结构，所述第一绝缘体结构在其中具有金属特征；第二绝缘体结构，所述第二绝缘体结构在其中具有金属特征；介入层，所述介入层位于所述第一绝缘体结构和所述第二绝缘体结构之间，其中，所述第一绝缘体结构、所述介入层、以及所述第二绝缘体结构被布置为层叠体；以及导电互连特征，所述导电互连特征连接所述第一绝缘体结构的所述金属特征与所述第二绝缘体结构的所述金属特征，所述导电特征穿过所述介入层并非对称地逐渐变细以着落在所述第一绝缘体结构的所述金属特征上。2.  根据权利要求1所述的器件，其中，所述导电互连特征是未着落的过孔。3.  根据权利要求1或2所述的器件，其中，所述导电互连特征的非对称的逐渐变细相对于在不存在非对称的逐渐变细的情况下的在所述第一绝缘体结构的所述金属特征与所述第一绝缘体结构中的邻近金属特征之间的距离，增大了所述第一绝缘体结构的所述金属特征与所述第一绝缘体结构中的邻近金属特征之间的距离。4.  根据前述权利要求中的任一项所述的器件，其中，所述导电互连特征着落于其上的所述第一绝缘体结构的所述金属特征包括目标着落焊盘，并且对于给定的刻蚀工艺，位于所述目标着落焊盘上方的材料的总刻蚀速率比位于所述非对称的逐渐变细处下方的偏离目标着落焊盘上方的材料的总刻蚀速率快。5.  根据前述权利要求中的任一项所述的器件，其中，所述第一绝缘体结构和所述第二绝缘体结构中的每一个都包括两个或更多绝缘体层的多层 结构，并且所述非对称的逐渐变细形成在所述两个或更多绝缘体层中的至少一个中。6.  根据前述权利要求中的任一项所述的器件，其中，所述第一绝缘体层和所述第二绝缘体层中的每一个都包括双层结构，每一个双层结构都包含基底层和帽子层。7.  根据权利要求6所述的器件，其中，对于给定的刻蚀工艺，基底层刻蚀速率相对于帽子层刻蚀速率的比率大于5。8.  根据权利要求6或7所述的器件，其中，所述非对称的逐渐变细至少部分地形成在所述第一绝缘体层的所述帽子层中。9.  根据权利要求6至8中的任意一项所述的器件，其中，所述基底层包括介电常数低于二氧化硅的介电常数的超低电介质材料，并且所述帽子层包括密度大于所述基底层的密度的电介质材料。10.  根据权利要求1至4中的任一项所述的器件，其中，所述介入层具有可变厚度，所述可变厚度在所述介入层在所述第一绝缘体结构的所述金属特征上方的位置处的厚度相对于阻挡层在所述第一绝缘体结构的其它部分上方的位置处的厚度较薄。11.  根据权利要求10所述的器件，其中，所述介入层在所述第一绝缘体结构的所述金属特征上方的位置处的厚度比介入层在所述第一绝缘体结构的所述其它部分上方的位置处的厚度薄两倍以上。12.  根据权利要求10或11所述的器件，其中，对于给定的刻蚀工艺，绝缘体材料和较薄的介入层材料的总刻蚀速率比绝缘体材料和较厚的介入层材料的总刻蚀速率快，并且这两个总刻蚀速率的比率大于1。13.  根据权利要求12所述的器件，其中，所述比率大于5。14.  根据权利要求10至13中的任一项所述的器件，其中，所述非对称的逐渐变细至少部分地形成在所述介入层中。15.  根据权利要求1至4中的任一项所述的器件，其中，所述介入层具有均匀的厚度且不位于所述第一绝缘体结构的所述金属特征上。16.  根据权利要求15所述的器件，其中，所述导电互连特征着落于其上的所述第一绝缘体结构的所述金属特征包括目标着落焊盘，并且对于给定的刻蚀工艺，位于所述目标着落焊盘上方的材料的总刻蚀速率相对于位于所述非对称的逐渐变细处下方的偏离目标着落焊盘上方的材料的总刻蚀速率的比率大于5。17.  根据权利要求15或16所述的器件，其中，所述非对称的逐渐变细至少部分地形成在所述介入层中。18.  根据权利要求15或17所述的器件，其中，所述第一绝缘体结构和所述第二绝缘体结构中的每一个绝缘体结构都是具有相同绝缘体材料的连续层。19.  一种电子系统，所述电子系统包括根据前述权利要求中的任一项所述的器件。20.  根据权利要求19所述的电子系统，其中，所述系统是计算系统。21.  一种多层集成电路器件，包括：第一绝缘体结构，所述第一绝缘体结构在其中具有一个或多个金属特征；第二绝缘体结构，所述第二绝缘体结构在其中具有一个或多个金属特 征；电迁移阻挡层，所述电迁移阻挡层位于所述第一绝缘体结构和所述第二绝缘体结构之间，其中，所述第一绝缘体结构、电迁移阻挡、以及第二绝缘体结构被布置成层叠体；以及导电互连特征，所述导电互连特征连接所述第一绝缘体结构的所述金属特征中一个金属特征与所述第二绝缘体结构的所述金属特征中一个金属特征，所述导电特征穿过所述电迁移阻挡层并非对称地逐渐变细以着落在所述第一绝缘体结构的相应的金属特征上，其中，所述导电互连特征的非对称的逐渐变细相对于在不存在非对称的逐渐变细的情况下的在所述第一绝缘体结构的所述相应的金属特征与所述第一绝缘体结构中的邻近金属特征之间的距离，增大了所述第一绝缘体结构的相应的金属特征与所述第一绝缘体结构中的邻近金属特征之间的距离。22.  根据权利要求21所述的器件，其中，所述第一绝缘体结构和所述第二绝缘体结构中的每一个都包括两个或更多绝缘体层的多层结构，并且所述非对称的逐渐变细形成在所述两个或更多绝缘体层中的至少一个绝缘体层中。23.  根据权利要求21或22所述的器件，其中，所述非对称的逐渐变细至少部分地形成在所述电迁移阻挡层中。24.  根据权利要求23所述的器件，其中，所述第一绝缘体结构和所述第二绝缘体结构中的每一个绝缘体结构都是相同的绝缘体材料的连续层。25.  一种用于形成半导体器件的方法，包括：提供在其中具有金属特征的第一绝缘体结构；提供在其中具有金属特征的第二绝缘体结构；在所述第一绝缘体结构与所述第二绝缘体结构之间提供电迁移阻挡层，其中，所述第一绝缘体结构、所述电迁移阻挡、以及所述第二绝缘体结构被布置成层叠体；以及提供导电互连特征，所述导电互连特征连接所述第一绝缘体结构的所述金属特征与所述第二绝缘体结构的所述金属特征，所述导电特征穿过所述电迁移阻挡层并非对称地逐渐变细以着落在所述第一绝缘体结构的所述金属特征上。26.  根据权利要求25所述的方法，其中，所述导电互连特征是未着落的过孔。27.  根据权利要求25至26中的任一项所述的方法，其中，所述导电互连特征着落于其上的所述第一绝缘体结构的所述金属特征包括目标着落焊盘，并且对于给定的刻蚀工艺，位于所述目标着落焊盘上方的材料的总刻蚀速率比位于所述非对称的逐渐变细处下方的偏离目标着落焊盘上方的材料的总刻蚀速率快。

说明书自封闭的非对称互连结构
背景技术
在集成电路的制造中，通常使用铜大马士革工艺在半导体衬底上形成互连。该工艺典型地开始于在绝缘体层中刻蚀的沟槽和/或过孔，然后充以铜金属以形成互连。经常期望通过增加绝缘体和金属填充特征的附加层来层叠多个层以形成集成电路。在该情况下，各种互连特征能够用于将一个层电连接至另一个层，如关于给定的集成电路设计所期望的那样。然而，随着器件尺寸继续按比例缩小，特征变得更窄并且更紧靠在一起，引起若干非平凡问题的增加。
附图说明
图1示例了示出了由光刻配准误差引起的未着落的过孔的范例的层叠的导电互连特征；
图2A-I示例了根据本发明的实施例的示出了自封闭的互连特征的形成的一系列集成电路结构的侧视截面图；
图3A-G示例了示出了根据本发明的另一个实施例的自封闭的互连特征的形成的一系列集成电路结构的侧视截面图；
图4A-G示例了示出了根据本发明的另一个实施例的自封闭的互连特征的形成的一系列集成电路结构的侧视截面图；
图4G＇示例了根据本发明的另一个实施例的具有自封闭的互连特征的集成电路结构的侧视截面图；
图5A示出了具体范例实施例，其中，底层金属着落焊盘是动态随机存取存储器(DRAM)集成电路结构中的下层的金属线；
图5B和5C各自示例了图5A中示出的未着落的过孔的展开图，并且该未着落的过孔是根据本发明的一个实施例配置的；
图6A-B各自示例了根据本发明的某些实施例的可以使用的各种绝缘体材料的电性能；
图7A示例了将常规的层叠的导电互连结构和根据本发明的实施例配置的层叠的导电互连结构中的电场强度和位置进行了对比的仿真；
图7B图形化地示例了相对于常规的层叠导电互连结构，关于根据本发明的实施例配置的层叠的导电互连结构的电场强度的减小；
图8示例了具有利用根据本发明的实施例形成的导电结构实施的一个或多个器件的范例计算系统。
如将意识到的，图不必按比例绘制或旨在将要求保护的发明限制于示出的具体配置。例如，当某些图通常指示直线、直角、以及平滑表面时，考虑到使用的处理设备和技术的真实世界的限制，结构的实际实施可能比完美的直线、直角有差距，并且某些特征可以具有表面拓扑要不就是非平滑的。总之，图仅仅提供为示出范例结构。
具体实施方式
公开了使得在集成电路的未着落的导电互连特征(例如，过孔)和邻近的导电特征之间的提高的短路容限成为可能的技术。如鉴于此公开内容将意识到的，未着落的互连特征是其中特征的部分在其目标着落焊盘上而特征的部分不在目标着落焊盘上中的一种。与打算中的目标着落焊盘相邻的区域于此普遍被称为偏离目标着落焊盘。例如当光刻配准误差引起邻近的导电特征物理上比预期的更靠近时，提供的技术是特别有用的，但是当该接近是有意的(诸如在其中期望高的封装密度的集成电路中)时也能够使用该提供的技术。在某些实施例中，使用电迁移管理材料(EMM)的层和一个或多个绝缘体层能够实施该技术，其中，具有多个层以实现差别刻蚀速率。特别地，目标着落焊盘上方的材料的总刻蚀速率快于偏离目标着落焊盘上方的材料的总刻蚀速率，其导致具有非对称的逐渐变细或轮廓的自封闭的导电互连特征。所得到的非对称的逐渐变细相对于该互连特征和与互连特征的着落焊盘邻近的导体有效地增大了短路容限。刻蚀速率的差别性质可以起因于例如EMM层自身的具体配置和/或具有不同的刻蚀速率的绝缘体层(或其它适合的材料层)的组合。
总体概述
如先前解释的，经常期望，通过使用标准的沉积光刻技术添加绝缘体 和金属填充的特征的附加层来层叠集成电路的多个层。因为例如光刻配准误差的增大的重要性，提供更小的特征尺寸的该常规工艺的按比例缩放能够是困难的。例如，图1示出了示例了与光刻配准误差相关联的有问题的偏移的范例互连结构。如能够看到的，打算连接上金属(例如，M3)和下金属A(例如，M2)的过孔是未对准的，并且因此偏移更靠近临近的下金属B，由此留下导体特征之间的降低的距离D。此降低的间隔能够导致不充足的短路容限和减小的与时间相关电介质击穿(TDDB)，或者甚至完全的短路。应当指出，即使当过孔不完全短接至临近的导体，距离D能够减小至其中将过孔和临近的导体分离的薄的绝缘体不能够承受由例如～1V电力供应生成的典型的场的点(point)。最终结果是在短路的情况下的良品率附带结果或者当间隔D不能够支持工作场时的可靠性容限。如将意识到的，虽然为了示例的目的在这里使用了具体的范例过孔和金属层，但是问题能够存在于所有的下金属层(例如，从M1至M9，等)，并且在更普遍的意义上，存在于易受起因于光刻配准误差或高的封装密度的不充足的短路容限影响的具有导电特征的多层的任何集成电路结构中。
从而，以及根据一个实施例，技术提供为形成诸如通孔型过孔和镶嵌特征(例如，沟槽/过孔结构)之类的导电互连特征，以用于将集成电路的一层电连接至该集成电路的另一层。在某些实施例中，技术实施于包含电迁移管理材料(EMM)的层或其它适合的介入层和一个或多个绝缘体层的集成电路结构中，其中，提供多个层以实现差别刻蚀速率成为可能。如鉴于此公开内容将显而易见的，刻蚀速率的差别性质可以起因于EMM层自身的具体配置，和/或起因于具有不同刻蚀速率的绝缘体层的组合。将绝缘体层(例如，连续的或多层)沉积于EMM层上方，以及然后能够对未着落的过孔或其它导电互连特征进行图形化并且刻蚀为绝缘体层。刻蚀速率普遍是均匀的，直到遇到EMM(或其它适合的介入层)。从这一点上，EMM和/或在偏离目标着落焊盘上方提供的绝缘体层中的一个或多个绝缘体层的刻蚀速率低于EMM和/或在目标着落焊盘上方的绝缘体材料的刻蚀速率，导致自封闭过孔(SEV)或具有非对称的逐渐变细的其它互连特征，由此相对于其邻近的导体增大了短路容限。
在某些该范例情况下，将EMM层(或其它适合的介入层)均匀地沉积 于底层填充金属和具有基底绝缘体层和帽子绝缘体层的双层绝缘体层结构上方。在此范例情况下，将EMM层均匀地提供于目标着落焊盘和偏离目标着落焊盘两者上方，并且因此实际上无法有助于有差别的刻蚀速率。相反，差别刻蚀速率起因于比基底绝缘体层具有更低的刻蚀速率的帽子绝缘体层，在工艺的更早些中的沟槽形成期间已经去除了目标着落焊盘上方的帽子绝缘体层。从而，刻蚀速率普遍是均匀的，直到遇到EMM。在这点上，EMM和帽子绝缘体层的总刻蚀速率低于基底绝缘体层和EMM层的总刻蚀速率，导致具有非对称的逐渐变细的自封闭的互连特征，由此相对于其邻近的导体增大了短路容限。在某些具体的该情况下，例如，关于基底层和帽子层的刻蚀选择性大于5:1，使得对于给定的基底层刻蚀工艺，帽子绝缘体材料刻蚀比基底绝缘体材料慢5倍以上。然而，如将意识到的，应当指出，刻蚀选择性将从一个实施例改变至下一个实施例，取决于诸如绝缘体材料选择以及层厚度和刻蚀化学和期望的短路容限之类的因子，并且要求保护的发明不旨在限于任何特定的刻蚀速率方案。相反，能够使用使得如于此描述的非对称的逐渐变细成为可能的任何刻蚀速率方案(例如，诸如关于基底层和帽子层的刻蚀选择性大于1:1或大于2:1等的那些刻蚀速率方案)。如将进一步地意识到的，绝缘体结构可以具有多个层(例如，具有三种类型绝缘体层或其它介入材料层的三层绝缘体结构，每一种类型的绝缘体层或其它介入材料层与期望的刻蚀速率相关联)，并且这些层中的一个或多个层可以影响差别刻蚀速率。还应当指出，某些实施例可以在没有EMM层的情况下得以实施，并且仅仅具有提供期望的总的差别刻蚀速率以引起如于此描述的非对称的逐渐变细的两个或更多不同的材料层(绝缘体层和/或其它适合的材料层的)。
在其它范例实施例中，可以将可变厚度的EMM层(或其它适合的介入层)沉积于绝缘体结构的底层填充金属的上方，其中，差别刻蚀速率有效地起因于相对于绝缘体结构上方的位置处的EMM层厚度的底层填充金属(目标着落焊盘)上方的一个或多个位置处的较薄的EMM层。在一个具体的该实施例中，在一个或多个点处的绝缘体材料上方的EMM层是底层填充金属上方的一个或多个点处的EMM层的厚度的两倍以上。刻蚀速率普遍是均匀的，直到遇到EMM，其中可变的EMM厚度导致具有非对称的逐渐变 细的自封闭的互连特征，由此相对于其邻近的导体增大了短路容限。在该情况下，绝缘体结构能够具有任何数量的配置，包含由绝缘体材料的单个连续层构成的那些配置，或者利用具有基底层和帽子层的双层构造或任何其它期望的多层构造构成的那些配置，只要目标着落焊盘上方的材料的总刻蚀速率与偏离目标着落焊盘上方的材料的总刻蚀速率的比(对于给定的刻蚀工艺)大约1(例如，>2、或>3…或>5等)并且提供了期望的非对称的逐渐变细即可。
在其它范例情况下，在下金属层的沉积之前，将均匀的EMM层(或其它适合的介入层)沉积于绝缘体结构上方并且在沟槽形成期间对均匀的EMM层进行图形化。然后能够沉积下金属层，并且然后能够将随后的绝缘体层(例如，连续的或多层)沉积于经图形化的EMM层和下金属层上方。然后能够对未着落的过孔或其它导电互连特征进行图形化并且刻蚀为绝缘体层。如将意识到的，刻蚀速率普遍是均匀的，直到遇到经图形化的EMM。然而，EMM(或其它适合的介入层)刻蚀比一种绝缘体材料或多种绝缘体材料慢得多，导致具有非对称的逐渐变细的自封闭的互连特征，由此相对于其邻近的导体增大了短路容限。为了生成根据某些该实施例的自封闭的互连结构，目标着落焊盘上方的材料的总刻蚀速率与偏离目标的着落焊盘上方的材料的总刻蚀速率的比(对于给定的刻蚀工艺)大于1。
如将意识到的，应当指出，不是所有的实施例中都需要电迁移阻挡层(EMM层)。例如，在某些范例情况下，在金属层的沉积之前，将任何期望材料(例如，诸如氮化硅之类的钝化材料、诸如氮化钽之类的扩散阻挡材料、诸如二氧化硅或有机硅酸盐之类的绝缘体材料、或任何其它适合的材料)的非均匀的帽子层或介入层沉积于基底层(例如，连续的或多层)上方并且在沟槽形成期间对该均匀的帽子层或介入层进行图形化。然后能够将金属层沉积至基底层中，并且然后能够将随后的基底层(例如，连续的或多层)沉积于经图形化的帽子层/介入层和金属上方。如果如此期望的话，此随后的基底层也可以包含帽子层/介入层。在任何情况下，然后能够对未着落的过孔或其它导电互连特征进行图形化并且刻蚀为随后的基底层。如将意识到的，刻蚀速率普遍是均匀的，直到遇到经图形化的帽子层/介入层。然而，帽子层/介入层刻蚀比基底层慢得多，导致具有非对称的逐 渐变细的自封闭的互连特征，由此相对于其邻近的导体增大了短路容限。如鉴于此公开内容将意识到的，为了生成根据某些该实施例的自封闭的互连结构，目标着落焊盘上方的材料的总刻蚀速率与偏离目标的着落焊盘上方的材料的总刻蚀速率的比(对于给定的刻蚀工艺)大于1。
从而，当随后提供根据本发明的实施例的未着落的互连特征时，关于目标着落焊盘上方的一个或多个点处的材料的总刻蚀速率快于偏离目标着落焊盘上方的一个或多个点处的材料的总刻蚀速率，其导致具有非对称的逐渐变细或轮廓的自封闭的导电互连特征。许多适合的EMM(有时于此被称为电迁移阻挡材料)、绝缘体材料(有时被称为电介质)、金属/合金材料(有时被称为填充金属、成核金属或种子金属)、和/或任何替代的介入材料和，以及许多适合的制造工艺(例如，湿法/干法刻蚀、光刻、化学气相沉积、原子层沉积、旋涂沉积、或物理气相沉积、电镀、无电沉积)能够用于实施本发明的实施例。
具有双层绝缘体的互连结构
图2A-I示例了根据本发明的实施例配置的自封闭的互连特征的形成的一系列集成电路结构的侧视图。
如能够看到的，图2A示例了具有包含基底层和帽子层的双层配置的层间电介质(ILD)层。如将意识到的，如鉴于此公开内容将意识到的，结构可以形成为衬底的部分或另外形成于衬底上，并且可以以若干方式和使用任何数量的材料来配置。使用诸如化学气相沉积(CVD)、原子层沉积(ALD)、旋涂沉积(SOD)、物理气相沉积(PVD)、或其它适合的沉积工艺之类的常规的工艺能够沉积基底绝缘体层和帽子绝缘体层中的每一个，并且然后如通常做的那样(例如，通过化学机械平坦化，或CMP)进行平坦化。基底绝缘体层和帽子绝缘体层厚度能够极大地变化，但是在某些范例实施例中对于基底绝缘体层是在50nm至5000nm的范围中以及对于帽子绝缘体层是在2nm至200nm的范围中。基底绝缘体层和帽子绝缘体层中的任一个或两者在某些范例实施例中可以包括多个子层(相同的或不同的材料的)，或者可以各自是单个的层。在另外其它实施例中，基底层和帽子层实施为由单个沉积方法提供的单个的层的等级(gradation)(例如，可以更改等离子腔中的工艺条件以提供密度梯度，使得不存在明显的界面)。 能够使用许多绝缘体层配置并且要求保护的发明不旨在限于任何特定的一组材料系统或几何结构。
能够使用的绝缘材料例子包括例如氮化物、氧化物、氮氧化物、碳化物、碳氧化物、聚合物、硅烷、硅氧烷、或其它适合的绝缘材料。在某些实施例中，基部绝缘体层实施为具有超低k绝缘材料，帽子绝缘体层实施为具有低或高k电介质材料。超低电介质材料通常具有更大的多孔性，因此相对于具有更高介电常数的密度更大的材料具有更快的刻蚀率。低k电介质材料例子包括二氧化硅、碳掺杂氧化物(CDO)、有机聚合物如全氟环丁烷或聚四氟乙烯、氟硅玻璃(FSG)、以及有机硅酸盐如倍半硅氧烷、硅氧烷、或有机硅酸盐玻璃。超低k电介质材料的例子通常包括任何这样的低k材料，但是配置为具有气孔或其它空隙以进一步降低密度和介电常数。高k电介质材料的例子包括例如氧化铪、硅氧化铪、氧化镧、氧化铝镧、氧化锆、硅氧化锆、氧化钽、氧化钛、氧化钛锶钡、氧化钛钡、氧化钛锶、氧化钇、氧化铝、氧化钽钪铅、以及铌酸锌铅。
在某些具体范例实施例中，基底绝缘体材料能够是例如超低电介质材料，诸如具有小于2.3的介电常数k和大于35体积％的气孔率的有气孔的SiCOH。在该范例情况下，帽子绝缘体层能够是例如具有在大约2.8至3.0的范围中的介电常数k和小于10体积％的气孔率的相对密度更大的SiCOH，或者等离子体增强CVD(PECVD)氧化物(例如，二氧化硅)或氮化物(例如，氮化硅)。在更普遍的意义上，基底绝缘体的刻蚀速率大于帽子绝缘体层材料的刻蚀速率。继续进行使用了用于基底层的有气孔的SiCOH和用于帽子层的密度更大的SiCOH的具体范例，实现了帽子层和基底层的刻蚀中具有大于2:1选择性的刻蚀工艺。如鉴于此公开内容将意识到的，具有超低k/有气孔的基底层的双层结构的使用提供了目标着落焊盘上方的快速刻蚀和未着落过孔的相对更高k/密度更大的帽子层自对准安置。
在某些进一步的具体范例实施例中，帽子层满足下面的标准：低泄漏；扩展的TDDB稳定性；对基部层良好的粘附性；基部层刻蚀化学中大于5:1的刻蚀选择性。如图6A中示出的，碳氮化物材料呈现出比典型的超低k电介质高几个数量级稳定的TDDB。特别地，图6A示出了与典型CDO材料对比的碳氮氧化物材料(OxyCDN)的TDDB。如在图6B中示出的，该碳 氮化物材料也比诸如CDO之类的超低k电介质泄漏更小。而且，该碳氮化物材料在典型的CDO刻蚀化学中呈现出非常低的刻蚀速率。例如，根据范例实施例，选择性刻蚀测试表明，能够以15nm OxyCDN帽子层非常小的损失在CDO基部层中刻蚀全尺寸的沟槽(例如，50nm至100nm)。
如图2B和2C中示出的，可以执行常规的处理以对沟槽进行图形化和刻蚀(图2B)，并且然后利用金属对其进行填充(图2C)。尽管仅仅示出了两个沟槽，但是能够提供任何数量的金属化的沟槽。如将意识到的，任何适合的光刻图形化和刻蚀工艺能够用于对沟槽进行刻蚀(例如，湿法和/或干法，各向同性的和/或各向异性的等)，并且沟槽的形状将取决于正被形成的互连特征(例如，单镶嵌、双镶嵌等)。金属能够是任何适合的金属(例如，铜、镍、银、金、铂、钴、钨或诸如铜-钴、铜-锡、钴磷钨、镍-磷-钨之类的其合金、或任何其它适合的填充金属)。任何适合的金属沉积工艺(例如，PVD、CVD、ALD、电沉积或无电沉积)可以用于将互连填充金属沉积至沟槽中，取决于诸如沟槽轮廓和纵横比之类的因子。在某些实施例中，沟槽可以内衬有阻挡层(以阻止电迁移至绝缘体层中)和/或种子层(以帮助沟槽的金属化)、或任何其它期望的层。在金属沉积之后，处理可以进一步的包含例如平坦化和清洁，以制备用于随后的处理的结构。
在任何情况下，金属线可以然后凹进帽子层表面之下，如图2D中示出的。这能够例如利用柠檬酸/过氧化物混合物或任何其它常规用于刻蚀铜或其它典型的填充金属的化学品(例如，任何酸+过氧化物)来实现。在某些具体的实施例中，使金属线凹进涉及使用含有刻蚀剂、氧化剂、抑制剂、以及溶剂的化学品对金属线进行均匀的不受结晶取向影响的湿法刻蚀。在该情况下，将抑制剂和溶剂添加至刻蚀剂中，通过在刻蚀期间在导电材料上形成钝化层，从而提供对填充金属材料的均匀的刻蚀而不受结晶取向影响。含有刻蚀剂、氧化剂、抑制剂、以及溶剂的湿法刻蚀化学品提供了对金属线的刻蚀深度的控制，使得仅使金属线的部分(例如，5％至50％)凹进。在一个具体的该实施例中，对金属线进行湿法刻蚀的化学品包括约1质量％至约40质量％之间的刻蚀剂、约1质量％至约10质量％之间的氧化剂、以及约0.1质量％至约1质量％之间的抑制剂、以及约1质量％至约60质量％之间的有机溶剂。在一个实施例中，对金属线进行刻蚀的化学品包含： 刻蚀剂，例如甘氨酸、乙二胺四乙酸、α-氨基酸、聚羧酸或其组合；氧化剂，例如过氧化物、臭氧、高锰酸盐、络酸盐、过硼酸盐、次卤酸盐或其组合；抑制剂，例如唑、胺、氨基酸、磷酸盐、膦酸盐或其组合；以及溶剂。溶剂可以是例如水系(例如，水)、或有机溶剂(例如，碳酸丙烯酯、环丁砜、乙二醇醚、二氯甲烷等)。鉴于此公开内容，许多刻蚀化学将是显而易见的。进一步参照图2D，示出的范例实施例中的凹陷的深度是直到基部绝缘体的顶部(例如，大约15nm至50nm)，但是其它实施例可以具有更浅的或更深的凹陷，如图2D中虚线指示的，示出了范例替代刻蚀深度和替代刻蚀图形。如将意识到的，虽然图2C和2D中分别示出了完全金属填充和随后的凹进，但是其它实施例可以包含在沟槽内具有期望水平的部分金属填充，由此消除了或降低了凹陷刻蚀(recess etch)。
在此范例实施例中，然后将于此普遍被称为电迁移管理(EMM)层的保角的电迁移阻挡层沉积于帽子层和填充金属上。能够使用任何适合的沉积技术(例如，ALD、CVD、PVD等)来沉积EMM层。在某些范例实施例中，EMM层实施为具有氮化硅、碳化硅、氧化碳化硅、氮化氮化硅、钛、氮化钽、氮化钛、氮化钨、氮化钼、或其它适合的该材料(诸如典型地用于钝化、刻蚀停止、以及电迁移阻挡的那些材料)。应当指出，考虑到EMM同样地影响对目标着落焊盘和偏离目标着落焊盘两者的总刻蚀速率，EMM的刻蚀速率能够比双层材料的刻蚀速率更慢或更快或与双层材料的刻蚀速率相同。在某些范例情况下，EMM层具有例如2nm和200nm(例如，30nm至50nm)的范围中的厚度。如鉴于此公开内容将意识到的，EMM层的厚度能够极大地改变，并且要求保护的发明不旨在限于任何特定范围的厚度。实际上，某些实施例不包含EMM层。如图2F中示出的，然后使用如先前参照图2A描述的工艺和基底/帽子材料能够提供包含于层叠的集成电路结构中的紧邻的ILD双层。
如图2G中示出的，然后对未着落的过孔进行图形化和刻蚀。如能够看到的，过孔朝临近的沟槽偏移，使得过孔刻蚀的一部分在目标着落焊盘上方以及过孔刻蚀的一部分在偏离目标着落焊盘上方。例如使用标准光刻能够在ILD双层中形成过孔，如典型地做得那样，标准光刻包含过孔图形化和接着抛光、清洗等之后的随后的刻蚀工艺。例如使用湿法和/或干法刻蚀 技术能够执行图形化和刻蚀工艺。过孔尺寸能够改变，取决于应用。在一个范例情况下，过孔开口大约5nm至500nm(例如，20至45nm)，并且具有大约8:1至2:1(例如，4:1)的范围中的纵横比。在其它实施例中，应当指出，过孔可以是包含过孔和上部的更宽的沟槽部分的双镶嵌结构的部分，将参照图5A-B中示出的范例实施例反过来讨论双镶嵌结构。如将意识到的，期望的互连结构的尺寸和纵横比将从一个实施例改变至下一个实施例，并且要求保护的发明不旨在限于任何特定范围的尺寸或结构配置(例如，单镶嵌或双镶嵌等)。
如参照图2G能够进一步看到的，过孔刻蚀是均匀的，只要刻蚀表面在EMM层上方即可。当由底层ILD帽子接着的EMM层的刻蚀开始时，相对于基底绝缘体层的差别刻蚀速率引起过孔的轮廓如图2H中指示的那样非对称地逐渐变细，由此提供在过孔底部形状中的并且普遍在偏离目标着落焊盘上方的非对称的逐渐变细。这是普遍因为帽子ILD层具有比基底ILD层更低的刻蚀速率。换个说法，目标着落焊盘上方的材料的总刻蚀速率快于偏离目标着落焊盘上方的材料的总刻蚀速率。在某些范例情况下，对于给定的刻蚀工艺，基底层刻蚀速率与帽子层刻蚀速率的比大约1，并且在依然其它情况下大于5(尽管能够使用任何适合的有差别的刻蚀速率，诸如1.5:1、2:1、3:1、4:1等)。
然后能够对过孔进行金属化(使用关于填充下部金属沟槽的类似于参照图2C讨论的那些材料和工艺的材料和工艺，并且可以或可以不包含附加的支撑层(例如，扩散阻挡、成核层、粘附层、和/或其它期望的层)。如图2I中示例的，最终结果是过孔是自封闭的并且降低了向右短路至邻近的填充金属的可能性。图7A示例了将常规的层叠的导电互连结构(诸如图1中示出的一个层叠的导电互连结构)和根据本发明的实施例配置的层叠的导电互连结构(诸如图2I中示出的一个导电互连结构)中的电场强度和位置进行了对比的仿真。如能够看到的，最强场的位置从常规结构(图7A的左部)的ILD偏移至自封闭的非对称的过孔流(via flow)(图7A的右部)中的帽子层。图7B图形地示例最大电场强度(Emax)降低了20-30％，其转换成电介质击穿的时间(TDDB)的显著增大(例如，>5倍的提高)。
鉴于此公开内容，许多改变将显而易见。例如，在某些实施例中，选 择性的仅在填充金属区域上仅沉积EMM层。可以在例如使用EMM的无电沉积进行金属沉积和平坦化之后执行该选择性的沉积，该EMM的无电沉积将仅在填充金属上成核。例如，无电沉积的钴将仅在铜填充金属上成核而不在ILD材料上成核。在更普遍的意义上，EMM材料可以是可选择性地在填充金属上生长的任何金属，以便有效地在填充金属上提供导电钝化帽子。能够使用的导电EMM材料例子包括例如镍、银、金、铂、钴、钨、或诸如铜-钴、铜-锡、钴磷钨、镍-磷-钨之类的其合金、或任意其它能够选择性地沉积以保护或要么覆盖填充金属的适合金属或合金。在具有导电EMM层的情况下，应当指出，过孔刻蚀工艺不要求刻蚀穿透EMM层。相反，EMM能够有效地用作刻蚀停止，填充金属可以然后沉积至在底层填充金属上提供的EMM层上。在任何该情况下，非对称的过孔是由于相对于基部绝缘体层和帽子层的不同刻蚀速率导致的。
可变厚度电迁移阻挡层
图3A-G示例了示出了根据本发明的另一个实施例配置的自封闭的互连特征的形成的一系列集成电路结构的侧视图。在此范例实施例中，绝缘体层能够是单个的或连续层的材料，而不是多层结构。正如先前解释的，此绝缘体层可以形成为衬底的部分或另外形成于衬底上，并且可以以若干方式和使用任何数量的材料来配置，如鉴于此公开内容将意识到的。诸如期望的介电常数之类的因子能够用于选择绝缘体材料，其能够是例如先前描述的绝缘体材料总的任何一种。能够如图3A、3B、以及3C中示出的那样分别对绝缘体进行刻蚀、金属化、以及凹进，并且关于图2B、2C、以及2D的先前的相关讨论在这里同样适用。如图3D中示出的，然后将可变厚度EMM层提供于绝缘体和填充金属上方，其中，绝缘体材料上方的EMM层的位置T2处的厚度至少是填充金属上方的位置T1处的EMM层厚度的两倍厚。在某些情况下，T2厚度是T1厚度的三倍或更大。在更普遍的意义上，能够设定EMM层的厚度，取决于EMM相对于绝缘体材料的刻蚀速率。在某些范例情况下，使用例如其中在沉积工艺期间对厚度进行选择性地控制的定向沉积能够提供可变厚度EMM。在其它范例情况下，使用EMM的均匀厚度层的覆盖式沉积(blanket deposition)提供可变厚度EMM层，接着对该EMM层中的期望的薄的部分进行选择性地刻蚀(例如，各向异性的)。 如将意识到的，实际的层厚度可以沿着EMM层从一个点至下一个点极大地改变，并且实现如图3D中示出的仅具有两种厚度的完全平坦的EMM层不是必需的。
然后能够绝缘体层EMM层上提供下一绝缘体层，并且然后未着落的过孔得以图形化和刻蚀，如图3E中示出的。之前有关于提供下一绝缘体层和未着落的过孔的相关讨论在这里同样适用。如参照图3E能够进一步地看到的，只要刻蚀表面在EMM层上方，过孔刻蚀就是均匀的。当(EMM层的)相对较厚的部分的刻蚀开始时，相对于绝缘体层和EMM层的薄的部分的差分刻蚀速率引起过孔的轮廓如图3F中显示的那样非对称地逐渐减小，由此提供了过孔底部形状中的并且通常在脱离目标着落焊盘上方的非对称的逐渐变细。这通常是因为EMM层的相对厚的部分(例如，T2和其邻近的位置)具有比绝缘体层和EMM层的相对薄的部分(例如，T1和其邻近的位置)的总的刻蚀速率更低的刻蚀速率。换个说法，目标着落焊盘上方的材料的总的刻蚀速率快于脱离目标着落焊盘上方的材料的总的刻蚀速率。在某些范例情况下，能够使用差分刻蚀速率，诸如1.5:1、2:1、3:1、4:1等)，并且差分刻蚀速率将取决于诸如T1和T2之差以及EMM和绝缘材料之间的刻蚀速率之差之类的因素。然后能够如图3G示出的那样，使用如先前讨论的材料来对未着落的过孔进行金属化，以便以类似于参照图2I解释的方式来提供具有更大的短路容限和降低的电场的自封闭的过孔。
预刻蚀/自对准的慢刻蚀层
图4A-G示例了示出了根据本发明的另一个实施例配置的自封闭的互连特征的形成的一系列集成电路结构的侧视图。在此范例实施例中，绝缘体层也能够是单个的或连续层的材料，而不是多层结构，并且先前的相关的讨论在这里也同样适用。然而，在沟槽图形化和刻蚀之前，沉积(例如，CVD、ALD、PVD等)EMM的保角的和均匀的层，如图4A中示出的。然后能够如图4B和4C中示出的那样分别对所得到的结构进行刻蚀、金属化/凹进，并且关于图2B、2C、以及2D的先前的相关的讨论在这里同样适用。从而，从目标着落焊盘对电迁移阻挡层进行有效地预刻蚀并且将电迁移阻挡层自对准至目标着落焊盘。
如图4D中示出的，然后能够绝缘体层在经图形化的EMM层和填充金 属上面提供下一绝缘体层和EMM层，并且如图4E中示出的，然后未着落的过孔得以图形化和刻蚀。之前有关于提供下一绝缘体层和EMM层以及未着落的过孔的相关讨论在这里同样适用。如参照图4E能够进一步地看到的，只要刻蚀表面在EMM层上方，过孔刻蚀就是均匀的。当EMM层的刻蚀开始时，相对于绝缘体层的差分刻蚀速率引起过孔的轮廓如图4F中显示的那样非对称地逐渐减小，由此提供在过孔底部形状中的并且通常在脱离目标着落焊盘上方的非对称的逐渐变细。这通常是因为EMM层具有比绝缘体层的刻蚀速率更低的刻蚀速率。换个说法，目标着落焊盘上方的材料的总的刻蚀速率快于脱离目标着落焊盘上方的材料的总的刻蚀速率。在某些范例情况下，能够使用差分刻蚀速率，诸如1.5:1、2:1、3:1、4:1等)，并且将取决于EMM层的厚度以及EMM和绝缘材料之间的刻蚀速率之间的差异。然后能够如图4G中示出的那样，使用诸如先前讨论的那些技术和材料之类的任何适合的技术和材料对未着落的过孔进行金属化，以便以类似于参照图2I解释的方式来提供具有更大的短路容限和降低的电场的自封闭的过孔。
图4G＇示例了根据本发明的另一个实施例的具有自封闭的互连特征的集成电路结构的侧视图。如能够看到的，此范例实施例类似于图4G中示出的范例实施例(并且先前的相关的讨论在这里同样适用)，除了此实施例实施为具有快刻蚀层和慢刻蚀层。从而，虽然慢刻蚀层能够是电迁移阻挡层，但是其不必是。相反，其能够是具有慢于快刻蚀层的刻蚀速率的任何适合的材料。同样，快刻蚀层不必是任何特定的材料；相反，其能够是具有快于慢刻蚀层的刻蚀速率的任何适合的材料。除其各自的刻蚀速率之外，能够例如基于其期望的半导体特性(例如，介电常数、抑制扩散和/或电迁移的能力、关于给定的刻蚀化学或工艺的可刻蚀性等)、成本、可接近性来选择慢刻蚀层材料和快刻蚀层材料、和/或其它该相关的因子。在任何情况下，从目标着落焊盘对慢刻蚀层进行有效地预刻蚀并且将慢刻蚀层自对准至目标着落焊盘。然后能够如先前关于图4D讨论的那样将下一个快刻蚀层和慢刻蚀层提供于经图形化的慢刻蚀层和填充金属上方，并且然后能够对诸如先前关于图4E讨论的未着落的过孔之类的互连特征进行图形化和刻蚀。然后能够如先前讨论的那样对互连特征进行金属化，以提供自封闭的互连特征。
鉴于此公开内容，其它变动将显而易见。例如，在一个该变动中，在填充金属的沉积和平坦化之后利用选择性的刻蚀技术能够生长慢刻蚀层。在该情况下，可以避免金属的凹进。
图5A示出了其中底层金属着落焊盘是动态随机存取存储器(DRAM)集成电路结构中的下层的金属线的具体范例实施例。然而，应当指出，任何数量的其它多层集成电路可以具有类似的层叠的结构。如能够看到的，集成电路包含在衬底的顶部上的多个层叠的互连层。在此范例情况下，衬底配置为具有集成于其中的各种DRAM单元组件，诸如存取晶体管T和字线WL。该DRAM器件典型地包含多个位单元，其中每一个单元普遍包含通过由字线选通的存取晶体管通信地耦合至位线的储存电容器。也能够包含未示出的其它典型的DRAM组件和特征(例如，行和列选择电路、感测电路、功率选择电路等)。每一层包含各种金属线(M1、M1＇、M2、M2＇、…M9、以及M9＇)和形成于夹层电介质(ILD)材料内的对应的过孔(V0、V0＇、V1、V1＇…V8以及V8＇)。应当指出，示出的版图不旨在暗示任何特定的特征间隔或密度。相反，此版图仅仅是任意的范例，并且任何数量的版图设计能够得益于本发明的实施例，其中如于此描述的那样形成了导电互连特征。普遍地由慢刻蚀层将此范例结构中的每一层从邻近的层隔离或另外区分。相反，此范例实施例中的每一个金属线和过孔配置为具有光学阻挡层(例如，钽或其它扩散阻挡)。其它实施例可以包含更少或更多的该层(例如，成核层、粘附层)。
在此特定范例情况下，图5A示出了过孔V1是如何未着落的并且如何将金属线M2电连接至底层金属线M1。应当指出此未着落过孔如何能够是许多过孔之一，并且此未着落过孔如何也能够是唯一未着落的一个或许多未着落过孔中的一个未着落过孔。偏离目标着落可以是例如归因于配准误差或可能是有意的。在任何情况下，并且鉴于此公开内容将意识到的，快刻蚀层和慢刻蚀层有效地引起有差别的刻蚀速率，该有差别的刻蚀速率产生具有非对称逐渐变细的互连特征。从而，例如，对于给定的刻蚀工艺，快刻蚀层刻蚀速率与慢刻蚀层刻蚀速率的比大于1，并且在依然其它具体情况下大于5(尽管能够使用任何适合的有差别的刻蚀速率，诸如1.5:1、2:1、3:1、4:1等)。
能够使用任何数量的材料以实施慢刻蚀速率层和快刻蚀速率层，如先前解释的。在某些具体范例实施例中，快刻蚀层材料能够是例如超低电介质材料，诸如具有小于2.3的介电常数k和大约35体积％的气孔率的有气孔的SiCOH。在该范例情况下，慢刻蚀层材料能够是例如具有在大约2.8至3.0的范围中的介电常数k和小于10体积％的气孔率或者等离子体增强CVD(PECVD)氧化物(例如，二氧化硅)或氮化物(例如，氮化硅)的相对密度更大的SiCOH。
在实施例中，器件可以包含具有如于此描述的非对称逐渐变细的未着落的过孔的一个或多个较低级的金属化，同时也具有其中未着落的过孔缺乏该非对称的逐渐变细的一个或多个较高级的金属化。例如，包含M1/V0和M2/V1的下层可以包含如于此描述的非对称地逐渐变细的未着落的过孔。在该相同的器件中，包含M8/M7和M9/V8的上层可以具有未非对称地逐渐变窄的未着落的过孔，但是相反，过孔的未着落的部分可以向下延伸至下方的金属线，而没有实质上比向下延伸至下方金属表面的过孔的侧部更大地或不同地逐渐变细。该更高的金属层可以仅仅具有与下部的线和过孔相邻的夹层电介质(ILD)材料，其中刻蚀停止层在ILD上方并且另一层ILD在刻蚀停止层上方。通过刻蚀通过上部ILD和刻蚀停止来创建导通孔(via hole)，孔的未着落的部分比如果使用了于此描述的慢刻蚀/快刻蚀材料方案和/或凹进的金属技术更进一步地向下延伸至下部ILD材料中，并且不显著地非对称地逐渐变细。
图5B示例了图5A中示出的未着落的过孔的展开图，并且该未着落的过孔是根据本发明的一个实施例配置的。如能够看到的，图5B绘制为反映真实世界工艺限制，在于特征未绘制为具有精确的直角和直线。过孔V1示出了非对称的逐渐变细，以及过孔V1的正常的轮廓(以虚线标出)，要不是慢刻蚀层的存在。在此范例情况下，非对称的逐渐变细有效地将过孔V1的正常的轮廓降低大约25％。通过看着落的部分的轮廓能够容易地预测或另外确定关于过孔的未着落的部分的正常的轮廓，着落的部分的轮廓不受慢刻蚀层干扰。其它实施例可以包含更大的轮廓缩减(例如，80％至95％)或更小的缩减(5％至15％)。缩减的量将取决于诸如关于互连的期望的封装密度和期望的导电性之类的因子。例如在其最宽的点处能够对此轮廓缩 减进行测量，在此范例中其最宽的点普遍在金属M1和未着落的过孔V1之间的界面处。
例如通过获取在任意点或平面处的过孔的横截面并且识别未着落的轮廓碰撞到过孔的中心轴能够确定轮廓缩减的存在。碰撞的形状能够因情况不同而不同，但是在某些情况下，看起来像含有慢刻蚀材料的过孔侧壁中的凹处。还应当指出，其中逐渐变细开始的坑的顶部(在从快刻蚀层过渡至慢刻蚀层的界面处)能够浅于靠近最终的(on-target)的着落焊盘的凹处的底部。如此范例中示出的，逐渐变细有效地进入不变化的阶段或另外与金属M1和快刻蚀层之间的界面自对准。在依然其它实施例中，应当指出，坑的顶部能够具有与坑(实质上几乎正方形或矩形)的底部相同的深度。例如当快刻蚀层刻蚀速率与慢刻蚀层刻蚀速率的比大于例如5时，可以导致该非对称的逐渐变细形状。该有差别的刻蚀速率指示，在着落刻蚀工艺期间，慢边缘材料的边缘将基本不减退或另外进一步地绕行。鉴于此公开内容，关于非对称的逐渐变细的许多形状和轮廓将是显而易见的，并且要求保护的发明不旨在限于任何特定的逐渐变细的类型。在各个范例实施例中，逐渐变细可以是有角的(例如，其中逐渐变细的顶部窄于逐渐变细的底部)或笔直的(例如，其中逐渐变细的顶部和底部大约相同)，或者具有任何几何轮廓，只要未着落的过孔侧壁的轮廓向过孔的中心移动多于着落的过孔侧壁的轮廓向过孔的中心移动。
在某些情况下，由于刻蚀工艺，过孔的两侧将自然逐渐变细。然而，缺失于此描述的技术，此逐渐变细基本上是非对称的，其中所有的侧部大致逐渐变细相同的量。另一方面，非对称的逐渐变细的某些实施例将使过孔的相邻的未着落的部分比相邻的着落的部分逐渐变窄更多。在某些实施例中，对称地逐渐变窄和非对称地逐渐变窄之间的差异可以描述为对称地逐渐变窄的过孔，该对称地逐渐变窄的过孔具有在彼此的10％内的在从下部金属至与其接触的部分(which)的给定的距离下的相对的侧部的角度，同时非对称地逐渐变窄的过孔可以具有大于大约15％不同的在从下部金属至与其接触的部分的给定的距离下的相对的侧部的角度。类似地，通过使过孔的着落的侧部具有当其接近其将与之接触的金属的上表面时以基本连续的方式逐渐变窄的侧壁，在某些实施例中能够识别以上描述的凹处。着 落的非对称地逐渐变细的侧部在上部部分中具有基本跟随着落的侧部的逐渐变细的侧壁，然后具有比其它相对的侧壁的对应的部分显著地更加水平的部分，然后开始返回当其更靠近与其接触的金属的顶部时越来越类似于相对的侧壁的角度的角度。在使用了不同材料、刻蚀剂、金属凹处深度和/或其它变动的各个实施例中，显著地更加水平可以意指十度、二十度、三十度的角度差异或者其它角度差异。在实施例中，过孔的中部的三分之一(middle third)可以具有平均角度的侧壁，并且当过孔接近与其接触的金属的上表面时，更靠近金属的中部的过孔的着落的侧壁继续具有与平均角度大致相同的角度，同时更远离金属的中部的过孔的未着落的侧壁具有处于(get)显著地远离平均角度的侧壁角度。在一些实施例中，“大致相同”和“显著远离”角度可以分别是(a)五度内和多于七度，(b)三度内和多于五度，(c)五度内和多于十度。在其它实施例中可以容易地看到其它范例。这些是非限制性的范例，并且当过孔是非对称的时，鉴于此公开内容，一个人能够容易地想到，并且当已经通过包括了如于此描述的凹进的下部金属和/或慢刻蚀区域来制造过孔时，特别地感知到。
图5C示例了类似于5B中示出的展开图的展开图，如可能在本发明的一个实施例中发现的。在图5C的实施例中，M1材料未凹进至慢刻蚀层的底部，但是相反，M1的部分保留在慢刻蚀层的底部上方。当形成导通孔时，可以使用诸如刻蚀或另一种适合的方法之类的方法来形成导通孔，无疑(to be sure)将电介质材料从M1的表面去除，可以对其进行稍微地过刻蚀，如此，也去除了与M1的侧壁相邻的慢刻蚀层的部分。从而导通孔稍微延伸通过M1的顶部表面，并且在某些情况下可以延伸至快刻蚀层中。过孔中形成的导电材料也稍微低于M1的上部表面地延伸。尽管此事实，过孔依然具有如于此不同地描述的在未着落的侧壁上的非对称的逐渐变细。
范例系统
图8示例了实施为具有利用根据本发明的范例实施例配置和/或另外制备的一个或多个集成电路结构的计算系统1000。如能够看到的，计算系统1000内部容纳有母板1002。母板1002可以包含若干组件，包含但不限于处理器1004和至少一个通信芯片1006，处理器1004和至少一个通信芯片1006中的每一个能够物理耦合并且电耦合至母板1002，或另外集成于其中。 如将意识到的，母板1002可以例如是任何印制电路板，不论主板或子板安装于主板或仅仅系统1000的板上等与否。取决于其应用，计算系统1000可以包含可以或可以不物理耦合和电耦合至母板1002的一个或多个其它组件。这些其它组件可以包含但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、指南针、加速计、陀螺仪、扬声器、相机、以及大容量储存器件(诸如，硬盘驱动器、光盘(CD)、数字通用盘(DVD)等)。计算系统1000中包含的组件中的任一个可以包含配置为具有非对称的轮廓的一个或多个自封闭的导电互连特征的一个或多个集成电路结构。这些集成电路结构能够用于例如实施搭载的处理器高速缓存或存储器阵列或包含互连的其它电路特征。在某些实施例中，能够将多个功能集成于一个或多个芯片中(例如，比如，应当指出，通信芯片1006能够是处理器1004的部分或者另外集成至处理器1004中)。
通信芯片1006使得无线通信能够用于将数据传递至计算I型通1000和将数据从计算系统1000传输。术语“无线”和其衍生词可以用于描述可以通过使用调制的电磁辐射通过非固态介质来传播数据的电路、器件、系统、方法、技术、通信通道等。术语不暗示相关联的器件不含有任何电线，尽管在某些实施例中电线可能含有电线。通信芯片1006可以实施若干无线标准或协议中的任一个，包含但不限于Wi-Fi(IEEE802.11族)、WiMAX(IEEE802.16族)、IEEE802.20、长期演化(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及标出为3G、4G、5G、以及及其以后(beyond)的任何其它无线协议。计算系统1000可以包含多个通信芯片1006。例如，第一通信芯片1006可以专用于诸如Wi-Fi和蓝牙之类的较短距离无线通信，以及第一通信芯片1006可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、以及其它的之类的较远距离无线通信。
计算系统1000的处理器1004包含封装于处理器1004内的集成电路裸片。在本发明的某些实施例中，处理器的集成电路裸片包含如于此不同地 描述的实施为具有配置为具有非对称的轮廓的一个或多个自封闭的导电互连特征的一个或多个集成电路结构的搭载的存储电路。术语“处理器”可以指处理例如来自寄存器和/或存储器的电子数据以将电子数据变换为可以储存于寄存器和/或存储器中的其它电子数据的任何器件或器件的部分。
通信芯片1006也可以包含封装于通信芯片1006内的集成电路裸片。根据某些该范例实施例，通信芯片的集成电路裸片包含实施为具有如于此不同地描述的那样形成的一个或多个集成电路结构的一个或多个器件(例如，片上处理器或具有非对称互连特征的存储器)。如鉴于此公开内容将意识到的，应当指出，可以将多标准无线能力直接集成至处理器1004中(例如，其中将任何芯片1006的功能集成至处理器1004中，而不是具有分离的通信芯片)。还应当吃出，处理器1004可以是具有该无线功能的芯片组。简言之，能够使用任何数量的处理器1004和/或通信芯片1006。同样，任何一个芯片或芯片组能够具有集成于其中的多个功能。
在各个实施方式中，计算系统1000可以是膝上型计算机、上网本、笔记本计算机、智能手机、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器、或数字视频记录器。在进一步的实施方式中，系统1000可以是处理数据或采用配置为具有如于此不同地描述的非对称的轮廓的一个或多个自封闭的导电互连特征的集成电路特征的任何其它电子器件。
许多实施例将是显而易见的，并且能够将于此描述的特征结合于任何数量的配置中。本发明的一个范例实施例提供半导体器件。器件包括于其中具有金属特征的第一绝缘体结构和于其中具有金属特征的第二绝缘体结构。器件还包含第一和第二绝缘体结构之间的介入层，其中，第一绝缘体结构、介入层、以及第二绝缘体结构布置于层叠中。介入层能够是例如电迁移阻挡层、钝化层、刻蚀停止层、或任何其它期望的材料层或多个该层或混合层(例如，刻蚀停止和电迁移阻挡层)。器件还包含将第一绝缘体结构的金属特征连接至第二绝缘体结构的金属特征的导电互连特征，导电特征通过介入层并且非对称地逐渐变细以着落在第一绝缘体结构的金属特征上。在某些情况下，导电互连特征是未着落的过孔。在某些情况下，相对 于如果没有非对称的逐渐变细存在的情况下第一绝缘体结构的金属特征和第一绝缘体结构中的邻近金属特征之间的距离，导电互连特征的非对称的逐渐变细增大了第一绝缘体结构的金属特征和第一绝缘体结构中的邻近金属特征之间的距离。在某些情况下，在其之上导电互连特征着落的第一绝缘体结构的金属特征包括目标着落焊盘，并且对于给定的刻蚀工艺，在目标着落焊盘上方的材料的总刻蚀速率快于在非对称的逐渐变细下方的偏离目标着落焊盘上方的材料的总刻蚀速率。在某些情况下，第一和第二绝缘体结构中的每一个包括两个或更多绝缘体层的多层结构，并且非对称的逐渐变细形成于两个或更多绝缘体层中的至少一个绝缘体层中。在某些具体情况下，第一和第二绝缘体层中的每一个绝缘体层包括双层结构，每一个双层结构包含基底层和帽子层。在某些该具体情况下，对于给定的刻蚀工艺，基底层刻蚀速率与帽子层刻蚀速率的比大于5。在某些情况下，非对称的逐渐变细至少部分地形成于第一绝缘体层的帽子层中。在某些情况下，基底层包括具有介电常数低于二氧化硅的介电常数的超低电介质材料，并且帽子层包括具有比基底层的密度更大的更高的密度的电介质材料。在某些情况下，介入层具有可变厚度，在于相对于第一绝缘体结构的其它部分上方的位置处的阻挡层厚度，其在第一绝缘体结构的金属特征上方的位置处较薄。在一个该情况下，第一绝缘体结构的金属特征上方的位置处的介入层厚度比第一绝缘体结构的其它部分上方的位置处的介入层厚度薄两倍多。在某些情况下，对于给定的刻蚀工艺，绝缘体材料和较薄的介入层材料的总刻蚀速率快于绝缘体材料和较厚的介入层材料的总刻蚀速率，其比率大于1。在一个具体的该情况下，比大于5。在某些情况下，非对称的逐渐变细至少部分地形成于介入层中(例如，在较厚的部分中)。在某些情况下，介入层具有均匀的厚度并且不在第一绝缘体结构的金属特征上(因为当刻蚀用于金属特征的沟槽时，其被刻蚀掉)。在某些该情况下，在其之上导电互连特征着落的第一绝缘体结构的金属特征包括目标着落焊盘，并且对于给定的刻蚀工艺，目标着落焊盘上方的材料的总刻蚀速率与非对称的逐渐变细下方的偏离目标着落焊盘上方的材料的总刻蚀速率的比大于5。在某些该情况下，非对称的逐渐变细至少部分地形成于介入层中。在某些该情况下，第一和第二绝缘体结构中的每一个是相同的绝缘体材料的连续层。 鉴于此公开内容，许多变动将是显而易见的。例如，另一个实施例提供包括了如在此段落中不同地描述的器件的电子系统。电子系统可以是例如计算系统(例如，膝上型计算机、台式计算机、便携式通信设备等)。
本发明的另一个实施例提供了多层集成电路器件。在此范例情况下，器件包含于其中具有一个或多个金属特征的第一绝缘体结构和于其中具有一个或多个金属特征的第二绝缘体结构。器件还包含第一和第二绝缘体结构之间的电迁移阻挡层，其中，第一绝缘体结构、电迁移阻挡、以及第二绝缘体结构布置于层叠中。器件还包含将第一绝缘体结构的金属特征之一连接至第二绝缘体结构的金属特征之一的导电互连特征，导电特征通过电迁移阻挡层并且非对称地逐渐变细以着落在第一绝缘体结构的对应的金属特征上。相对于如果没有非对称的逐渐变细存在的情况下第一绝缘体结构的对应的金属特征和第一绝缘体结构中的邻近金属特征之间的距离，导电互连特征的非对称的逐渐变细增大了第一绝缘体结构的对应的金属特征和第一绝缘体结构中的邻近金属特征之间的距离。在某些情况下，第一和第二绝缘体结构中的每一个包括两个或更多绝缘体层的多层结构，并且非对称的逐渐变细形成于两个或更多绝缘体层中的至少一个绝缘体层中。在某些情况下，非对称的逐渐变细至少部分地形成于电迁移阻挡层中。在某些该情况下，第一和第二绝缘体结构中的每一个是相同的绝缘体材料的连续层。
本发明的另一个实施例提供了用于形成半导体器件的方法。方法包含提供于其中具有金属特征的第一绝缘体结构和提供于其中具有金属特征的第二绝缘体结构。方法还包含在第一和第二绝缘体结构之间提供电迁移阻挡层，其中，第一绝缘体结构、电迁移阻挡、以及第二绝缘体结构布置于层叠中。方法还包含提供将第一绝缘体结构的金属特征连接至第二绝缘体结构的金属特征的导电互连特征，导电特征通过电迁移阻挡层并且非对称地逐渐变细以着落在第一绝缘体结构的金属特征上。在某些该情况下，导电互连特征是未着落的过孔。在某些情况下，在其之上导电互连特征着落的第一绝缘体结构的金属特征包括目标着落焊盘，并且对于给定的刻蚀工艺，目标着落焊盘上方的材料的总刻蚀速率快于在非对称的逐渐变细下方的偏离目标着落焊盘上方的材料的总刻蚀速率。
为了示例和描述的目的已经介绍了本发明的范例实施例的前面的描述。其不旨在是穷尽性的或将本发明限制为公开的精确形式。鉴于此公开内容，许多修改和变动是可能的。旨在本发明的范围不受此详细的描述限制，而是受其所附权利要求限制。