栅极下拉的MOSFET.pdf

《栅极下拉的MOSFET.pdf》由会员分享，可在线阅读，更多相关《栅极下拉的MOSFET.pdf（20页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102668381 A (43)申请公布日 2012.09.12 C N 1 0 2 6 6 8 3 8 1 A *CN102668381A* (21)申请号 201080059060.0 (22)申请日 2010.12.22 61/289,551 2009.12.23 US 12/964,484 2010.12.09 US H03K 17/687(2006.01) H03K 17/06(2006.01) (71)申请人德克萨斯仪器股份有限公司 地址美国德克萨斯州 (72)发明人 S徐 J科瑞克 OJ洛佩斯 (74)专利代理机构北京纪凯知识产权代理有限 公司 1124。

2、5 代理人赵蓉民 (54) 发明名称 栅极下拉的MOSFET (57) 摘要 下拉MOSFET （110）耦合在开关类型DC-DC功 率转换器中的MOSFET主开关晶体管（102）的漏极 和栅极之间。下拉MOSFET （110）的栅极通过电容 器（118）耦合到主开关晶体管（102）的漏极，并通 过电阻器（120）连接到主开关晶体管（102）的源 极。下拉MOSFET（110）由对主开关晶体管（102） 的电压降的电容耦合来操作且可以用于将主开关 晶体管（102）的栅极保持在其源极电位或接近其 源极电位，从而避免或降低主开关晶体管（102） 由于密勒效应而造成的无意开启。 (30)优先权数据 。

3、(85)PCT申请进入国家阶段日 2012.06.25 (86)PCT申请的申请数据 PCT/US2010/061784 2010.12.22 (87)PCT申请的公布数据 WO2011/079194 EN 2011.06.30 (51)Int.Cl. 权利要求书2页 说明书6页 附图11页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 6 页 附图 11 页 1/2页 2 1.一种MOSFET器件，包含： 具有漏极、源极和栅极的主功率MOSFET； 下拉MOSFET，所述下拉MOSFET的漏极连接到所述主功率MOSFET的栅极，所述下拉 MOSFET。

4、的源极连接到所述主功率MOSFET的源极；和 电容器，其连接在所述下拉MOSFET的栅极和所述主功率MOSFET的漏极之间； 由此，在所述主功率MOSFET关闭期间在所述主功率MOSFET的漏极处的电压偏置dv/ dt使所述下拉MOSFET开启并且将所述主功率MOSFET的栅极保持在源极电位或接近源极电 位，从而防止在关闭期间所述主功率MOSFET开启。 2.根据权利要求1所述的MOSFET器件，进一步包含连接在所述下拉MOSFET的栅极和 源极之间的电阻器。 3.根据权利要求2所述的MOSFET器件，其中所述下拉MOSFET、所述电容器和所述电 阻器形成在如下管芯上，该管芯与所述主功率MOS。

5、FET形成的管芯分离且小于所述主功率 MOSFET形成的管芯，所述两个管芯在所述主功率MOSFET的源电极、漏电极和栅电极处电连 接并且被放入单个封装内。 4.根据权利要求2所述的MOSFET器件，其中所述主功率MOSFET、所述下拉MOSFET、所 述电容器和所述电阻器形成在单个管芯上。 5.根据权利要求4所述的MOSFET器件，其中所述主功率MOSFET和所述下拉MOSFET是 具有垂直的电流流动路径的源极向下配置的功率MOSFET。 6.根据权利要求5所述的MOSFET器件，其中所述器件是开关转换器的推挽级中的低边 开关，其具有集成的主功率MOSFET和下拉MOSFET。 7.根据权利要。

6、求6所述的MOSFET器件，进一步包含开关转换器的推挽级中的高边开 关，其具有集成的第二主功率MOSFET和第二下拉MOSFET。 8.根据权利要求2所述的MOSFET器件，其中所述电阻器值在100欧姆和10000欧姆之 间。 9.根据权利要求3所述的MOSFET器件，其中所述电容器的电容值是所述下拉MOSFET 的Cgs电容值的50%到150%。 10.根据权利要求9所述的MOSFET器件，其中所述下拉MOSFET的有源区是所述主功率 MOSFET的有源区的0.5%到4.0%。 11.根据权利要求1所述的MOSFET器件，其中所述主功率MOSFET和所述下拉MOSFET 是NMOSFET。 。

7、12.一种具有高边开关和低边开关的开关DC-DC转换器，所述低边开关包含： 具有漏极、源极和栅极的主功率MOSFET； 下拉MOSFET，所述下拉MOSFET的漏极连接到所述主功率MOSFET的栅极，所述下拉 MOSFET的源极连接到所述主功率MOSFET的源极，所述下拉MOSFET的栅极连接到电容器的 一个端子，所述电容器的另一个端子连接到所述主功率MOSFET的漏极，由此，在所述主功 率MOSFET关闭期间在所述主功率MOSFET漏极处的电压偏置dv/dt使所述下拉MOSFET开 启并且将所述主功率MOSFET的栅极保持在源极电位或接近源极电位，从而防止在关闭期 间所述主功率MOSFET开。

8、启。 13.根据权利要求12所述的开关转换器，其中所述下拉MOSFET的有源区基本是所述主 权 利 要 求 书CN 102668381 A 2/2页 3 功率MOSFET的有源区的0.5%到4.0%。 14.根据权利要求12所述的开关转换器，进一步包含连接在所述下拉MOSFET的栅极和 其源极之间的电阻器。 15.根据权利要求14所述的开关转换器，其中所述电阻器值在100欧姆到10000欧姆 之间。 16.根据权利要求15所述的开关转换器，其中所述电容器的电容值是所述下拉MOSFET 的Cgs电容值的50%到150%。 17.根据权利要求12所述的开关转换器，具有高边开关，所述高边开关包含： 。

9、具有漏极、源极和栅极的主功率MOSFET； 下拉MOSFET，所述下拉MOSFET的漏极连接到所述主功率MOSFET的栅极，所述下拉 MOSFET的源极连接到所述主功率MOSFET的源极，所述下拉MOSFET的栅极连接到电容器的 一个端子，所述电容器的另一个端子连接到所述主功率MOSFET的漏极，由此，在所述主功 率MOSFET关闭期间在所述主功率MOSFET漏极处的电压偏置dv/dt使所述下拉MOSFET开 启，并且将所述主功率MOSFET的栅极保持在源极电位或接近源极电位，从而防止在关闭期 间所述主功率MOSFET开启。 18.一种操作开关DC-DC转换器的方法，所述方法包含： 交替地开启。

10、和关闭高边MOSFET开关和低边MOSFET开关； 当关闭所述低边MOSFET开关时，利用在所述低边开关的漏极和下拉MOSFET的栅极之 间的电容耦合开启所述下拉MOSFET，并且将所述低边MOSFET开关的栅极耦合到其源极，由 此减小或防止在关闭期间在所述低边MOSFET开关中的传导。 权 利 要 求 书CN 102668381 A 1/6页 4 栅极下拉的 MOSFET 技术领域 0001 本发明涉及包括金属氧化物半导体场效应晶体管（MOSFET）的电路；具体地，涉及 包括在开关模式工作的直流到直流（DC-DC）电源转换器的推挽级中实现的MOSFET的电路。 背景技术 0002 开关模式D。

11、C-DC转换器通常用于提供从一个DC电压高效率地转换至另一个DC电 压。提高这些转换器的效率是重要的设计目标，尤其是大量这些转换器在同一个空间内工 作，例如在计算机服务器场中。在这些情形中，提高转换器的效率不仅降低了转换器消耗的 电量，还显著地减少了放置在该场所中的冷却负载。 0003 已经广泛地研究了提高开关类型的DC-DC转换器的效率的方法。在Intel Technology Symposium 2003的标题为“The future of Discrete Power in VRM Solutions”的文章中，Jon Hancock描述了可以通过增加开关频率来实现的优势，但是这由 于电。

12、源开关的开关损耗而受限。开关损耗的一个来源是当高边开关的导通周期期间重新打 开低边开关时发生的直通电流，其是由低边开关的栅电极偏压跳跃而引起的。他描述了需 要特别注意最小化寄生电感部件以降低低边开关MOSFET的漏极上的dv/dt的部件。晶体 管的漏极上的高dv/dt经由密勒效应“Cgd”把电荷注入到低边开关晶体管的栅极。这个注 入的电荷在通过栅极驱动器的相对级被排放到地之前，不得不由Cgs电容接纳。这个事件 与在开关晶体管的栅极的Vgs的短期增加关联。如果Vgs的增加幅度高于MOSFET的阈值 电压Vth，那么开关被打开，大量直通电流从电源轨流至地。必须避免该效应，因为其会导致 严重的功率损。

13、耗，如果重复进行的话，将损害系统的可靠性。 0004 在2005年7月Power Electronics Technology的标题为“DV/DT Immunity Improved Synchronous Buck Converters”的文章中，Steve Mappus描述了该问题。一个解 决方案是使用具有较高Vth的晶体管，但是这些晶体管通常具有较高的Rds,on，在其上会 导致较高的传导损耗。然后，他继续描述了栅极驱动器选择。为了能够迅速地切换MOSFET， 需要由栅极驱动器递送大量电荷和灌电流（sink current）。此时，不仅仅栅极驱动器的输 出是重要的，而且MOSFET的栅极。

14、电阻和源电感必须保持在最小值，以便允许硬开关。 0005 高边晶体管和低边晶体管的开关的先断后合（break before make）延迟时间 足够长，那么存在一个时间段，在其中下部晶体管开关的集成二极管传导续流电流（free wheeling current）。在延迟时间结束，二极管由于开关节点处的电压的极性改变而被换 向，并且相关联的反向恢复电流峰值增加至标称电流，从而增加了开关功率损耗。任何功率 损耗均降低功率转换的效率，高的开关损耗抑制开关频率的预期增加。 0006 在2003年4月25日的Fairchild半导体申请AN-6003中也解决了同步降压转换 器中的直通问题。此处提出的解决。

15、方案是利用减慢高边开关晶体管的上升时间。当然，这 降低了高边开关的开关效率。 0007 美国专利5,744,994描述了在集成PN二极管的正向偏压下流过下部开关晶体管 的电流由集成二极管和FET沟道共享。MOSFET的Vth越低，流过沟道的电流越多，并且存储 说 明 书CN 102668381 A 2/6页 5 在体二极管中的电荷“Qrr”越少。较少的Qrr意味着在计算期间反向恢复电流峰值越低和 功率损耗越低。而且，具有较低Vth的下部开关晶体管器件的设计降低了其在给定的Vgs 电压驱动下的Rds,on值。这将进而降低下部开关的传导损耗并且增加总的转换效率。然 而，这将加重如上所述的直通问题。。

16、 0008 因此，需要实现一种具有低阈值电压的功率MOSFET开关，其在关闭事件期间由于 密勒效应而导致的无意电流减小或没有。 发明内容 0009 功率MOSFET的栅极端子和漏极端子之间的电容性耦合是开关无意开启的问题根 源，本发明的总体目的是利用功率MOSFET的栅极端子和漏极端子之间的电容性耦合作为 该问题的解决方案。 0010 根据本发明的一方面，通过以下方式达到这个目的和特征以及其他目的和特征： MOSFET器件包含具有漏极、源极和栅极的主功率MOSFET。下拉MOSFET具有漏极和源极，其 中漏极连接到主功率MOSFET的栅极，源极连接到主功率MOSFET的源极。下拉MOSFET的。

17、 栅极连接到电容器的一端，电容器的另一端连接到主功率MOSFET的漏极，由此，在主功率 MOSFET关闭期间的在主功率MOSFET的漏极处的电位dv/dt经由电容性耦合使下拉MOSFET 开启并且在关闭期间保持主功率MOSFET的栅极。 0011 本发明的另一个方面包括具有包含高边开关和低边开关的推挽级的开关DC-DC 转换器，其中低边开关包含具有漏极、源极和栅极的主功率MOSFET。下拉MOSFET具有漏极 和源极，其中漏极连接到主功率MOSFET的栅极，源极连接到主功率MOSFET的源极。下拉 MOSFET的栅极连接到电容器的一端，电容器的另一端连接到主功率MOSFET的漏极，由此， 在主。

18、功率MOSFET关闭期间的在主功率MOSFET的漏极处的信号dv/dt经由电容性耦合使下 拉MOSFET开启并且将主功率MOSFET的栅极保持在源极电位或接近源极电位，从而防止在 关闭期间主功率MOSFET开启。 0012 本发明的另一个方面是由操作开关DC-DC转换器的方法提供，该方法包含交替地 开启和关闭高边MOSFET开关和低边MOSFET开关。当关闭低边MOSFET开关时，利用下拉 MOSFET的栅极上的密勒效应电压操作下拉MOSFET，以将低边MOSFET开关的栅极耦合到其 源极，由此减小或防止了在关闭期间低边MOSFET开关中的传导。 0013 本发明的又一个方面还包括具有主功率M。

19、OSFET的高边开关，该主功率MOSFET包 括下拉FET。下拉MOSFET的漏极连接到主功率MOSFET栅极，下拉MOSFET的源极连接到主 功率MOSFET的源极。下拉MOSFET的栅极连接到电容器的一端，电容器的另一端连接到主 功率MOSFET的漏极，由此，在主功率MOSFET关闭期间的在主功率MOSFET的漏极处的信号 dv/dt经由电容性耦合使下拉MOSFET开启并且加快关闭主功率MOSFET。高边开关的硬关 闭降低了与该晶体管相关联的开关损耗。 附图说明 0014 参考附图描述了示例实施例，在附图中： 0015 图1是示出了根据本发明的低边开关的一个实施例的示意图； 0016 图2。

20、示出了根据相关申请的本发明的版图； 说 明 书CN 102668381 A 3/6页 6 0017 图3示出了根据本发明的开关模式电源的开关级； 0018 图4-图6示出了在本发明的PSPICE模拟中获得的Vds和Vgs波形。 0019 图7示出了所计算的同步降压转换器的效率； 0020 图8示出了对低边开关和高边开关都应用下拉FET；和 0021 图9-图11示出了降低栅极驱动器的灌电流能力的影响。 具体实施方式 0022 在图1中示出了本发明的实施例，总体示为100。尽管所示和所讨论的实施例是针 对同步降压转换器的低边开关，但是本发明不受如此限制，稍后关于图8将讨论在低边开 关和高边开关两。

21、者中使用本发明的实施例。如本领域技术人员容易认识到的，图1中所示 的实施例可以实现在任何开关功率MOSFET，尤其可以实现在用在开关DC/DC转换器拓扑的 推挽配置中的MOSFET。而且，利用电容耦合开启下拉晶体管的解决方案可以实现在用在为 电源管理应用设计的IC中的横向功率MOSFET中。 0023 如图1中所示，所示的主FET是NMOS晶体管，具有漏极104、源极106和栅极108。 第二FET，即下拉FET 110被连接为其漏极在112连接到晶体管102的栅极。晶体管110的 源极在116连接到晶体管102的源极。电容器118连接在晶体管102的漏极104和晶体管 110的栅极114之间。

22、。电阻器120连接到晶体管110的栅极114。电阻器120还在116连 接到晶体管110的源极，晶体管110的源极在106进而连接到主FET 102的源极。 0024 在该实施例中，下拉FET是NMOS晶体管，其有源区在主NMOS晶体管102的有源区 的0.5%到4%范围内。 0025 在一个实施例中，耦合电容器的值在下拉MOSFET的Cgs的0.5%到3%范围内，电 阻器120的值在100欧姆和10k欧姆之间。可选电阻器120附连在MOSFET 110的栅极端 子和源极端子之间，以使电路启动稳定并且在开启下拉MOSFET之后提供复位功能。 0026 在主MOSFET 102的传导期间，下拉M。

23、OSFET 110被关闭且不再起作用。在关闭主开 关MOSFET 102期间，在关闭过程期间主开关上的dv/dt效应使耦合电容器上拉下拉MOSFET 110的栅极，从而开启晶体管110，这进而将主MOSFET 102的栅极端子108保持在其源极电 位。自驱动的下拉MOSFET 110加速了主MOSFET在关闭期间的切换，并消除或显著地降低 在其栅极端子108处的无意跳跃。因此，在主MOSFET102的栅极108处引起问题的密勒效 应被用来驱动下拉MOSFET 110并且消除或显著地降低该问题。因此，引起该问题的密勒效 应变成该问题的解决方案。 0027 在实施例中，下拉FET 110可以随集成。

24、耦合的电容器118和电阻器120被制造在 小管芯上。该管芯可以附连到主开关，并且被放入与常规MOSFET情形相同的、向用户提供 三端子器件的外壳中。然而，下拉FET 110也可以被提供在器件外部或可以集成到含有主 MOSFET 102的同一管芯中。 0028 在图2中示出了实现所有部件都集成在同一管芯上的一个方式。图2示出了与 2010年12月9日提交的美国申请12/964,527的图6对应的集成器件的示意图，其涵盖了 相关的主题。 0029 在图2中，该器件总体示为200。功率FET的漏极端子示出在202，附连到功率FET 的栅极的下拉FET的漏极端子示出在204。具有集成电阻器的下拉FET。

25、的栅极端子示出在 说 明 书CN 102668381 A 4/6页 7 206，功率FET的栅极端子示出在210。主功率FET的各部分示出在212，下拉FET的各部分 示出在214。 0030 在这个实施例中，下拉FET分布在主开关的有源区上。下拉FET的各部分附连到 主FET的各部分，从而在中间中断栅极叉指。这种版图确保栅极电阻对组合的晶体管的开 关速度产生最小的影响。以共源技术将下拉FET和主开关FET放置在同一衬底上确保了它 们源极端子之间的电感几乎是零。耦合电容可以容易地集成为在主FET的漏极区域顶部上 走过的绝缘体和金属层。通过将两个器件放置在同一管芯上，这种版图有助于利用密勒效 应。

26、耦合下拉FET的栅极并且将下拉FET保持在源极电位，从而消除或显著地降低在主开关 处的直通。 0031 在图3中示出本发明的另一个实施例，总体示为300。在该电路中，高边开关Q1 和低边开关Q2放置在同一外壳中，从而构造功率块模块302。高边开关Q1（308）具有漏 极310、栅极312和耦合到输出VSM 316的源极314。低边开关Q2是模块304，其具有包含 在其内的主MOSFET开关318和下拉MOSFET 326。可以如上面关于图1和图2所描述的那 样构造这个模块304，其或者是含有多个管芯的模块，或者根据图2中所示教导来构造。模 块304具有晶体管318，晶体管318的漏极320连接。

27、到源极314和输出316。晶体管318的 栅极322连接到栅极驱动器电路326和下拉MOSFET 326的漏极330。MOSFET 326的源极 332连接到主MOSFET开关318的源极334。电容器326耦合在下拉MOSFET 326的栅极328 和主MOSFET开关318的漏极320之间。可选的电阻器338连接在下拉MOSFET 326的栅极 328和源极332之间。 0032 栅极驱动器电路306耦合在电源电压VCC和地CGND之间，并提供信号给高边开关 和低边开关，这在本领域中是众所周知的。由耦合到端子340的脉宽调制信号PWM的源触 发栅极驱动器电路。栅极驱动器306在高边开关晶体。

28、管的栅极312和低边开关晶体管的栅 极322处提供信号给主开关。 0033 在同步降压转换器拓扑结构中实现这种模块获得了下面的优势。低边开关Q2可 以设计为具有低阈值电压Vth的器件。对于给定的Vgs驱动电压，这降低了功率开关的 Rds,on。进而，低Vth减小了集成体二极管的Qrr，从而降低了开关损耗。具有集成的下拉 晶体管326使低边开关Q2硬关闭，将其栅极稳固地保持在源极电位。这减小了开关功率 损耗和显著地降低了或完全消除了直通事件。这也增加了电路的可靠性。低边开关Q2的 Rds,on和开关部件的改进使转换器的效率更高。 0034 通过图4-图7中所示的PSPICE模拟示出了这些优势。针。

29、对这些模拟做出的假设 如下：对于栅极驱动器，假设栅极驱动器的高边输出级和低边输出级的充电和灌能力（si nk capability）是相等的，并在Vgs等于VCC（其等于5伏特）下提供2.5amps。对于功率开关： 高边开关的有源区是3mm 2 。低边开关的有源区是83mm 2 ，并且下拉FET的有源区是0.08mm 2 。 耦合电容器（图3中的336）是15pF，复位电阻器（图3中的338）是1k欧姆。高边开关的阈 值电压Vth是1.6伏特，低边开关和下拉晶体管FET的阈值电压在不同的曲线图中是1.4 伏特、1.1伏特或0.8伏特。高边开关和低边开关的栅极电阻（包括印刷电路板布线）是2 欧姆。

30、，高边开关和低边开关的栅极电感是1.5nH。假定功率块模块对于电流处理连接使用较 厚的铝导线，使得存在0.1nH到0.3nH的小封装电感。将输入电压选择为12伏特，输出电 压选择为1.2伏特。开关频率选择在1MHz，输出电感L 0 等于0.3微亨。DCR_L 0 等于1m欧 说 明 书CN 102668381 A 5/6页 8 姆，在低边开关和高边开关脉宽调制之间的延迟时间是15纳秒。 0035 在图4和图5中，曲线图400、500示出了针对使用常规开关而无下拉FET的参考 情况中低边开关的Vds 402,502和Vgs 404,504波形。在图4中，针对具有1.4伏特的高 阈值电压的低边开关。

31、的模拟结果表明，不存在直通发生并且开关节点的振铃（ringing）的 非常高。在图5中，具有0.8伏特低阈值电压的低边开关表明了显著的直通发生，显著地抑 制了振铃。抑制电压振铃看起来很好，但是其与直通期间非常高的功率损耗关联，使得转换 器的效率较低。直通也降低了转换器的可靠性。 0036 图6示出了低边开关具有0.8伏特低阈值并且具有集成下拉FET的情况的模拟结 果，总体示为600。电压Vds示为602，低边开关的电压Vgs示为604。曲线图606是下拉 FET的栅极和其源极端子之间的电压。当与图4进行比较时，低阈值电压增加了对主MOSFET 中电流的沟道贡献，从而操作为同步整流器。集成体二极。

32、管的传导和Qrr较小，从而提高了 转换器的效率。可以注意到，在图6中，一旦高边开关开启（包括低边开关上的高dv/dt），下 拉FET就开启，从而加速了剩余部分的换向。由于在高边开关开启的开始，通过高边开关和 低边开关的交叉电流较小，所以开关节点的振铃稍微地降低。该电流对应于LC存在的电路 中降低其Q因数的泄漏。 0037 在图7中呈现出所研究的不同情况下作为负载电流函数的转换器效率，总体示为 700。线702、704和706分别示出了在三个不同电压阈值情况下（0.8伏特、1.1伏特和1.4 伏特），针对无下拉FET的低边开关计算的效率。1.1伏特的中间阈值电压（曲线图704）示 出了由于低边开。

33、关的Rds,on减小而得到的在满负载的某些效率优势。在该情况中，由于低 边开关仅仅工作在直通开始，所以在轻负载下没有显著的不足。相比之下，当阈值电压降低 到0.8伏特时（曲线图702），显著地引入了较强的直通事件，从而降低了转换器在中负载和 轻负载下的效率。 0038 与各自的常规情况相比较，对于低边开关具有集成的下拉FET情况的所有三条曲 线708、710和712示出了某些效率优势。这是由于低边开关的较硬关闭使开关损耗较低。 此外，即使在0.8伏特最低阈值电压的情况中（曲线图708），也没有迹象表明存在任何直 通。在低阈值电压和轻负载情况下的效率的某些轻微下降是由于在切换期间通过低边主 MO。

34、SFET的沟道的漏电流而造成的。 0039 图8示出了本发明的进一步实施例，其中针对功率块模块的低边开关和高边开关 均集成下拉FET。该实施与图3的实施例相似，除了高边开关也包括下拉FET以外。因此， 使用与图3中的参考数字相似的参数数字。 0040 图8示出了包含模块803和805的模块802，模块803和805分别包含主开关晶体 管808、818和FET下拉晶体管850、830。主开关MOSFET晶体管808的漏极862耦合到电压 VIN 810的源，其源极耦合在模块803和模块805之间的节点814。节点814耦合到输出端 子VSM816。主开关MOSFET 808的栅极812连接到栅极。

35、驱动器电路806，这在本领域中是已 知的。栅极驱动器电路为高边开关Q1和低边开关Q2提供驱动信号。主开关MOSFET 808 的栅极812也连接到下拉FET 850的漏极852，下拉FET 850的源极854在814连接到晶 体管808的源极。电容器858连接在主开关MOSFET 808的漏极862和下拉FET 850的栅 极856之间。下拉FET 850的栅极856还经由复位电阻器860耦合到下拉FET 850的源极 854，其进而耦合到节点814。 说 明 书CN 102668381 A 6/6页 9 0041 低边开关Q2具有主开关MOSFET 818，其漏极820连接到节点814，因而。

36、连接到输 出816。栅极822连接到栅极驱动器806，从而接收栅极驱动器信号，如本领域中已知的。主 开关MOSFET 818的源极824在端子834连接到地。FET下拉晶体管830的漏极828连接 到主开关MOSFET818的栅极822。下拉FET 830的栅极826经由电容器836耦合到主开关 MOSFET 818的漏极820。下拉FET 826的栅极826还经由复位电阻器838耦合到下拉FET 832的源极和主开关818的源极824。 0042 栅极驱动器806连接到电源电压VCC和地VCGND，并在端子840接收PWM（脉宽调 制）。栅极驱动器电路为高边开关和低边开关生成开关波形，如本领。

37、域中已知的，此处不需 要详细描述。 0043 高边主MOSFET开关具有下拉FET的优势是，使高边主开关急剧关闭，这减少了开 关损耗。其还允许使用具有低阈值Vth的晶体管，并可以减少在工作周期的下降沿时高边 主MOSFET开关的操作和低边主MOSFET开关的操作之间的空载时间（dead time）。 0044 图9-图11示出了降低栅极驱动器的灌电流能力的影响，总体示为900、1000和 1100。在所有情况中，充电MOSFET和灌MOSFET两者的充电电流能力保持恒定在2.5amps， 并且输出驱动器级中的灌MOSFET的尺寸保持等于高边驱动器和低边驱动器。与图6中相 似，曲线图902和10。

38、02表示主开关MOSFET的Vds，曲线图904与1004表示主开关MOSFET 的Vgs，曲线图906与1006表示下拉FET的Vgs。 0045 图9和图10示出了将灌电流能力从2.5amps降低至1amps的影响。低边开关的 Vgs电压下降较慢，从而在高边开关开启的开始提供足够的低边开关FET传导。因此，消除 了体二极管传导和相关的Qrr效应。这使转换器的效率更高，如图11中曲线图1100所示。 然而，如果灌电流IG sink能力低于1amps，那么低边开关的Vgs在高边开关开启时仍然过 高，出现过量交叉电流。因此，转换器的效率下降得非常迅速，进一步降低灌电流能力。 0046 本发明可以。

39、例如参考美国专利7,282,765的教导而有利地制造。 0047 虽然在此描述了具有所有特征或步骤或仅某些特征或步骤的示例实施例，但是具 有所描述的特征或步骤中的一个或多个的不同组合的实施例意在被涵盖。本领域的技术人 员将理解，在要求保护的本发明的范围内许多其他的实施例和变化也是可能的。 说 明 书CN 102668381 A 1/11页 10 图1 说 明 书 附 图CN 102668381 A 10 2/11页 11 图2 说 明 书 附 图CN 102668381 A 11 3/11页 12 图3 说 明 书 附 图CN 102668381 A 12 4/11页 13 图4 说 明 书 附 图CN 102668381 A 13 5/11页 14 图5 说 明 书 附 图CN 102668381 A 14 6/11页 15 图6 说 明 书 附 图CN 102668381 A 15 7/11页 16 图7 说 明 书 附 图CN 102668381 A 16 8/11页 17 图8 说 明 书 附 图CN 102668381 A 17 9/11页 18 图9 说 明 书 附 图CN 102668381 A 18 10/11页 19 图10 说 明 书 附 图CN 102668381 A 19 11/11页 20 图11 说 明 书 附 图CN 102668381 A 20 。