半导体器件的制造方法.pdf

上传人:a**** 文档编号:4289145 上传时间:2018-09-13 格式:PDF 页数:17 大小:659.47KB
返回 下载 相关 举报
摘要
申请专利号:

CN201080049990.8

申请日:

2010.10.29

公开号:

CN102668037A

公开日:

2012.09.12

当前法律状态:

授权

有效性:

有权

法律详情:

授权|||实质审查的生效IPC(主分类):H01L 21/265申请日:20101029|||公开

IPC分类号:

H01L21/265; H01L21/336; H01L29/739; H01L29/78

主分类号:

H01L21/265

申请人:

株式会社日立制作所

发明人:

岛明生; 朴泽一幸

地址:

日本东京都

优先权:

2009.11.06 JP 2009-254558

专利代理机构:

北京市金杜律师事务所 11256

代理人:

杨宏军

PDF下载: PDF下载
内容摘要

激光退火中,从薄膜化为300μm以下的半导体Si衬底的背面起算的深度大于1μm的位置的温度在950℃以上、1412℃以下的温度范围内,将Si加热而不溶解。本发明提供一种半导体器件的制造方法,从半导体衬底的表面导入杂质形成半导体区域,利用静电夹持方式固定在支持衬底上将衬底整体加热到250℃以上,并且通过照射3μm以上的长波长的激光将半导体衬底的表面加热使杂质活化。

权利要求书

1: 一种半导体器件的制造方法, 其特征在于, 包括以下工序 : 从半导体衬底的表面导入杂质形成半导体区域的工序 ; 利用静电夹持方式将所述半导体衬底固定在支持衬底上, 将所述半导体衬底整体加热 到 250℃以上的工序 ; 以 1000 微秒以下的照射时间照射波长 3μm 以上的激光, 将所述半导体衬底的表面加 热, 使导入到所述半导体衬底内的所述杂质活化的工序。2: 如权利要求 1 所述的半导体器件的制造方法, 其特征在于, 所述激光为具有 10.6μm 波长的 CO2 激光。3: 如权利要求 1 所述的半导体器件的制造方法, 其特征在于, 所述形成半导体区域的 工序包括以下工序 : 从所述半导体衬底的背面起算的深度大于 1μm 的位置导入第 1 导电型杂质, 形成场终 止区的工序 ; 和 从所述半导体衬底的背面起算的深度小于 1μm 的位置导入第 2 导电型杂质形成集电 区的工序。4: 如权利要求 1 所述的半导体器件的制造方法, 其特征在于, 所述半导体衬底使用厚 度被薄膜化到 300μm 以下的半导体 Si 衬底。5: 如权利要求 1 所述的半导体器件的制造方法, 其特征在于, 在所述使杂质活化的工 序中, 从所述半导体衬底的背面以使从所述半导体衬底的背面起算的深度大于 1μm 的位 置的温度在 950℃以上、 硅的熔融温度 1412℃以下为条件照射所述激光。6: 如权利要求 3 所述的半导体器件的制造方法, 其特征在于, 所述集电区具有所述杂 质的浓度分布朝向从所述半导体衬底的背面起算的深度小于 1μm 的位置一直维持离子注 入时的形状的区域。

说明书


半导体器件的制造方法

    技术领域 本发明涉及使导入到半导体衬底内的杂质活化时使用的激光退火技术, 涉及使用 该杂质活化方法的半导体器件的制造方法。
     背景技术 已 知 有 使 Si 的 厚 度 薄 至 100μm 左 右 的 极 薄 IGBT( 绝 缘 栅 双 极 型 晶 体 管、 Insulated Gate Bipolar Transistor)。极薄 IGBT 在半导体衬底的背面部分具有 n+ 型的 场终止层及 p+ 型的集电层。通常场终止层及集电层以层合的方式形成。场终止层和集电 层可以如下得到, 即, 将作为 n 型杂质的磷离子从半导体衬底的背面导入到深的位置, 将作 为 p 型杂质的硼离子导入到浅的位置, 之后进行用于活化的热处理。
     作为上述热处理方法, 利用激光退火。激光退火中使用准分子激光、 YAG 第 2 高次 谐波激光、 或 YLF 第 2 高次谐波激光等。 对于上述脉冲激光, 由于 Si 半导体衬底的吸收系数 也大, 所以可以选择性地仅加热半导体衬底的背面部分。 因此, 可以避免形成于半导体衬底 表面的铝电极及聚酰亚胺层损伤。利用此种激光退火的方法被下述专利文献 1 ~ 4 公开。
     对于极薄 IGBT 的 n+ 型场终止层, 在位于距离半导体衬底的背面 1μm 左右深的位 置形成杂质浓度的峰, 其形成范围大多直至从半导体衬底的背面起算的深度 2μm 左右的 位置。因此, 作为 n 型杂质的磷离子也被导入到位于距离半导体衬底的背面较深的位置。 为了使上述磷离子高度活化, 必须直至较深的位置加热至 950℃以上。但是, 对于专利文献 1 ~ 4 中公开的激光退火, 难以使导入到位于距离半导体衬底的背面较深的位置的杂质高 度活化。原因如下 : 准分子激光、 YAG 第 2 高次谐波激光、 或 YLF 第 2 高次谐波激光等脉冲 激光为波长短的激光。因此, 上述脉冲激光在位于距离半导体衬底的背面较浅的位置 ( 深 度数 10 ~ 100nm) 被吸收、 无法对较深的位置进行加热。
     下述专利文献 5 中使用 YAG 第 2 高次谐波激光和旋转圆盘式激光退火装置, 但上 述方式也难以使导入到位于距离半导体衬底的背面较深位置的杂质高度活化。
     专利文献 1 : 日本特开平 10-41244 号公报
     专利文献 2 : 日本特开 2000-349042 号公报
     专利文献 3 : 美国专利 5,908,307 号公报
     专利文献 4 : 日本特开 2004-363168 号公报
     专利文献 5 : 日本特开 2006-5291 号公报
     发明内容 利用上述专利文献 1 ~ 4 中公开的短波长激光时, 由于以带间载流子激发吸收作 为其加热源, 所以激光退火无法控制退火温度, 必须使 Si 衬底升高到熔点以上的温度, 溶 解重结晶化。 因此, 存在下述缺点 : 结晶缺陷多、 易引起电流泄漏路径, 无法控制杂质图谱的 形状 ( 即使将 pn 结制成背面也会全部混合 )。为了有效地活化极薄 IGBT 的场终止层, 期望 使结晶缺陷数减少同时实现深区域的杂质活化的激光退火技术。
     具有在位于距离半导体衬底的背面比 1μm 深的位置形成的场终止区时, 利用专 利文献 1 ~ 4 中公开的激光退火无法充分地使其活化。另外, 想要利用上述激光退火技术 使深位置的场终止区活化时, 会发生下述情况, 即, 激光强度变得过强, 在浅位置的集电区 中发生升华 ( 消融 ), 集电区脱落。
     即使利用上述专利文献 5 中公开的旋转圆盘式激光退火装置也无法充分地使深 1μm 的区域活化。
     本发明是基于发现了利用激光退火使导入到半导体衬底内的杂质不依赖于其深 度地活化的方法而完成的。半导体衬底的主材料使用 Si( 硅 ) 时, 本发明的杂质的活化工 序中, 将 Si 衬底升高到 250℃以上的温度使长波长的光被 Si 吸收后, 与目前使用的准分子、 YAG 激光等不同, 采用以自由电子吸收作为其加热源的长波长激光, 控制激光能量, 由此在 使半导体衬底表面的温度为硅的熔融温度以下的条件下照射激光。由此, 可以使半导体衬 底的表面部分为结晶缺陷少的状态。
     具体而言, 进行激光退火前使极薄装置晶片 ( 半导体衬底 ) 吸附于利用静电夹持 (electrostatic chuck) 机构吸附的支持衬底上, 使装置表面侧对置, 且晶片背面向外侧伸 出。其原因在于, 厚 100μm 左右的极薄 Si 衬底的情况下, 将该衬底本身例如如本发明那样 加热到 250℃以上时, 下侧 ( 表面侧 ) 翘曲成凸形。由于上述加热, 使得无法利用粘合剂或 固定胶带等进行固定, 利用本发明所述的静电夹持机构吸附的支持衬底是必需的。
     本发明的第 1 特征在于, (1) 一种半导体器件的制造方法, 包括以下工序 : 从半导 体衬底的表面导入杂质形成半导体区域的工序 ; 利用静电夹持方式将上述半导体衬底固定 在支持衬底上, 将上述半导体衬底整体加热到 250℃以上的工序 ; 以 1000 微秒以下的照射 时间照射波长 3μm 以上的激光, 将上述半导体衬底的表面加热, 使导入到上述半导体衬底 内的上述杂质活化的工序。
     (2) 如 (1) 所述, 上述激光优选为具有 10.6μm 波长的 CO2 激光。这是由于上述 激光为更易激发自由电子的长波长激光, 并且为在机械工作等中在产业界已经被广泛使用 的、 能够稳定运转的激光。
     (3) 在 (1) 中, 优选上述形成半导体区域的工序包括以下工序 : 从上述半导体衬底 的背面起算的深度大于 1μm 的位置导入第 1 导电型杂质, 形成场终止区的工序 ; 和从上述 半导体衬底的背面起算的深度小于 1μm 的位置导入第 2 导电型杂质形成集电区的工序。
     (4) 在 (1) 中, 上述半导体衬底优选使用厚度被薄膜化到 300μm 以下的半导体 Si 衬底。这是由于缩短了在表背面间流动的载流子的流动距离, 进一步提高了极薄 IGBT 的性 能。
     (5) 在 (1) 中, 优选在上述使杂质活化的工序中, 从上述半导体衬底的背面以使从 上述半导体衬底的背面起算的深度大于 1μm 的位置的温度在 950 ℃以上、 硅的熔融温度 1412℃以下为条件照射所述激光。这是由于可以使场终止区充分地活化。
     (6) 在 (3) 中, 优选上述集电区具有上述杂质的浓度分布朝向从上述半导体衬底 的背面起算的深度小于 1μm 的位置一直维持离子注入时的形状的区域。这是由于进一步 提高了背面侧最表面的活性杂质浓度, 降低与金属电极的接触电阻, 提高极薄 IGBT 的性 能。
     根据本发明, 能够使深度不同的场终止区和集电区的杂质同时充分活化, 能够得到场终止区活化时使集电区也不发生熔融、 结晶缺陷少的半导体器件。 附图说明 [ 图 1] 表示 IGBT 的制造过程 (1)。
     [ 图 2] 表示 IGBT 的制造过程 (2)。
     [ 图 3] 表示 IGBT 的制造过程 (3)。
     [ 图 4] 表示导入到半导体衬底的背面部分的磷离子及硼离子的分布。
     [ 图 5] 表示利用静电夹持方式在支持衬底上支持极薄晶片的支持过程。
     [ 图 6] 表示将极薄装置晶片高温加热后的晶片形状。
     [ 图 7] 表示利用同一激光照射强度将硼离子进行 CO2 激光退火得到的样品的片材 电阻、 到达退火温度的衬底加热温度依赖性。
     [ 图 8] 表示半导体衬底背面部分的活化磷的分布。
     [ 图 9] 表示半导体衬底背面部分的活化硼的分布。
     [ 图 10](a) 表示导入到半导体衬底背面部分的硼的分布, (b) 表示半导体衬底背 面部分的活化硼的分布。
     [ 图 11] 表示 IGBT 的制造过程 (4)。具体实施方式
     实施例 1
     以下参照附图详细地说明实施例 1。
     (IGBT 的制造方法 )
     参照图 1 ~图 10 说明 IGBT 的制造方法。特别是以形成场终止层及集电层的方法 为中心进行说明。
     图 1 模式化地表示 IGBT100 的制造过程的主体部截面图。IGBT100 是利用 n 型硅 单结晶的晶片 (CZ、 MCZ、 FZ) 而形成的。IGBT100 具有形成于 n- 型漂移层 1 上的 p 型本体层 2、 和形成于该本体层 2 的表面部分的 n+ 型源极区域 3。本体层 2 及源极区域 3 可以利用离 子注入技术在漂移层 1 的表面部分形成。
     接下来, 如图 2 所示, 在 IGBT100 上形成沟槽栅极 4。沟槽栅极 4 经由栅绝缘膜 5 与本体层 2 对置, 所述本体层 2 隔开源极区域 3 和漂移层 1。通过在本体层 2 的表面形成沟 槽后将该沟槽的内壁进行热氧化, 可以形成栅绝缘膜 5。 通过在被栅绝缘膜 5 被覆的沟槽内 填充多晶硅 (polysilicon), 可以形成沟槽栅极 4。在沟槽栅极 4 的多晶硅中以高浓度导入 了杂质, 实质上为导体。
     在半导体衬底的表面上形成与源极区域 3 电连接的源电极 6。源电极 6 与沟槽栅 极 4 通过层间绝缘膜 7 被电分离。在本体层 2 的表面上进一步形成聚酰亚胺层 8。聚酰亚 胺层 8 覆盖源电极 6, 设置所述聚酰亚胺层 8 用于源电极 6 等的钝化 ( 保护膜 )。
     接着, 如图 3 所示, IGBT100 的漂移层 1 从背面侧被研磨, 将半导体衬底的厚度调 节为 100μm 左右。
     接着, 在从漂移层 1 的背面起算深的位置导入作为场终止层发挥作用的 n 型杂质 即磷离子 9a, 进而在从漂移层 1 的背面起算浅的位置导入作为集电层发挥作用的 p 型杂质即硼离子 9b。磷离子 9a 的注入条件如下 : 注入能量为 500 ~ 700KeV, 剂量为 1×1013cm-2。 硼离子 9b 的注入条件如下 : 注入能量为 10 ~ 20KeV, 剂量为 5×1013 ~ 1×1014cm-2。如图 4 所示, 磷离子的导入浓度分布如下 : 在从半导体衬底的背面起算的深度为 1μm 左右的位置 形成杂质浓度的峰, 其形成范围直至从半导体衬底的背面起算的深度为 2μm 左右的位置。
     接着, 如图 5 所示, 在利用静电夹持机构吸附的支持衬底上以使装置表面侧对置、 晶片背面向外侧伸出的方式进行吸附。原因在于 : 厚 100μm 左右的极薄 Si 衬底 ( 极薄样 品、 极薄膜样品、 薄晶片 (Thin Wafer)) 的情况下, 将其衬底本身例如如本发明那样加热至 250℃以上时, 如图 6 所示, 相对于下侧 ( 表面侧 ) 弯曲成凸形。由于上述加热, 使得利用粘 合剂或固定胶带等无法进行固定, 本发明所述的利用静电夹持机构吸附的支持衬底是必需 的。
     接着, 对半导体衬底 ( 极薄样品、 极薄膜样品、 薄晶片 ) 的背面实行激光退火。激 光退火的条件如下 : 例如背面温度为 1200℃、 退火时间为 600 微秒、 衬底加热温度为 250℃。 图 7 表示利用同一激光照射强度将硼离子进行 CO2 激光退火得到的样品的片材电阻、 到达 退火温度的衬底加热温度依赖性。为了充分地活化离子注入层 ( 即, 为了活化为 1100℃以 上 ), 可知需要将衬底本身加热到 250℃以上。
     图 8 给出磷、 硼离子的导入浓度分布和活化后的浓度分布。导入浓度分布是利用 二次离子质谱系统 (SIMS) 算出的。活化后的磷的浓度分布是利用扩展电阻 (SR) 算出的。 可知本实施例的活化后的磷的浓度分布沿着磷离子的导入浓度分布直至深的位置为止大 致 100%被活化。本实施例中, 在半导体衬底的浅的位置导入的硼离子的活化中, 也具有与 利用现有技术形成的浓度分布不同的特征。图 9 表示从半导体基板的背面沿着深度方向 的活化硼的杂质浓度分布。本实施例中, 半导体衬底的背面部分被加热到硅的熔融温度即 1412℃以下的范围内。 不会引起熔融重结晶化的现象, 为背面部分的结晶缺陷少的状态, 大 致 100%被活化。
     利用本实施例的激光退火时, 还具有下述优点 : 集电层的杂质浓度在退火后也基 本保持为离子注入时的、 未变化的浓度分布。如图 10 所示, 利用 YAG 激光等现有技术时, 对 于集电层的杂质浓度分布, 直至溶解后的硅的深度为止浓度分布相同。半导体衬底表面部 分的杂质浓度降低。上述表面部分的降低相对于峰值降低至 1/10 左右。另一方面, 本实施 例的集电层可以通过控制离子注入条件使集电层最表面的浓度大于利用现有技术得到的 浓度。由此, 可以得到与集电电极的接触性得到提高、 及空穴的注入效率得到提高、 导通电 压小的 IGBT。
     接 着, 如 图 11 所 示, 在 集 电 层 的 背 面 蒸 镀 铝 并 形 成 集 电 电 极 10, 可以得到 IGBT100。
     以上详细地说明了本发明的具体例, 但这些只不过是示例, 不限定权利要求。 权利 要求所记载的技术中包括将以上列举的具体例进行各种变形、 改变后的例子。
     另外, 本说明书或附图中说明的技术要素单独或通过各种组合发挥技术上的有用 性, 不限定于申请时权利要求记载的组合。 另外, 本说明书或附图中列举的技术可以同时实 现多个目的, 实现其中目的之一本身具有技术上的有用性。
     符号说明
     1... 漂移层、 2...p 型的本体层、 3... 源极区域、 4... 沟槽栅极、 5... 栅绝缘膜、6... 源电极、 7... 层间绝缘膜、 8... 聚酰亚胺层、 9a... 磷离子、 9b... 硼离子、 10... 集电 电极。

半导体器件的制造方法.pdf_第1页
第1页 / 共17页
半导体器件的制造方法.pdf_第2页
第2页 / 共17页
半导体器件的制造方法.pdf_第3页
第3页 / 共17页
点击查看更多>>
资源描述

《半导体器件的制造方法.pdf》由会员分享,可在线阅读,更多相关《半导体器件的制造方法.pdf(17页珍藏版)》请在专利查询网上搜索。

1、(10)申请公布号 CN 102668037 A (43)申请公布日 2012.09.12 C N 1 0 2 6 6 8 0 3 7 A *CN102668037A* (21)申请号 201080049990.8 (22)申请日 2010.10.29 2009-254558 2009.11.06 JP H01L 21/265(2006.01) H01L 21/336(2006.01) H01L 29/739(2006.01) H01L 29/78(2006.01) (71)申请人株式会社日立制作所 地址日本东京都 (72)发明人岛明生 朴泽一幸 (74)专利代理机构北京市金杜律师事务所 11。

2、256 代理人杨宏军 (54) 发明名称 半导体器件的制造方法 (57) 摘要 激光退火中,从薄膜化为300m以下的半导 体Si衬底的背面起算的深度大于1m的位置的 温度在950以上、1412以下的温度范围内,将 Si加热而不溶解。本发明提供一种半导体器件 的制造方法,从半导体衬底的表面导入杂质形成 半导体区域,利用静电夹持方式固定在支持衬底 上将衬底整体加热到250以上,并且通过照射 3m以上的长波长的激光将半导体衬底的表面 加热使杂质活化。 (30)优先权数据 (85)PCT申请进入国家阶段日 2012.05.03 (86)PCT申请的申请数据 PCT/JP2010/069291 2010。

3、.10.29 (87)PCT申请的公布数据 WO2011/055691 JA 2011.05.12 (51)Int.Cl. 权利要求书1页 说明书5页 附图10页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 10 页 1/1页 2 1.一种半导体器件的制造方法,其特征在于,包括以下工序: 从半导体衬底的表面导入杂质形成半导体区域的工序; 利用静电夹持方式将所述半导体衬底固定在支持衬底上,将所述半导体衬底整体加热 到250以上的工序; 以1000微秒以下的照射时间照射波长3m以上的激光,将所述半导体衬底的表面加 热,使导入到所述半导体衬底。

4、内的所述杂质活化的工序。 2.如权利要求1所述的半导体器件的制造方法,其特征在于,所述激光为具有10.6m 波长的CO 2 激光。 3.如权利要求1所述的半导体器件的制造方法,其特征在于,所述形成半导体区域的 工序包括以下工序: 从所述半导体衬底的背面起算的深度大于1m的位置导入第1导电型杂质,形成场终 止区的工序;和 从所述半导体衬底的背面起算的深度小于1m的位置导入第2导电型杂质形成集电 区的工序。 4.如权利要求1所述的半导体器件的制造方法,其特征在于,所述半导体衬底使用厚 度被薄膜化到300m以下的半导体Si衬底。 5.如权利要求1所述的半导体器件的制造方法,其特征在于,在所述使杂质活。

5、化的工 序中,从所述半导体衬底的背面以使从所述半导体衬底的背面起算的深度大于1m的位 置的温度在950以上、硅的熔融温度1412以下为条件照射所述激光。 6.如权利要求3所述的半导体器件的制造方法,其特征在于,所述集电区具有所述杂 质的浓度分布朝向从所述半导体衬底的背面起算的深度小于1m的位置一直维持离子注 入时的形状的区域。 权 利 要 求 书CN 102668037 A 1/5页 3 半导体器件的制造方法 技术领域 0001 本发明涉及使导入到半导体衬底内的杂质活化时使用的激光退火技术,涉及使用 该杂质活化方法的半导体器件的制造方法。 背景技术 0002 已知有使Si的厚度薄至100m左右。

6、的极薄IGBT(绝缘栅双极型晶体管、 Insulated Gate Bipolar Transistor)。极薄IGBT在半导体衬底的背面部分具有n + 型的 场终止层及p + 型的集电层。通常场终止层及集电层以层合的方式形成。场终止层和集电 层可以如下得到,即,将作为n型杂质的磷离子从半导体衬底的背面导入到深的位置,将作 为p型杂质的硼离子导入到浅的位置,之后进行用于活化的热处理。 0003 作为上述热处理方法,利用激光退火。激光退火中使用准分子激光、YAG第2高次 谐波激光、或YLF第2高次谐波激光等。对于上述脉冲激光,由于Si半导体衬底的吸收系数 也大,所以可以选择性地仅加热半导体衬底的。

7、背面部分。因此,可以避免形成于半导体衬底 表面的铝电极及聚酰亚胺层损伤。利用此种激光退火的方法被下述专利文献14公开。 0004 对于极薄IGBT的n + 型场终止层,在位于距离半导体衬底的背面1m左右深的位 置形成杂质浓度的峰,其形成范围大多直至从半导体衬底的背面起算的深度2m左右的 位置。因此,作为n型杂质的磷离子也被导入到位于距离半导体衬底的背面较深的位置。 为了使上述磷离子高度活化,必须直至较深的位置加热至950以上。但是,对于专利文献 14中公开的激光退火,难以使导入到位于距离半导体衬底的背面较深的位置的杂质高 度活化。原因如下:准分子激光、YAG第2高次谐波激光、或YLF第2高次谐。

8、波激光等脉冲 激光为波长短的激光。因此,上述脉冲激光在位于距离半导体衬底的背面较浅的位置(深 度数10100nm)被吸收、无法对较深的位置进行加热。 0005 下述专利文献5中使用YAG第2高次谐波激光和旋转圆盘式激光退火装置,但上 述方式也难以使导入到位于距离半导体衬底的背面较深位置的杂质高度活化。 0006 专利文献1:日本特开平10-41244号公报 0007 专利文献2:日本特开2000-349042号公报 0008 专利文献3:美国专利5,908,307号公报 0009 专利文献4:日本特开2004-363168号公报 0010 专利文献5:日本特开2006-5291号公报 发明内容。

9、 0011 利用上述专利文献14中公开的短波长激光时,由于以带间载流子激发吸收作 为其加热源,所以激光退火无法控制退火温度,必须使Si衬底升高到熔点以上的温度,溶 解重结晶化。因此,存在下述缺点:结晶缺陷多、易引起电流泄漏路径,无法控制杂质图谱的 形状(即使将pn结制成背面也会全部混合)。为了有效地活化极薄IGBT的场终止层,期望 使结晶缺陷数减少同时实现深区域的杂质活化的激光退火技术。 说 明 书CN 102668037 A 2/5页 4 0012 具有在位于距离半导体衬底的背面比1m深的位置形成的场终止区时,利用专 利文献14中公开的激光退火无法充分地使其活化。另外,想要利用上述激光退火技。

10、术 使深位置的场终止区活化时,会发生下述情况,即,激光强度变得过强,在浅位置的集电区 中发生升华(消融),集电区脱落。 0013 即使利用上述专利文献5中公开的旋转圆盘式激光退火装置也无法充分地使深 1m的区域活化。 0014 本发明是基于发现了利用激光退火使导入到半导体衬底内的杂质不依赖于其深 度地活化的方法而完成的。半导体衬底的主材料使用Si(硅)时,本发明的杂质的活化工 序中,将Si衬底升高到250以上的温度使长波长的光被Si吸收后,与目前使用的准分子、 YAG激光等不同,采用以自由电子吸收作为其加热源的长波长激光,控制激光能量,由此在 使半导体衬底表面的温度为硅的熔融温度以下的条件下照。

11、射激光。由此,可以使半导体衬 底的表面部分为结晶缺陷少的状态。 0015 具体而言,进行激光退火前使极薄装置晶片(半导体衬底)吸附于利用静电夹持 (electrostatic chuck)机构吸附的支持衬底上,使装置表面侧对置,且晶片背面向外侧伸 出。其原因在于,厚100m左右的极薄Si衬底的情况下,将该衬底本身例如如本发明那样 加热到250以上时,下侧(表面侧)翘曲成凸形。由于上述加热,使得无法利用粘合剂或 固定胶带等进行固定,利用本发明所述的静电夹持机构吸附的支持衬底是必需的。 0016 本发明的第1特征在于,(1)一种半导体器件的制造方法,包括以下工序:从半导 体衬底的表面导入杂质形成半。

12、导体区域的工序;利用静电夹持方式将上述半导体衬底固定 在支持衬底上,将上述半导体衬底整体加热到250以上的工序;以1000微秒以下的照射 时间照射波长3m以上的激光,将上述半导体衬底的表面加热,使导入到上述半导体衬底 内的上述杂质活化的工序。 0017 (2)如(1)所述,上述激光优选为具有10.6m波长的CO 2 激光。这是由于上述 激光为更易激发自由电子的长波长激光,并且为在机械工作等中在产业界已经被广泛使用 的、能够稳定运转的激光。 0018 (3)在(1)中,优选上述形成半导体区域的工序包括以下工序:从上述半导体衬底 的背面起算的深度大于1m的位置导入第1导电型杂质,形成场终止区的工序。

13、;和从上述 半导体衬底的背面起算的深度小于1m的位置导入第2导电型杂质形成集电区的工序。 0019 (4)在(1)中,上述半导体衬底优选使用厚度被薄膜化到300m以下的半导体Si 衬底。这是由于缩短了在表背面间流动的载流子的流动距离,进一步提高了极薄IGBT的性 能。 0020 (5)在(1)中,优选在上述使杂质活化的工序中,从上述半导体衬底的背面以使从 上述半导体衬底的背面起算的深度大于1m的位置的温度在950以上、硅的熔融温度 1412以下为条件照射所述激光。这是由于可以使场终止区充分地活化。 0021 (6)在(3)中,优选上述集电区具有上述杂质的浓度分布朝向从上述半导体衬底 的背面起算。

14、的深度小于1m的位置一直维持离子注入时的形状的区域。这是由于进一步 提高了背面侧最表面的活性杂质浓度,降低与金属电极的接触电阻,提高极薄IGBT的性 能。 0022 根据本发明,能够使深度不同的场终止区和集电区的杂质同时充分活化,能够得 说 明 书CN 102668037 A 3/5页 5 到场终止区活化时使集电区也不发生熔融、结晶缺陷少的半导体器件。 附图说明 0023 图1表示IGBT的制造过程(1)。 0024 图2表示IGBT的制造过程(2)。 0025 图3表示IGBT的制造过程(3)。 0026 图4表示导入到半导体衬底的背面部分的磷离子及硼离子的分布。 0027 图5表示利用静电。

15、夹持方式在支持衬底上支持极薄晶片的支持过程。 0028 图6表示将极薄装置晶片高温加热后的晶片形状。 0029 图7表示利用同一激光照射强度将硼离子进行CO 2 激光退火得到的样品的片材 电阻、到达退火温度的衬底加热温度依赖性。 0030 图8表示半导体衬底背面部分的活化磷的分布。 0031 图9表示半导体衬底背面部分的活化硼的分布。 0032 图10(a)表示导入到半导体衬底背面部分的硼的分布,(b)表示半导体衬底背 面部分的活化硼的分布。 0033 图11表示IGBT的制造过程(4)。 具体实施方式 0034 实施例1 0035 以下参照附图详细地说明实施例1。 0036 (IGBT的制造。

16、方法) 0037 参照图1图10说明IGBT的制造方法。特别是以形成场终止层及集电层的方法 为中心进行说明。 0038 图1模式化地表示IGBT100的制造过程的主体部截面图。IGBT100是利用n型硅 单结晶的晶片(CZ、MCZ、FZ)而形成的。IGBT100具有形成于n - 型漂移层1上的p型本体层 2、和形成于该本体层2的表面部分的n + 型源极区域3。本体层2及源极区域3可以利用离 子注入技术在漂移层1的表面部分形成。 0039 接下来,如图2所示,在IGBT100上形成沟槽栅极4。沟槽栅极4经由栅绝缘膜5 与本体层2对置,所述本体层2隔开源极区域3和漂移层1。通过在本体层2的表面形成。

17、沟 槽后将该沟槽的内壁进行热氧化,可以形成栅绝缘膜5。通过在被栅绝缘膜5被覆的沟槽内 填充多晶硅(polysilicon),可以形成沟槽栅极4。在沟槽栅极4的多晶硅中以高浓度导入 了杂质,实质上为导体。 0040 在半导体衬底的表面上形成与源极区域3电连接的源电极6。源电极6与沟槽栅 极4通过层间绝缘膜7被电分离。在本体层2的表面上进一步形成聚酰亚胺层8。聚酰亚 胺层8覆盖源电极6,设置所述聚酰亚胺层8用于源电极6等的钝化(保护膜)。 0041 接着,如图3所示,IGBT100的漂移层1从背面侧被研磨,将半导体衬底的厚度调 节为100m左右。 0042 接着,在从漂移层1的背面起算深的位置导入。

18、作为场终止层发挥作用的n型杂质 即磷离子9a,进而在从漂移层1的背面起算浅的位置导入作为集电层发挥作用的p型杂质 说 明 书CN 102668037 A 4/5页 6 即硼离子9b。磷离子9a的注入条件如下:注入能量为500700KeV,剂量为110 13 cm -2 。 硼离子9b的注入条件如下:注入能量为1020KeV,剂量为510 13 110 14 cm -2 。如图4 所示,磷离子的导入浓度分布如下:在从半导体衬底的背面起算的深度为1m左右的位置 形成杂质浓度的峰,其形成范围直至从半导体衬底的背面起算的深度为2m左右的位置。 0043 接着,如图5所示,在利用静电夹持机构吸附的支持衬。

19、底上以使装置表面侧对置、 晶片背面向外侧伸出的方式进行吸附。原因在于:厚100m左右的极薄Si衬底(极薄样 品、极薄膜样品、薄晶片(Thin Wafer)的情况下,将其衬底本身例如如本发明那样加热至 250以上时,如图6所示,相对于下侧(表面侧)弯曲成凸形。由于上述加热,使得利用粘 合剂或固定胶带等无法进行固定,本发明所述的利用静电夹持机构吸附的支持衬底是必需 的。 0044 接着,对半导体衬底(极薄样品、极薄膜样品、薄晶片)的背面实行激光退火。激 光退火的条件如下:例如背面温度为1200、退火时间为600微秒、衬底加热温度为250。 图7表示利用同一激光照射强度将硼离子进行CO 2 激光退火。

20、得到的样品的片材电阻、到达 退火温度的衬底加热温度依赖性。为了充分地活化离子注入层(即,为了活化为1100以 上),可知需要将衬底本身加热到250以上。 0045 图8给出磷、硼离子的导入浓度分布和活化后的浓度分布。导入浓度分布是利用 二次离子质谱系统(SIMS)算出的。活化后的磷的浓度分布是利用扩展电阻(SR)算出的。 可知本实施例的活化后的磷的浓度分布沿着磷离子的导入浓度分布直至深的位置为止大 致100被活化。本实施例中,在半导体衬底的浅的位置导入的硼离子的活化中,也具有与 利用现有技术形成的浓度分布不同的特征。图9表示从半导体基板的背面沿着深度方向 的活化硼的杂质浓度分布。本实施例中,半。

21、导体衬底的背面部分被加热到硅的熔融温度即 1412以下的范围内。不会引起熔融重结晶化的现象,为背面部分的结晶缺陷少的状态,大 致100被活化。 0046 利用本实施例的激光退火时,还具有下述优点:集电层的杂质浓度在退火后也基 本保持为离子注入时的、未变化的浓度分布。如图10所示,利用YAG激光等现有技术时,对 于集电层的杂质浓度分布,直至溶解后的硅的深度为止浓度分布相同。半导体衬底表面部 分的杂质浓度降低。上述表面部分的降低相对于峰值降低至1/10左右。另一方面,本实施 例的集电层可以通过控制离子注入条件使集电层最表面的浓度大于利用现有技术得到的 浓度。由此,可以得到与集电电极的接触性得到提高。

22、、及空穴的注入效率得到提高、导通电 压小的IGBT。 0047 接着,如图11所示,在集电层的背面蒸镀铝并形成集电电极10,可以得到 IGBT100。 0048 以上详细地说明了本发明的具体例,但这些只不过是示例,不限定权利要求。权利 要求所记载的技术中包括将以上列举的具体例进行各种变形、改变后的例子。 0049 另外,本说明书或附图中说明的技术要素单独或通过各种组合发挥技术上的有用 性,不限定于申请时权利要求记载的组合。另外,本说明书或附图中列举的技术可以同时实 现多个目的,实现其中目的之一本身具有技术上的有用性。 0050 符号说明 0051 1.漂移层、2.p型的本体层、3.源极区域、4。

23、.沟槽栅极、5.栅绝缘膜、 说 明 书CN 102668037 A 5/5页 7 6.源电极、7.层间绝缘膜、8.聚酰亚胺层、9a.磷离子、9b.硼离子、10.集电 电极。 说 明 书CN 102668037 A 1/10页 8 图1 说 明 书 附 图CN 102668037 A 2/10页 9 图2 说 明 书 附 图CN 102668037 A 3/10页 10 图3 说 明 书 附 图CN 102668037 A 10 4/10页 11 图4 说 明 书 附 图CN 102668037 A 11 5/10页 12 图5 说 明 书 附 图CN 102668037 A 12 6/10页 13 图6 图7 说 明 书 附 图CN 102668037 A 13 7/10页 14 图8 说 明 书 附 图CN 102668037 A 14 8/10页 15 图9 说 明 书 附 图CN 102668037 A 15 9/10页 16 图10 说 明 书 附 图CN 102668037 A 16 10/10页 17 图11 说 明 书 附 图CN 102668037 A 17 。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1