PMOS 晶体管的形成方法 【技术领域】
本发明涉及半导体制造技术， 尤其涉及一种 PMOS 晶体管的形成方法。背景技术 由于应力可以改变硅材料的能隙和载流子迁移率， 因此通过应力来提高 MOS 晶体 管的性能成为越来越常用的手段。通过适当控制应力， 可以提高载流子 (NMOS 晶体管中的 电子， PMOS 晶体管中的空穴 ) 迁移率， 也就提高了驱动电流， 因而应力可以极大地提高 MOS 晶体管的性能。
现 有 技 术 中， 双 应 力 衬 垫 技 术 在 NMOS 晶 体 管 上 形 成 张 应 力 衬 垫 层 (tensile stress liner)， 在 PMOS 晶体管上形成压应力衬垫层 (compressive stressliner)， 从而增 大了 PMOS 晶体管和 NMOS 晶体管的驱动电流， 提高了电路的响应速度。据研究， 使用双应力 衬垫技术的集成电路能够带来 24％的速度提升。
此外， 在现有的高性能的半导体器件中， 还通过嵌入式锗硅 (EmbeddedGeSi) 技术 来提高 PMOS 晶体管的性能， 主要是在需要形成源区和漏区的区域形成锗硅材料， 然后再进 行掺杂形成 PMOS 晶体管的源区和漏区。形成锗硅材料是为了引入硅和锗硅 (SiGe) 之间晶 格失配形成的压应力， 以提高 PMOS 晶体管的性能。
图 1 至图 4 示出了现有技术的一种嵌入式锗硅 PMOS 晶体管的形成方法。
如图 1 所示， 提供硅衬底 10， 所述硅衬底 10 中形成有隔离结构 11， 所述隔离结构 11 可以是浅沟槽隔离等， 在隔离结构 11 之间的硅衬底 10 上形成有栅极结构 12， 所述栅极 结构 12 可以包括栅介质层和位于其上的栅电极， 另外还可以包括形成在栅介质层和栅电 极侧壁上的侧墙。
如图 2 所示， 对所述栅极结构 12 两侧的硅衬底 10 进行刻蚀， 形成凹槽， 暴露出所 述隔离结构 11 的侧壁。
如图 3 所示， 在所述凹槽中填充锗硅材料 13， 并对栅极结构 12 两侧的锗硅材料 13 进行离子注入， 形成源区和漏区。
如图 4 所示， 在所述源区和漏区表面形成金属硅化物 14， 以降低源区和漏区与后 续形成在其上的栓塞之间的接触电阻。所述金属硅化物 14 的形成方法为自对准的， 主要包 括： 形成金属层， 一般为镍， 覆盖所述源区和漏区以及栅极结构 12 的表面 ； 之后对所述硅衬 底 10 进行退火， 使得金属层与源区和漏区的锗硅材料 13 发生反应， 生成金属硅化物 14 ； 之 后去除未发生反应的金属层。
由于金属镍的活性较大， 容易扩散进入所述锗硅材料 13 和隔离结构 11 的结合部 14a， 形成 “滚边” (piping)， 所述滚边位于源区和漏区与隔离结构 11 的结合部， 会导致 PMOS 晶体管的结漏电流 (junction leakage) 较大， 影响器件性能。
关 于 滚 边 问 题 对 结 漏 电 流 的 影 响， 更 多 详 细 内 容 请 参 见 Ming H.Yu 发 表 于 Electron Devices Meeting， 2006 的 论 文 “Relaxation-Free Strained SiGe with SuperAnneal for 32nm High Performance PMOS and beyond” 。
发明内容 本发明解决的问题是嵌入式锗硅 PMOS 晶体管的金属硅化物的滚边现象导致结漏 电流较大， 影响器件性能。
为解决上述问题， 本发明提供了一种 PMOS 晶体管的形成方法， 包括 ：
提供硅衬底， 所述硅衬底中形成有隔离结构， 所述隔离结构之间的硅衬底上形成 有栅极结构 ；
对所述栅极结构两侧的硅衬底进行刻蚀， 在所述栅极结构两侧形成凹槽， 暴露出 所述隔离结构的侧壁 ；
使用含卤族元素的气体对所述凹槽暴露的硅衬底和隔离结构进行钝化处理 (passivation treatment) ；
在所述凹槽中填满锗硅材料。
可选的， 所述 PMOS 晶体管的形成方法还包括 ：
对所述栅极结构两侧的锗硅材料进行离子注入， 形成源区和漏区 ；
在所述源区和漏区的表面形成金属硅化物。
可选的， 所述金属硅化物为镍硅化合物 (NiSi) 或镍铂硅化合物 (NiPtSi)。
可选的， 在形成所述凹槽之后， 进行钝化处理之前， 所述 PMOS 晶体管的形成方法 还包括 ： 对所述硅衬底进行退火。
可选的， 所述退火的气氛为氢气 (H2)。
可选的， 所述含卤族元素的气体为氯化氢 (HCl)、 氯气 (Cl2)、 溴化氢 (HBr) 或三氟 化氮 (NF3)。
可选的， 所述含卤族元素的气体为 HCl。
可选的， 所述钝化处理中 HCl 的流量为 15sccm 至 500sccm。
可选的， 所述钝化处理的温度为 550℃至 800℃。
可选的， 所述钝化处理的压强为 1Torr 至 20Torr。
可选的， 使用化学气相沉积形成所述锗硅材料。
可选的， 所述化学气相沉积中的反应气体包括含硅的气体、 含锗的气体、 HCl 和 H2。
可选的， 所述含硅的气体为硅烷 (SiH4) 和 / 或二氯二氢硅 (SiH2Cl2)， 所述含锗的 气体为锗烷 (GeH4)。
可选的， 所述含硅的气体的流量为 30sccm 至 300sccm， 所述含锗的气体的流量为 5sccm 至 500sccm， HCl 的流量为 50sccm 至 200sccm， H2 的流量为 5slm 至 50slm。
可选的， 所述化学气相沉积的反应温度为 550 ℃至 800 ℃， 反应压强为 5Torr 至 20Torr。
与现有技术相比， 本发明具有以下优点 ：
本技术方案在栅极结构两侧刻蚀形成凹槽后， 使用含卤族元素的气体对凹槽暴露 的硅衬底和隔离结构进行钝化处理， 使得凹槽暴露的硅衬底和隔离结构的表面结合有卤族 元素离子， 之后再在沟槽中填充锗硅材料， 卤族元素离子能够有效的抑制金属的扩散， 避免 滚边问题， 有利于减小结漏电流， 改善器件性能。
附图说明
图 1 至图 4 是现有技术的一种 PMOS 晶体管的形成方法的中间结构的剖面图 ； 图 5 是本发明实施例的 PMOS 晶体管的形成方法的流程示意图 ； 图 6 至图 11 是本发明实施例的 PMOS 晶体管的形成方法的中间结构的剖面图。具体实施方式
现有技术在形成嵌入式锗硅 PMOS 晶体管的过程中， 用于形成金属硅化物的金属 容易扩散进入锗硅材料和隔离结构的结合部， 形成滚边， 导致结漏电流较大， 影响器件性 能。
本技术方案在栅极结构两侧刻蚀形成凹槽后， 使用含卤族元素的气体对凹槽暴露 的硅衬底和隔离结构进行钝化处理， 使得凹槽暴露的硅衬底和隔离结构的表面结合有卤族 元素离子， 之后再在沟槽中填充锗硅材料， 卤族元素离子能够有效的抑制金属的扩散， 避免 滚边问题， 有利于减小结漏电流， 改善器件性能。
为使本发明的上述目的、 特征和优点能够更为明显易懂， 下面结合附图对本发明 的具体实施方式做详细的说明。 在以下描述中阐述了具体细节以便于充分理解本发明。 但是本发明能够以多种不 同于在此描述的其它方式来实施， 本领域技术人员可以在不违背本发明内涵的情况下做类 似推广。因此本发明不受下面公开的具体实施方式的限制。
图 5 示出了本发明实施例的 PMOS 晶体管的形成方法的流程示意图， 包括 ：
步骤 S21， 提供硅衬底， 所述硅衬底中形成有隔离结构， 所述隔离结构之间的硅衬 底上形成有栅极结构 ；
步骤 S22， 对所述栅极结构两侧的硅衬底进行刻蚀， 在所述栅极结构两侧形成凹 槽， 暴露出所述隔离结构的侧壁 ；
步骤 S23， 使用含卤族元素的气体对所述凹槽暴露的硅衬底和隔离结构进行钝化 处理 ；
步骤 S24， 在所述凹槽中填满锗硅材料。
图 6 至图 11 示出了本发明实施例的 PMOS 晶体管的形成方法的中间结构的剖面 图， 下面结合图 5 和图 6 至图 11 对本发明的实施例进行详细说明。
结合图 5 和图 6， 执行步骤 S21， 提供硅衬底， 所述硅衬底中形成有隔离结构， 所述 隔离结构之间的硅衬底上形成有栅极结构。具体的， 提供硅衬底 20， 所述硅衬底 20 中形成 有隔离结构 21， 在所述隔离结构 21 之间的硅衬底 20 上形成有栅极结构 22。所述硅衬底 20 可以是单晶硅， 也可以是绝缘体上硅 (SOI， Silicon On Insulator) 结构或硅上外延层结 构； 所述隔离结构 21 可以是浅沟槽隔离结构 ； 所述栅极结构 22 可以包括栅介质层和位于 所述栅介质层上的栅电极， 另外还可以包括位于栅介质层和栅电极侧壁的侧墙。
结合图 5 和图 7， 执行步骤 S22， 对所述栅极结构两侧的硅衬底进行刻蚀， 在所述栅 极结构两侧形成凹槽， 暴露出所述隔离结构的侧壁。具体的， 对所述栅极结构 22 两侧的硅 衬底 20 进行刻蚀， 在所述栅极结构 22 两侧形成凹槽， 暴露出所述隔离结构 21 的侧壁。所 述刻蚀可以是干法刻蚀或湿法刻蚀， 在一具体实施例中， 可以首先形成光刻胶层， 覆盖所述 硅衬底 20、 隔离结构 21 和栅极结构 22 的表面 ； 之后对所述光刻胶层进行图形化， 定义出所
述凹槽的图形 ； 以所述图形化后的光刻胶层为掩膜进行刻蚀， 形成所述凹槽 ； 去除剩余的 光刻胶层。
结合图 5 和图 8， 执行步骤 S23， 使用含卤族元素的气体对所述凹槽暴露的硅衬底 和隔离结构进行钝化处理。在本实施例中， 在所述钝化处理之前， 首先对所述硅衬底 20 进 行退火， 退火的气氛为氢气， 退火有利于修复在刻蚀形成凹槽的过程中对硅衬底 20 造成的 损伤， 去除水汽和原生氧化物 (nativeoxide)， 在一定程度上避免后续形成金属硅化物时金 属的扩散。在所述退火过程之后， 使用含卤族元素的气体对所述凹槽暴露的硅衬底 20 和隔 离结构 21 进行钝化处理， 所述含卤族元素的气体可以是含氟、 含氯、 含溴的气体等， 如 HCl、 Cl2、 HBr 或 NF3。 本实施例中， 所述钝化处理优选的气体为 HCl， 其流量为 15sccm 至 500sccm， 钝化处理中的温度为 550℃至 800℃， 压强为 1Torr 至 20Torr。
经过钝化处理后， 所述凹槽暴露出的硅衬底 20 和隔离结构 21 表面结合有卤族元 素离子， 本实施例中具体为氯离子 (Cl-)， 卤族元素离子能够有效抑制金属的扩散， 避免后 续在形成金属硅化物的过程中金属扩散导致的滚边问题。
结合图 5 和图 9， 执行步骤 S24， 在所述凹槽中填满锗硅材料。具体的， 在所述栅 极结构 22 两侧的凹槽中填满锗硅材料 23。所述锗硅材料 23 的形成方法可以在本实施例 中是化学气相沉积 (CVD)， 所使用的反应气体包括 ： 含硅的气体、 含锗的气体、 HCl 和 H2。本 实施例中所述含硅的气体可以为 SiH4 和 / 或 SiH2Cl2， 所述含锗的气体为 GeH4， 所述含硅的 气体的流量为 30sccm 至 300sccm， 所述含锗的气体的流量为 5sccm 至 500sccm， HCl 的流量 为 50sccm 至 200sccm， H2 的流量为 5slm 至 50slm， 反应温度为 550℃至 800℃， 反应压强为 5Torr 至 20Torr。
在形成所述锗硅材料 23 之后， 对所述栅极结构 22 两侧的锗硅材料 23 进行离子注 入， 分别在栅极结构 22 两侧形成源区和漏区， 注入的离子为 P 型离子， 如硼离子， 铟离子等。
之后在所述源区和漏区上方形成金属硅化物， 其形成过程首先参考图 10， 形成金 属层 24， 所述金属层 24 覆盖所述锗硅材料 23、 隔离结构 21 以及栅极结构 22 的表面。所述 金属层 24 的材料可以为镍或镍铂合金， 其形成方法可以是溅射法。
之后参考图 11， 对所述硅衬底 20 进行退火， 使得部分金属层与所述锗硅材料 23 和 栅极结构 22 的表面材料反应生成金属硅化物 25， 之后将未发生反应的金属层去除， 形成如 图 11 所示的结构。根据之前形成的金属层的材料， 所述金属硅化物 25 的材料可以是镍硅 化合物或镍铂硅化合物。
由于在形成所述锗硅材料 23 之前， 对栅极结构 22 两侧的凹槽暴露的硅衬底 20 和 隔离结构 21 进行了钝化处理， 使其表面材料结合有卤族元素离子 ( 本实施例中为氯离子 )， 因此在形成所述金属层以及之后的退火过程中， 卤族元素离子可以有效的抑制金属的扩 散， 使得隔离结构 21 和锗硅材料 23 的结合部 25a 出并未形成滚边， 有利于减小结漏电流， 改善器件性能。
综上， 本技术方案在栅极结构两侧刻蚀形成凹槽后， 使用含卤族元素的气体对凹 槽暴露的硅衬底和隔离结构进行钝化处理， 使得凹槽暴露的硅衬底和隔离结构的表面结合 有卤族元素离子， 之后再在沟槽中填充锗硅材料， 卤族元素离子能够有效的抑制金属的扩 散， 避免滚边问题， 有利于减小结漏电流， 改善器件性能。
本发明虽然已以较佳实施例公开如上， 但其并不是用来限定本发明， 任何本领域技术人员在不脱离本发明的精神和范围内， 都可以利用上述揭示的方法和技术内容对本发 明技术方案做出可能的变动和修改， 因此， 凡是未脱离本发明技术方案的内容， 依据本发明 的技术实质对以上实施例所作的任何简单修改、 等同变化及修饰， 均属于本发明技术方案 的保护范围。