《硅表面上ⅢV化合物半导体的外延生长.pdf》由会员分享，可在线阅读，更多相关《硅表面上ⅢV化合物半导体的外延生长.pdf（13页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102280469 A (43)申请公布日 2011.12.14 C N 1 0 2 2 8 0 4 6 9 A *CN102280469A* (21)申请号 201010279210.0 (22)申请日 2010.09.08 12/813,822 2010.06.11 US H01L 29/06(2006.01) H01L 29/04(2006.01) H01L 21/02(2006.01) (71)申请人台湾积体电路制造股份有限公司 地址中国台湾新竹 (72)发明人万幸仁 柯志欣 吴政宪 (74)专利代理机构北京市德恒律师事务所 11306 代理人陆鑫 熊须远 (。
2、54) 发明名称 硅表面上-V化合物半导体的外延生长 (57) 摘要 一种器件包括硅衬底，以及在硅衬底之上并 与其接触的-化合物半导体区域。该- 化合物半导体区域与硅衬底具有U形界面，U形界 面的半径小于大约1000nm。 (30)优先权数据 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 4 页 附图 6 页 CN 102280474 A 1/2页 2 1.一种器件，包括： 硅衬底；以及 在所述硅衬底之上并且与所述硅衬底接触的III-V化合物半导体区域，其中，所述 III-V化合物半导体区域与硅衬底具有U形界面，所述U形界面的半。
3、径小于大约1000nm。 2.根据权利要求1所述的器件，其中，所述U形界面的下半部分的整体具有基本上一致 的半径；或者 所述硅衬底是Si(001)衬底，其主要表面是Si(001)表面。 3.根据权利要求1所述的器件，其中，所述III-V化合物半导体区域的纵向方向平行于 所述硅衬底的和取向；或者 所述III-V化合物半导体区域的纵向方向平行于所述硅衬底的和取 向。 4.根据权利要求1所述的器件，进一步包括：所述硅衬底中的绝缘区域，其中，所述 III-V化合物半导体区域处于所述绝缘区域的相对侧壁之间， 其中，与所述III-V化合物半导体区域接触的所述硅衬底的表面具有大于大约6的 偏角，或者与所述I。
4、II-V化合物半导体区域接触的所述硅衬底的表面具有大于大约12的 偏角。 5.一种器件，包括： 硅衬底，其中，所述硅衬底的主要表面是具有大于大约6的偏角的(111)表面； 绝缘区域，在所述硅衬底的一部分之上；以及 III-V化合物半导体区域，在所述绝缘区域的相对侧壁之间，所述III-V化合物半导体 区域的底部与所述硅衬底接触。 6.根据权利要求5所述的器件，其中，所述偏角在大约12和大约30之间，或者 所述偏角朝着所述硅衬底的取向倾斜，或者 所述III-V化合物半导体区域和半导体衬底形成基本上平坦的界面。 7.根据权利要求5所述的器件，其中，所述III-V化合物半导体区域的纵向方向与所述 硅衬。
5、底的和取向平行；或者 所述III-V化合物半导体区域的纵向方向与硅衬底的和取向平行。 8.一种形成器件的方法，包括： 设置硅衬底，其中，所述硅衬底的主要表面是Si(001)表面； 形成从所述主要表面延伸到所述硅衬底的绝缘区域，所述硅衬底的一部分在所述绝缘 区域的相对侧壁之间； 蚀刻所述硅衬底的一部分，以形成具有U形底部的沟槽，其中，至少所述U形底部的下 半部分具有基本上一致的半径； 在高于大约900的第一温度下将所述硅衬底退火； 将所述硅衬底的温度从所述第一温度降低到第二温度；以及 在所述第二温度下，在所述沟槽中外延生长所述III-V化合物半导体区域。 9.根据权利要求8所述的方法，其中，蚀刻。
6、所述硅衬底的一部分的步骤包括： 蚀刻所述硅衬底的一部分，以形成具有V型底部的沟槽；以及 执行氢气退火，以形成所述硅衬底的U形表面，或者 权 利 要 求 书CN 102280469 A CN 102280474 A 2/2页 3 其中，蚀刻所述硅衬底的一部分的步骤包括： 执行各向异性蚀刻以蚀刻所述硅衬底的一部分，来形成具有基本上平坦的底部的沟 槽；以及 执行各向同性蚀刻以进一步蚀刻所述基本上平坦的底部，以形成具有所述U形底部的 沟槽。 10.根据权利要求8所述的方法，其中，暴露至所述沟槽的所述硅衬底的顶面是具有大 于大约6的偏角的表面，或者暴露至所述沟槽的所述硅衬底的顶面是具有在大约 12和大约。
7、30之间的偏角的表面；或者 其中，在将所述硅衬底退火的步骤之后，所述硅衬底具有在所述沟槽中的Si(111)： 11表面。 权 利 要 求 书CN 102280469 A CN 102280474 A 1/4页 4 硅表面上 III-V 化合物半导体的外延生长 技术领域 0001 本公开总体上涉及集成电路器件，更具体地，涉及硅衬底上III-V化合物半导体 的形成。 背景技术 0002 金属氧化物半导体(MOS)晶体管的速度与MOS晶体管的驱动电流密切相关，该驱 动电流进一步与电荷的迁移率密切相关。例如，当NMOS晶体管的沟道区域中的电子迁移 率较高时，NMOS晶体管具有高驱动电流，而当PMOS晶。
8、体管的沟道区域中的空穴迁移率较高 时，PMOS晶体管具有高驱动电流。 0003 由于III族和V族元素的化合物半导体材料(下文中称为III-V化合物半导体) 的高分子迁移率，其是形成晶体管的良好候选材料。因此，III-V基晶体管已经被开发出 来。然而，因为难于获得大量III-V晶体，所以III-V化合物半导体薄膜需要生长在其他衬 底上。由于这些衬底具有不同于III-V化合物半导体的晶格常数和热膨胀系数，因此III-V 化合物半导体薄膜在不同衬底上的生长会很困难。多种方法已经被用来形成高质量III-V 化合物半导体。例如，III-V化合物半导体从浅沟槽隔离区域之间的沟槽生长，以减小穿透 位错的数。
9、量。 0004 III-V化合物半导体可以以表面取向形成在硅衬底上，该硅衬底被称为 Si(111)衬底。已经发现，在刚刚被分成几个部分(cleave)或者蚀刻之后，Si(111)衬 底可以具有11或者21重建结构(下文中各自表面被记为Si(111)：11表面或者 Si(111)：21表面)。然而，Si(111)表面在大约400被退火之后，可以被重构以形成稳 定的Si(111)：77表面(也就是具有77重建结构的Si(111)表面)。该Si(111)：77 表面不适于生长高质量III-V化合物半导体。以往的研究已经揭示，通过在高于900的温 度下进行退火，该Si(111)：77表面可以变回Si(。
10、111)：11表面。然而，III-V化合物半 导体需要在低于900的温度下生长。当Si(111)衬底的温度低于生长温度时，Si(111)： 11表面再一次变回Si(111)：77表面，而且所得到的III-V化合物半导体可能具有很 多堆叠层错。 发明内容 0005 根据一个方面，一种器件包括硅衬底，并且III-V化合物半导体区域位于该硅衬 底之上并且与其接触。III-V化合物半导体区域与硅衬底之间具有U形界面，该U形界面的 半径小于大约1000nm。 0006 其他实施例也被公开。 附图说明 0007 为了更好地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考， 其中： 说 明 书CN。
11、 102280469 A CN 102280474 A 2/4页 5 0008 图1到图4是外延生长Si(001)衬底上的III-V化合物半导体区域的中间阶段的 横截面图和顶视图；以及 0009 图5到图7B是制造Si(111)衬底上的III-V化合物半导体区域的中间阶段的横 截面图和顶视图。 具体实施方式 0010 以下详细描述本发明实施例的制造和使用。然而，应该理解，本发明提供了多种可 以在多种特定环境下被具体化的多种可应用发明思想。所述的特定实施例仅是示意性的， 不限制于本公开的范围。 0011 根据实施例，提供一种形成包括III族和V族元素的III-V化合物半导体的方法。 示出了制造实。
12、施例的中间阶段。贯穿多个视图和示意性实施例，相似附图标记被用于标出 类似元件。 0012 根据一个实施例，图1至图4示出了外延生长III-V化合物半导体区域的中间阶 段的横截面图和顶视图。参考图1，提供了衬底10，其是半导体晶片2的一部分。在一个实 施例中，衬底10是Si(001)衬底，其主要表面10a具有表面取向，在下文中相应的表 面称为Si(001)表面。在衬底10中形成绝缘区域，比如浅沟槽隔离(STI)区域14。STI区 域14的形成包括在衬底10中形成开口(当前被STI区域14填充)，并且在该开口中填充 绝缘材料。虽然可以使用不同的宽度W，但是例如，STI区域14的相对侧壁之间的距离W。
13、可 以小于大约1000nm。 0013 然后，如图2A所示，蚀刻STI区域14的相对侧壁之间的衬底10的一部分，以形成 沟槽18。开槽深度D1可以小于绝缘区域14的厚度D2。例如，开槽深度D1可以在大约50nm 和大约500nm之间。在一个实施例中，对于衬底10的蚀刻可以采用湿蚀刻来执行，例如将 氢氧化钾溶液作为蚀刻剂。因此，形成倾斜的表面20。倾斜的表面20可以基本上是直的。 0014 图2C示出了晶片2的顶视图，其中，标明了硅衬底10的结晶取向、 、和。还标明了和凹槽。在一个实施例中，沟槽18的纵向方向 平行于和取向。可替换地，沟槽18的纵向方向平行于和取 向。 0015 然后，如图3A所。
14、示，执行退火以对晶片2和衬底10进行退火，使得沟槽18具有U 形底部。因此，表面20变成弧形，而不是图2A中所示的基本直的。在一个实施例中，U形 底部的弧形的半径R小于大约1000nm。例如，在处于或者接近STI区域14的相对侧壁之间 的中点的底部23处，表面20的半径R小于大约1000nm，小于大约500nm，或者甚至小于大 约200nm或者100nm。而且，U形底部的上边缘24还是U形底部和STI区域14之间的接合 点，并且在中点底部23和上边缘24处，半径R也可以小于大约1000nm，小于大约500nm，或 者甚至小于大约200nm或者100nm。U形底部可以被分为相同高度的上半部分和下。
15、半部分。 在一个实施例中，U形底部的下半部分的整体可以具有基本上一致的半径R。例如，U形底 部的下半部分的不同部分的半径R之间的差小于大约10。 0016 退火可以是氢气退火，并且可以通过在包含氢气的环境中对衬底10进行退火，并 持续一段，例如，在大约0.1分钟和大约10分钟之间，直到U形底部具有期望的轮廓。该工 艺气体可以包括氢气(H 2 )以及其他工艺气体。如图3B所示，在氢气退火之后，衬底10的U 说 明 书CN 102280469 A CN 102280474 A 3/4页 6 形表面20可以包括多个小表面部分，该表面部分具有大偏角(off angle)。 0017 图3B示出了沟槽1。
16、8中的表面20的放大部分。表面20在点23上的表面取向A 可以接近于取向(表面取向)，但以偏角偏离取向。可以观察到，所示出 的取向仅是说明性的，并且所示的可以不同。在一个实施例中，在中点23并且也遍 及表面20，偏角大于6，并且可以大于大约12或者大于大约20。偏角也可以 在大约6和大约20之间。 0018 在可选择的实施例中，沟槽18的U形底部通过执行各向异性蚀刻(诸如干蚀刻) 而形成，继之进行各向同性蚀刻(诸如湿蚀刻)而形成。参考图2B，执行干蚀刻以形成沟 槽18，其具有基本上平坦的底部19，尽管底部的角可以稍微弯曲的。可以通过激发的等离 子气体来执行干蚀刻。接下来，可以执行各向同性蚀刻(。
17、诸如湿蚀刻)，以将沟槽18的底 部变得光滑。形成U形底部需要适当的蚀刻剂。由此得到的结构也可以如图3A和图3B所 示。在湿蚀刻期间，沟槽18的底部也可以变得光滑。 0019 可以观察到，例如，在衬底10被分成几个部分或者蚀刻之后，紧接着，Si(111)表 面可以具有11重构重建结构(在下文中相应表面被称为Si(111)：11表面)，例如， 在衬底10刚刚被或者蚀刻之后。Si(111)表面可以被不期望地变为具有稳定77重构 重建结构的表面，该表面在下文中被称为Si(111)：77表面。由于Si(111)：77表面 不适于生长III-V化合物半导体，所以在晶片2上执行退火，以将Si(111)：77。
18、表面变回 Si(111)：11表面。退火温度可以高于大约900。在一个示例性实施例中，退火温度是大 约1000。在退火期间，工艺气体(诸如N 2 和AsH 3 )可以被引入到退火室中。退火的持续 时间可以在大约1分钟和大约30分钟之间。在退火之后，在沟槽18底部的可能的Si(111)： 77表面被转换变为Si(111)：11表面。 0020 在退火之后，衬底10的温度降低到适宜外延生长III-V化合物半导体区域的温 度，并且执行外延生长以在沟槽18中生长III-V化合物半导体区域30。由此形成的结构如 图4所示。在一个示例性实施例中，生长温度为大约350，尽管也可以使用不同的生长温 度。由于沟。
19、槽18中硅衬底10的表面具有大偏角，所以在降低温度的过程期间，在沟槽18 底部处保持Si(111)：11表面，并且没有变成Si(111)：77表面。 0021 再次参考图4，化合物半导体区域30可以由III-V化合物半导体材料形成，该 III-V化合物半导体材料包括但不限于，GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlAs、 AlP、GaP、上述的组合、以及上述的多层。III-V化合物半导体区域30的上表面可以持平于、 高于、或者低于衬底10的上表面10a。由于当外延生长开始时，保持Si(111)：11表面， 因此改进了由此得到的III-V化合物半导体区域30。
20、的质量。 0022 图5到图7B示出了可选择的实施例。除非特别说明，这些实施例中的参考标号代 表着图1至图4中示出的实施例中的类似元件。在这些实施例中，衬底10是Si(111)衬底， 其主要表面为10a。如图5所示，主要表面10a的表面取向A可以接近于取向(表面 取向)，其偏角为。偏角可以大于大约6，大于大约12，大于大约15，以及甚至 可以大于大约20。而且，偏角可以在大约12和大约30之间。如图5中以示意图 方式示出，在一个实施例中，偏角偏离并且朝着取向倾斜。STI区域14 形成在衬底10中。 0023 参考图6A，沟槽18通过蚀刻衬底10在STI区域14的相对侧壁之间的部分形成。 说 明。
21、 书CN 102280469 A CN 102280474 A 4/4页 7 在一个实施例中，相比于其他取向上，在取向上更多地使用蚀刻硅的蚀刻剂，从而形 成基本平坦的底部19。因此，底部表面19具有与主要表面10a基本相同的表面取向。在一 个示例性实施例中，该蚀刻剂是HCl溶液。 0024 在可选实施例中，如图6B所示，替代在衬底10中形成STI区域14并接着使得衬 底10形成凹槽，例如，使用沉积法来在衬底10的表面10a上形成介电层40。表面10a的一 部分通过介电层40中的沟槽42暴露。介电层40可以由氧化硅、氮化硅等等形成。使用这 种方法，该表面10a的暴露部分还具有原始表面取向。 00。
22、25 图6C示出了图6A和图6B中所示出的结构的顶视图，其中，标记出硅衬底10的结 晶取向。在一个实施例中，沟槽42/18的纵向方向平行于和取向。可选择 地，沟槽42的纵向方向平行于和取向。 0026 在图6A到图6C所示出的结构形成之后，执行退火以将衬底10的可能的Si(111)： 77表面变为Si(111)：11表面。接着，工艺继续进行，以外延生长III-V化合物半导体 区域30。在图7A和7B中示出典型的所得到的结构，图7A对应于图6A，图7B对应于图6B。 退火和III-V化合物半导体区域30的形成基本上与图1至图4中所示的实施例中的相同， 因此在这里不再重复说明。此外，因为衬底10具。
23、有带有大偏角的Si(111)表面，当温度从 超过900降低到用于外延生长的生长温度时，可以保持Si(111)：11表面，并且将不会 再次变回Si(111)：77表面。这样，改进了III-V化合物半导体区域30的质量。 0027 在实施例中，在硅衬底上外延生长III-V化合物半导体区域之前，通过在硅衬底 上执行退火，不期望的Si(111)：77表面变为期望的Si(111)：11表面，而Si(111)： 11表面更适于生长III-V化合物半导体。而且，通过形成大偏角，可以保持由退火得到的 Si(111)：11表面，直到生长III-V化合物半导体。 0028 尽管已经详细地描述了本发明及其优势，但应。
24、该理解，可以在不背离所附权利要 求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范 围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施 例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本 发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材 料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的 工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实 施例，并且多个权利要求和实施例的组合在本发明的范围内。 说 明 书CN。
25、 102280469 A CN 102280474 A 1/6页 8 图1 图2A 说 明 书 附 图CN 102280469 A CN 102280474 A 2/6页 9 图2B 图2C 说 明 书 附 图CN 102280469 A CN 102280474 A 3/6页 10 图3A 图3B 图4 说 明 书 附 图CN 102280469 A CN 102280474 A 4/6页 11 图5 图6A 说 明 书 附 图CN 102280469 A CN 102280474 A 5/6页 12 图6B 图6C 说 明 书 附 图CN 102280469 A CN 102280474 A 6/6页 13 图7A 图7B 说 明 书 附 图CN 102280469 A 。