《数字电视射频信号采集装置和方法.pdf》由会员分享，可在线阅读，更多相关《数字电视射频信号采集装置和方法.pdf（13页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102281414 A (43)申请公布日 2011.12.14 C N 1 0 2 2 8 1 4 1 4 A *CN102281414A* (21)申请号 201110269243.1 (22)申请日 2011.09.13 H04N 5/44(2006.01) (71)申请人深圳数字电视国家工程实验室股份 有限公司 地址 518000 广东省深圳市南山区高新技术 产业园高新南一道015号国微研发大 楼4层北侧E室 (72)发明人常林 赵宝龙 (74)专利代理机构深圳市深佳知识产权代理事 务所(普通合伙) 44285 代理人彭愿洁 李文红 (54) 发明名称 数字电。
2、视射频信号采集装置和方法 (57) 摘要 本发明实施例公开了一种数字电视射频信号 采集装置和方法。其中，一种数字电视射频信号 采集装置，其特征在于，包括：天线、下变频器、模 数转换器、通信接口单元、基于现场可编程门阵列 FPGA构建的片上系统SOC、以及与SOC连接的缓 存和闪存；其中，下变频器，用于将天线接收的数 字电视射频信号进行下变频处理得到模拟中频信 号并输出；模数转换器，用于将下变频器输出的 模拟中频信号转换为数字信号并输出；SOC，用于 打包数字信号得到数字信号数据包，通过通信接 口单元向上位机发送得到的数字信号数据包。本 发明实施例提供架构的数字电视射频信号采集装 置100部署后。
3、，有利于节省大量的人力、物力和时 间。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 8 页 附图 2 页 CN 102281422 A 1/2页 2 1.一种数字电视射频信号采集装置，其特征在于，包括： 天线、下变频器、模数转换器、通信接口单元、基于现场可编程门阵列FPGA构建的片上 系统SOC、以及与所述SOC连接的缓存和闪存； 其中，所述下变频器，用于将所述天线接收的数字电视射频信号进行下变频处理得到 模拟中频信号并输出； 所述模数转换器，用于将所述下变频器输出的模拟中频信号转换为数字信号并输出； 所述SOC，用于打包所述。
4、数字信号得到数字信号数据包，通过通信接口单元向上位机发 送得到的数字信号数据包。 2.根据权利要求1所述的射频信号采集装置，其特征在于， 所述射频信号采集装置还包括：非易失性存储装置； 所述SOC具体用于，打包所述模数转换器输出的数字信号得到数字信号数据包，将得 到的数字信号数据包写入到所述非易失性存储装置，在接收到上位机发送的数据上报指令 后，通过通信接口单元向所述上位机发送写入到所述非易失性存储装置的数字信号数据 包。 3.根据权利要求1所述的射频信号采集装置，其特征在于，所述下变频器为二次下变 频器。 4.根据权利要求1或2所述的射频信号采集装置，其特征在于， 所述SOC包括： 中央处理。
5、器CPU、连接到AHB总线下的自动增益控制模块、先进微控制总线AMBA转换模 块、缓存控制器、外设组件互联PCI总线控制器、以太网控制器和通用串行总线USB控制器， 其中，所述中央处理器CPU通过所述AMBA总线转换模块连接到AHB总线下； 自动增益控制模块，用于控制所述下变频器输出模拟中频信号能量，并打包所述数字 信号得到数字信号数据包； 所述CPU，用于控制将所述数字信号数据包，通过所述缓存控制器写入所述缓存中； 所述缓存控制器，用于控制所述缓存的读写时序； 所述PCI总线控制器，用于控制PCI总线的读写； 所述以太网控制器，用于实现以太网功能； 所述USB控制器，用于实现USB功能。 5。
6、.根据权利要求4所述的射频信号采集装置，其特征在于， 所述非易失性存储装置包括： 独立冗余磁盘阵列RAID控制器和硬盘阵列； 所述独立冗余磁盘阵列RAID控制器通过PCI总线与所述SOC连接。 6.根据权利要求4所述的射频信号采集装置，其特征在于， 自动增益控制模块具体用于，根据输入的所述数字信号的能量生成脉冲密度调制PDM 信号，并向低通滤波器输出所述PDM信号，以通过所述低通滤波器根据所述PDM信号输出的 直流电平信号，来控制所述下变频器输出模拟中频信号的能量，并打包所述数字信号得到 数字信号数据包。 7.根据权利要求4所述的射频信号采集装置，其特征在于， 所述SOC还包括： 权 利 要 。
7、求 书CN 102281414 A CN 102281422 A 2/2页 3 桥芯片和两线式串行总线IIC主机控制器； 其中，所述桥芯片连接到先进高性能总线AHB下、所述IIC主机控制器通过先进外围总 线APB连接到所述桥芯片下； 所述IIC主机控制器通过IIC接口连接到所述下变频器； 所述CPU还用于，在接收到配置指令后，通过所述IIC主机控制器对所述下变频器的参 数进行配置。 8.根据权利要求4所述的射频信号采集装置，其特征在于， 所述SOC还包括： 与所述闪存连接的外部存储器接口EMI； 所述CPU还用于，通过所述EMI读取所述闪存的程序代码，或，将程序代码通过所述EMI 写入到所述闪。
8、存中。 9.根据权利要求4所述的射频信号采集装置，其特征在于， 所述通信接口单元包括： 通用串行总线USB物理层芯片和或以太网物理层芯片。 10.一种数字电视射频信号采集方法，其特征在于，包括： 通过天线或有线接收数字电视射频信号； 将所述天线接收的数字电视射频信号进行下变频处理得到模拟中频信号； 将所述中频模拟信号转换为数字信号； 打包所述数字信号得到数字信号数据包并发送或存储。 权 利 要 求 书CN 102281414 A CN 102281422 A 1/8页 4 数字电视射频信号采集装置和方法 技术领域 0001 本发明涉及数字电视技术领域，具体涉及一种数字电视射频信号采集装置和方 。
9、法。 背景技术 0002 随着信息技术的飞速发展，地面数字视频广播已经成为当今广播电视发展的主 流。目前，国内大部分省市都已经开播地面数字视频广播，与模拟电视广播相比，地面数字 视频广播的优势在于其频谱利用效率更高，传输的图像质量更好，可提供多种增值服务，并 且可以实现移动和便携接收，有利于满足了现代社会“信息到人”的要求。 0003 其中，对于工作在特高频(UHF，Ultra High Frequency)频段的数字视频广播来 说，其电波传播方式主要是空间波，即直射波、折射波、散射波以及其合成波。而这种信号传 播方式通常较容易受到地势、楼宇、潮汐及网络等因素的影响。在这些因素的影响下，使得 。
10、一些地区的信号衰落、受干扰情况变的比较复杂，在这种特殊信号环境下，即使信号覆盖情 况良好，也可能出现数字视频广播接收机无法正常接收的情况。 0004 目前，当出现数字视频广播接收机无法正常接收的情况，运营商将会把该情况反 馈给数字视频广播接收机设计商，数字视频广播接收机设计商则派工程技术人员到现场解 决问题，但这种问题解决方式可能需耗费大量时间、人力和物力。 发明内容 0005 本发明实施例提供数字电视射频信号采集装置和方法，以期降低信号检测对时 间、人力和物力的消耗。 0006 为解决上述技术问题，本发明实施例提供以下技术方案： 0007 一种数字电视射频信号采集装置，包括： 0008 天线。
11、、下变频器、模数转换器、通信接口单元、基于现场可编程门阵列FPGA构建的 片上系统SOC、以及与所述SOC连接的缓存和闪存； 0009 其中，所述下变频器，用于将所述天线接收的数字电视射频信号进行下变频处理 得到模拟中频信号并输出； 0010 所述模数转换器，用于将所述下变频器输出的模拟中频信号转换为数字信号并输 出； 0011 所述SOC，用于打包所述数字信号得到数字信号数据包，通过通信接口单元向上位 机发送得到的数字信号数据包。 0012 一种数字电视射频信号采集方法，包括： 0013 通过天线或有线接收数字电视射频信号； 0014 将所述天线接收的数字电视射频信号进行下变频处理得到模拟中。
12、频信号； 0015 将所述中频模拟信号转换为数字信号； 0016 打包所述数字信号得到数字信号数据包并发送或存储。 说 明 书CN 102281414 A CN 102281422 A 2/8页 5 0017 可以看出，本发明实施例提供架构的数字电视射频信号采集装置部署于信号衰落 或受干扰情况比较复杂的区域后，可将该区域的地面数字视频广播信号采集下来并可通过 通信网络传送到上位机，这样，工程技术人员便可直接利用传送到上位机的地面数字视频 广播信号，在实验室中进行数据分析以寻求解决方法，工程技术人员无需亲临现场解决问 题，有利于节省大量的人力、物力和时间。 附图说明 0018 为了更清楚地说明本。
13、发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可 以根据这些附图获得其他的附图。 0019 图1是本发明实施例提供的一种数字电视射频信号采集装置的示意图； 0020 图2是本发明实施例提供的一种片上系统的示意图。 具体实施方式 0021 本发明实施例提供数字电视射频信号采集装置和方法。 0022 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全。
14、部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。 0023 参见图1，本发明实施例提供的一种数字电视射频信号采集装置100，具体可包 括：基于现场可编程门阵列(FPGA，Field Programmable Gate Array)构建的片上系统 (SOC，System on Chip)10、以及与SOC 10连接的缓存20和闪存30、天线40、下变频器50、 模数转换器60、通信接口单元70。 0024 其中，下变频器50，可用于将天线40接收的数字电视射频信号进行下变频处理得 到模拟中频信号并输出；模数转换器6。
15、0，可用于将该下变频器50输出的模拟中频信号转换 为数字信号并输出；SOC 10，可用于打包该数字信号得到数字信号数据包，并通过通信接口 单元70向上位机发送得到的该数字信号数据包。 0025 可以看出，若将本发明实施例提供架构的数字电视射频信号采集装置100部署于 信号衰落或受干扰情况比较复杂的区域，则数字电视射频信号采集装置100便可将该区域 的地面数字视频广播信号采集下来并可通过通信网络传送到上位机，这样，工程技术人员 便可直接利用传送到上位机的地面数字视频广播信号，在实验室中进行数据分析以寻求解 决方法，工程技术人员便无需亲临现场解决问题，有利于节省大量的人力、物力和时间。 0026 。
16、如图1所示，本发明实施例基于FPGA平台构建SOC 10，并可配置多个片外功能模 块以支持实现复杂功能，本领域技术人员可知，如图1所示的SOC 10的各片外功能模块并 非都是必须的。其中，SOC 10作为整个数字电视射频信号采集装置100的控制核心，SOC 10 主要用于负责数据采集的控制，自动增益控制(AGC，Automatic Gain Control)、数据存储 控制、数据搬移控制以及与上位机进行通信等功能。 0027 如图1所示，数字电视射频信号采集装置100还可包括： 说 明 书CN 102281414 A CN 102281422 A 3/8页 6 0028 非易失性存储装置80，。
17、可用于存储SOC 10写入的数据。 0029 SOC 10例如可具体用于，打包模数转换器60输出的数字信号得到数字信号数据 包，将得到的数字信号数据包写入到非易失性存储装置80，在接收到上位机发送的数据上 报指令后，通过通信接口单元70向上位机发送写入到非易失性存储装置80中的数字信号 数据包。 0030 下面先具体介绍FPGA片外的各功能模块的一种举例实现。 0031 如图1所示，下变频器50例如可选用二次变频下变频器，其中，下变频器50可包 括带通滤波器、低噪声放大器、混频器、压控振荡器、锁相环、声表面滤波器、压控增益放大 器等功能模块(图1中未示出)。 0032 下变频器50的工作过程例。
18、如可如下：当下变频器50初始化配置完成后，先通过 带通滤波器选择从天线40输入的射频信号，被选择频段内的射频信号经过低噪声放大器 放大信号能量并滤除噪声；接着经过上变频把信号抬到一个更高频段；由声表面滤波器滤 除不必要的信号和噪声；然后再经过下变频把这个高频信号变到如36MHz附近的模拟中频 信号；最后信号经过中频带通滤波器和压控增益放大器后输出模拟中频信号。中频带通滤 波器例如为带宽可调的滤波器，SOC 10可通过两线式串行总线(IIC，Inter Integrated Circuit)总线对下变频器50的寄存器进行设置，可以选择的带宽例如可包括6MHz，7MHz和 8MHz。目前，中国地面。
19、数字电视的带宽为8MHz，所以一般可设置中频带通滤波器的带宽为 8MHz，而在其它应用场景下，亦可根据需要选择其它带宽。测试发现，若数字电视射频信号 采集装置100采用两次变频的下变频器50，则与单次变频的下变频器相比，有很多的性能 优势，例如，镜像频率落在接收频带之外，故而可无需做高的镜像抑制能力；本振源不会接 收频带内的干扰源；总增益比较稳定，输出的信号有较好的平坦度；此外，下变频器50通常 还具有很低的噪声系数(46dB)，很宽的AGC调节范围(90dB)。 0033 模数转换器60，用于将模拟中频信号转化为数字信号(例如转换为10比特的数字 信号)。其中，模数转换器60可选用最大采样率。
20、为80MSPS的高速A/D转换器，分辨率可为 10Bit，且具有比较高的信噪比和线性度。 0034 缓存20，用于缓存采集数据。其中，缓存20例如可选用DDR2芯片或DDR3芯片等， 例如若缓存20为DDR2芯片，DDR2芯片的最高传输速率为800Mb/s(时钟信号频率最高为 400MHz)，容量为1Gbit(64M x 16)，数据宽度为16bit。在数字电视射频信号采集装置100 中可采用两颗DDR2芯片(当然，也可根据需要来配置更多DDR2芯片)，将外部DDR2的数据 总线宽度扩展到32bit，方便与SOC 10内部总线互联，除此之外，该两颗DDR2芯片还可共享 时钟总线，控制总线，地址。
21、总线等。 0035 闪存30(如Flash芯片)，用于存储SOC 10运行的程序代码。当数字电视射频信 号采集装置100上电后，SOC 10内部的CPU可先将外置闪存30中的程序代码读到SOC 10 内部的RAM中，然后CPU执行RAM中的程序代码。 0036 压控振荡器(VCO)91，用于提供时钟信号，例如可为SOC 10提供时钟信号、为模数 转换器60提供采样时钟等。 0037 低通滤波器92是AGC电路中的重要组成部分，对AGC系统的稳定性等各项指标都 有重要的影响。其中，低通滤波器92可采用二阶的RC低通滤波器的方式来实现该滤波器 的功能，脉冲密度调制(PDM，pulse densit。
22、y modulation)信号通过该滤波器后将转换为直 说 明 书CN 102281414 A CN 102281422 A 4/8页 7 流电压信号，该直流电压值由PDM信号的脉冲密度决定。 0038 AGC的控制方式采用PDM调制，相比脉冲宽度调制(PWM，Pulse Width Modulation)调制的AGC电路，其具有交流纹波小，输出信号抖动小，环路稳定性更强等特 点。 0039 非易失性存储装置80可包括独立冗余磁盘阵列(RAID，Redundant Array of Independent Disk)控制器81和硬盘阵列82构成的RAID硬盘阵列。RAID控制器81与SOC 1。
23、0采用外设组件互联(PCI，Peripheral Component Interconnect)总线连接，在一种实施 方式中，该PCI总线的位宽例如为32Bit，最大数据传输率为132MB/s，且符合PCI2.1规范。 其中，硬盘阵列82可为固态硬盘阵列或机械硬盘阵列，RAID控制器81与硬盘阵列82采用 SATA接口互联，配合缓存20(DDR2芯片)，组成了数字电视射频信号采集装置100的数据存 储系统。可基于RAID技术，实现数字电视射频信号采集装置100对射频信号的实时采集。 0040 通信接口单元70可包括：通用串行总线(USB，Universal Serial BUS)物理层芯 片7。
24、1(例如为USB2.0物理层芯片、USB3.0物理层芯片或其它USB物理层芯片)，Ethernet 物理层芯片72，用以实现USB接口和以太网接口(例如100M以太网接口)。其中，USB接口 以及以太网接口的控制器部分可在SOC 10中实现。以太网接口可连接上位机，该上位机上 的数据采集控制软件可触发数字电视射频信号采集装置100开始或停止射频信号的采集， 并可监控射频信号采集的进程。用户还可以通过USB接口将数字电视射频信号采集装置 100内已采集的数据拷贝到移动硬盘中，以用于做数据分析使用。图1中，上位机作为数据 采集控制软件的载体，用户可通过该软件实现对数字电视射频信号采集装置100的控。
25、制。 0041 下面介绍SOC 10内各个模块的功能和作用。 0042 参见图2，图2是SOC 10的一种原理图，在一种实施方式中，实现SOC 10所采用 的FPGA是例如可以是Altera公司的StratixIII EP3SL150芯片。其中，在SOC 10内部， CPU、AGC模块以及高速接口都采用AHB总线进行连接。低速接口如IIC等，连接到APB总 线，APB总线与AHB总线通过桥连接。CPU则可控制总线上所有数据流的传输。 0043 CPU 11例如可选用高性能CPU软核，通过AMBA(Advanced Microcontroller Bus Architecture，先进微控制总线。
26、)转换模块12，其中，AMBA为ARM公司设计的一种高 性能嵌入式总线标准，包括：先进高性能总线(AHB，Advanced High performance Bus)、 APB(Advanced Peripheral Bus，先进外围总线)，ASB等)，将CPU 11内部总线连接到高速 的AHB BUS，该总线提供一条高速而可靠的数据访问通道。 0044 图2所示，AGC模快13、缓存控制器14、PCI总线控制器(PCI Controller)15、外 部存储器接口(EMI)16、USB控制器(USB Controller)17、Ethernet控制器18和桥芯片 (Bridge)19都直接接。
27、入到AHB BUS，如此，CPU 11不仅可方便快捷的访问到SOC 10上的各 个高速接口模块，也可以发起几个高速接口模块之间的直DMA(Direct Memory Access，接 存储器访问)数据传输等操作。 0045 其中，AGC模快13，用于控制下变频器50输出的模拟中频信号能量，AGC模快13可 根据输入的数字信号的能量，产生相应的PDM信号，并通过低通滤波器92将PDM信号转换 为直流电压并输出给下变频器50，该直流电压值由PDM信号的脉冲密度决定，以实现动态 调节下变频器50输出的模拟中频信号的能量，使其能量保持相对稳定，能量波动不太大。 0046 缓存控制器14，作为缓存20(。
28、如DDR2芯片)的控制器，用于控制缓存20的读写时 说 明 书CN 102281414 A CN 102281422 A 5/8页 8 序。 0047 PCI总线控制器15，可用于控制PCI总线的读写，还可用于处理PCI的数据请求 等。 0048 外部存储器接口16，CPU 11通过外部存储器接口16，读取SOC 10片外闪存30(如 Flash)中的程序代码，或可将程序代码通过该外部存储器接口16写入到SOC 10片外的闪 存30中。 0049 Ethernet控制器18，用于配合SOC 10片外的Ethernet物理层芯片72，实现以太 网接口(例如可实现100M以太网接口)功能。其中，E。
29、thernet控制器18和Ethernet物理层 芯片72之间的互联接口例如可采用介质无关接口(MII，Media Independent Interface)。 0050 USB控制器17，可用于配合SOC 10片外的USB物理层芯片71，实现USB接口(例 如实现USB2.0接口、USB3.0接口)功能，此处，USB接口例如为Host接口，可通过此USB接 口向USB设备中写入数据。其中，USB控制器17与USB物理层芯片71之间的互联接口例 如可采用ULPI接口。 0051 IIC主机控制器124，SOC 10可通过该IIC主机控制器124完成下变频器50的配 置。由于该接口为低速接口，。
30、因此，IIC主机控制器124被挂在了APB BUS上，APB BUS为低 速外设接口总线，为了使CPU 11能访问到APB BUS上的设备，APB BUS必须通过一定的方 式连接到AHB BUS上，图2中通过桥芯片19解决该问题。通过桥芯片19，CPU 11可以对挂 在APB BUS上的IIC主机控制器124进行操作。 0052 下面简单介绍一下进行信号采集的过程中，SOC 10内部的各个模块的一种工作过 程：数字信号进入SOC 10的AGC模块13，AGC模块13实时计算输入的中频信号的能量，并 将该能量与AGC参考能量值进行比较，接着经过长时累加，然后再通过PDM调制输出的PDM 信号来动。
31、态调整前端下变频器50的增益，使输入到模数转换器60的模拟中频信号的幅度 维持在理想阈值，能够覆盖ADC输入动态范围的绝大部分而又不溢出。 0053 CPU 11可控制将输入AGC模块13的数字信号打包成例如32bit(或其它大小)的 数据包，其打包过程例可如下：每3个采样点(每个采样点为10bit)，共30bit，在最高位 补2bit的0，形成1个32bit的数据包，该数据包直接通过AHB总线写入缓存20(如DDR2 芯片)中。当DDR2中预设的一个缓冲区写满时，AGC模块13将通知CPU 11缓冲区已经写 满，并开始将AGC产生的数据向缓存20中的下一个缓冲区中写入。当CPU 11接收到来。
32、自 AGC模块13的写满指令后，将启动DMA，将缓存20缓冲区中的数据包向PCI总线上搬，数据 包经过PCI总线上的RAID控制芯片81，并在RAID控制芯片81的控制下，最终写入到SATA 硬盘阵列82中。当缓存20缓冲区中的数据包被搬完后，PCI控制器15可通知CPU11该缓 冲区内的数据已经搬完，并等待CPU 11下次搬运数据的通知。CPU 11接收到PCI控制器 15发出的响应信号后，获知该缓冲区的数据已经搬完，清空的缓冲区可再为AGC模块13提 供数据包存储空间。 0054 这样如此反复，形成了乒乓式的数据搬运过程，使采集的数据源源不断的写入到 SATA硬盘阵列82中，从而实现了数据。
33、的实时采集。当CPU 11接到停止数据采集的触发信 号(可能来自上位机)时，停止采集数据，完成本次数据采集过程。CPU 11完成一次数据采 集过程后进入等待状态，等待下一次数据采集开始的触发信号；若接收到数据搬运指令，则 可将已经采集好的数据搬运到上位机中或外部存储介质中。 说 明 书CN 102281414 A CN 102281422 A 6/8页 9 0055 采集好数据进行数据预处理后供工程技术人员使用。 0056 工程技术人员可以使用该数据完成如下测试工作： 0057 可用作验证解调器算法的测试向量，用以评估解调器算法的性能。 0058 在该数据中提取出当时外场环境的近似信道模型(混。
34、合信道模型)，并利用该信 道模型在实验室中近似还原外场的信号，从而实现在实验室中验证解调器、接收机的性能。 此外，可调整某些信道模型的参数，用以验证解调器、接收机在极限情况下的解调或接收性 能。 0059 可以通过基带信号生成设备，调制器等设备，将采集到数据再还原回原来的外场 射频信号，并发射出来。 0060 如此，工程技术人员在实验室中就可解决外部现场出现问题，且这种解决问题的 方式可更加快捷、准确，可大大加快解决问题的速度，并节省相当的人力和物力资源；并且， 相对于外部测试环境中的干扰源的不确定性，实验室中环境是完全可以控制。 0061 本发明实施例还提供一种数字电视射频信号采集方法，可包。
35、括：通过天线或有线 接收数字电视射频信号；将所述天线接收的数字电视射频信号进行下变频处理得到模拟中 频信号；将该模拟中频信号转换为数字信号；打包所述数字信号得到数字信号数据包并发 送或存储。 0062 可以理解，上述方案可基于数字电视射频信号采集装置100具体实施。 0063 下面以单次射频信号采集的一种过程为例进行介绍。 0064 数字电视射频信号采集装置100初始化完毕后，等待上位机控制软件向数字电视 射频信号采集装置100发送下变频器50和模数转换器60的配置参数(其中，下变频器50 的配置参数包括：频段，频点，带宽，RF AGC控制方式等参数；模数转换器60的配置参数可 包括采样率等)。
36、。 0065 当数字电视射频信号采集装置100接收到来自上位机的配置参数时，重新配置下 变频器50，并调整模数转换器60的采样时钟。其中，若下变频器50或模数转换器60的配 置有误，则数字电视射频信号采集装置100将会通知上位机控制软件参数配置有误。上位 机控制软件接收到参数配置有误的通知消息后，将配置参数重新发给数字电视射频信号采 集装置100，让数字电视射频信号采集装置100再次进行配置，直至参数配置正确。当然，若 下变频器50和模数转换器60的配置参数采用默认值，则也可无需该配置操作。 0066 当参数配置正确后，数字电视射频信号采集装置100将发送消息通知上位机控制 软件，配置已经完成。
37、，并等待数据采集开始的触发信号。上位机控制软件接收到配置已完成 的消息，可提示用户，相关的初始化工作已经完成，并可随时响应用户的触发操作。在启动 数据采集动作前，数字电视射频信号采集装置100根据指令设置采集信号的时间和/或容 量等。当设置完相关参数后，便可启动数据采集过程。 0067 上位机控制软件发出数据采集开始的触发信号，数字电视射频信号采集装置100 接收到该触发信号后，开始采集某个频点上的射频信号，并等待数据采集结束的触发信号。 例如当数据采集的时间或数据采集量达到设定值时，上位机控制软件发送数据采集结束的 触发信号，数字电视射频信号采集装置100接收到该触发信号后，停止AGC模块1。
38、3向缓存 20中写入数据包的操作，并可将缓存20中未写入硬盘阵列82的数据包保存到硬盘阵列82 中，当剩余数据保存完毕后，数字电视射频信号采集装置100结束本次数据采集过程。 说 明 书CN 102281414 A CN 102281422 A 7/8页 10 0068 一般的，在进行大量数据采集前，可先用该数字电视射频信号采集装置100在要 采集信号的频点上先抓取一小部分数据，通过上位机控制软件对这一小部分数据进行频谱 分析，确认频点上存在要采集的射频信号，再可通过数字电视射频信号采集装置100进行 大量数据采集。 0069 由上可见，若将上述架构的数字电视射频信号采集装置部署于信号衰落或受。
39、干扰 情况比较复杂的区域，则数字电视射频信号采集装置便可将该区域的地面数字视频广播信 号采集下来并可通过通信网络传送到上位机，这样，工程技术人员便可直接利用传送到上 位机的地面数字视频广播信号，在实验室中进行数据分析以寻求解决方法，工程技术人员 便无需亲临现场解决问题，有利于节省大量的人力、物力和时间。 0070 进一步的，数字电视射频信号采集装置采用了两次变频的下变频器，则与单次变 频的下变频器相比，有很多的性能优势，例如，镜像频率落在接收频带之外，故而可无需做 高的镜像抑制能力；本振源不会接收频带内的干扰源；总增益比较稳定，输出的信号有较 好的平坦度；此外，下变频器50通常还具有很低的噪声。
40、系数(46dB)，很宽的AGC调节范 围(90dB)。 0071 进一步的，在数字电视射频信号采集装置中部属AGC模块。地面数字视频信号经 过无线信道后，衰落情况比较严重，且信号幅度会随环境和时间在不断变化，进入ADC的模 拟中频信号也随环境和时间变化。如果进入ADC的模拟中频信号幅度过大，使得信号超出 ADC的输入量程，发生信号溢出，这样必然导致信号信息的丢失；同样，如果中频信号幅度 过小，仅仅覆盖ADC很小的范围，会使得ADC的量化误差增大，信号信息也会丢失。然而，信 道解调器只能处理幅度变化不大的信号，信号过强、过弱或忽大忽小，都会使解调失败。所 以，通过增加AGC模块来动态调整下变频器。
41、的增益，使其输入给ADC的模拟中频信号幅度维 持在理想阈值，能够覆盖ADC输入动态范围的绝大部分而又不溢出，为后续准确的数据分 析奠定了基础。 0072 AGC模块的控制方式采用PDM调制，相比PWM调制的AGC电路，其具有交流纹波小， 输出信号抖动小，环路稳定性更强等特点。 0073 主控系统采用SOC，相比ASIC，其针对性、适应性更强。硬件系统可升级扩展性强， 可根据需求增加或删减功能模块，且开发速度快。 0074 数字电视射频信号采集装置配有SATA硬盘阵列，保证即使ADC工作在最大采样率 模式下，也可以实现对数据的连续采集。 0075 可以理解，本发明实施例提供的数字电视射频信号采集。
42、装置可采集在VHF，UHF段 (47MHz862MHz)，带宽在8M或其它带宽以内的射频信号，可采集DTMB、DVB-C、DVB-T、 CMMB(8M)等标准的信号，应用场景非常广泛。 0076 需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列 的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为 依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知 悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明 所必须的。 0077 在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述。
43、的部 分，可以参见其他实施例的相关描述。 说 明 书CN 102281414 A CN 102281422 A 8/8页 11 0078 本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可 以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储 介质可以包括：只读存储器、随机存储器、磁盘或光盘等。 0079 以上对本发明实施例所提供的数字电视射频信号采集装置和方法进行了详细介 绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只 是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发 明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为 对本发明的限制。 说 明 书CN 102281414 A CN 102281422 A 1/2页 12 图1 说 明 书 附 图CN 102281414 A CN 102281422 A 2/2页 13 图2 说 明 书 附 图CN 102281414 A 。