《使用伪连接的中介层测试.pdf》由会员分享，可在线阅读，更多相关《使用伪连接的中介层测试.pdf（21页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102800653 A (43)申请公布日 2012.11.28 C N 1 0 2 8 0 0 6 5 3 A *CN102800653A* (21)申请号 201110332294.4 (22)申请日 2011.10.25 13/118,129 2011.05.27 US H01L 23/544(2006.01) (71)申请人台湾积体电路制造股份有限公司 地址中国台湾新竹 (72)发明人陆湘台 林志贤 洪伟硕 (74)专利代理机构北京德恒律师事务所 11306 代理人陆鑫 高雪琴 (54) 发明名称 使用伪连接的中介层测试 (57) 摘要 一种互连元件包括衬底、。
2、以及穿透该衬底的 有源衬底通孔(TSV)。有源金属连接件形成在衬 底上，并且电连接至有源TSV。伪焊盘和伪焊料凸 块中的至少一种形成在互连元件的表面上。伪焊 盘位于衬底上方，并且电连接至有源TSV和有源 金属连接件。伪焊料凸块位于衬底下方，并且电连 接至有源金属连接件。伪焊盘和伪焊料凸块是末 端开路的。本发明还提供一种使用伪连接的中介 层测试。 (30)优先权数据 (51)Int.Cl. 权利要求书2页 说明书7页 附图11页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 7 页 附图 11 页 1/2页 2 1.一种电路结构，包括： 互连元件，包括：。
3、 衬底； 有源衬底通孔(TSV)，穿透所述衬底； 有源金属连接件，位于所述衬底上方，并且电连接至所述有源TSV；以及 伪焊盘和伪焊料凸块中的至少一种，位于所述互连元件的表面上，其中，所述伪焊盘位 于所述衬底上方，并且电连接至所述有源TSV和所述有源金属连接件，其中，所述伪焊料凸 块位于所述衬底下方，并且电连接至所述有源金属连接件，并且其中，所述伪焊盘和所述伪 焊料凸块是末端开路的。 2.根据权利要求1所述的电路结构，其中，所述互连元件包括所述伪焊盘，所述电路结 构进一步包括：封装元件，接合至所述互连元件，其中，所述封装元件和所述伪焊盘位于所 述互连元件的相同侧，并且其中，所述封装元件没有覆盖所。
4、述伪焊盘。 3.根据权利要求1所述的电路结构，进一步包括：封装元件，接合至所述互连元件，其 中，所述封装元件和所述伪焊料凸块位于所述互连元件的相同侧上，其中，所述互连元件包 括所述伪焊料凸块，所述伪焊料凸块在物理上位于所述互连元件的所述衬底和所述封装元 件之间，并且其中，所述伪焊料凸块没有电连接至所述封装元件中的任何导电部件。 4.根据权利要求3所述的电路结构，进一步包括： 伪TSV，位于所述衬底中，并且电连接在所述伪焊料凸块和所述有源金属连接件之间。 5.根据权利要求3所述的电路结构，进一步包括： 伪再分布线(RDL)，将所述伪焊料凸块连接至所述有源TSV，其中，所述伪RDL和所述有 源金属。
5、连接件位于所述衬底的相对侧上。 6.根据权利要求1所述的电路结构，其中，所述互连元件包括所述伪焊盘，并且不包括 所述伪焊料凸块，并且其中，所述互连元件进一步包括： 伪TSV，位于所述衬底中，其中，所述衬底是半导体衬底； 重掺杂区域，位于所述衬底中，其中，所述有源TSV和所述伪TSV中的每一个都电连接 至所述重掺杂区域之一；以及 附加伪焊盘，电连接至所述伪TSV。 7.一种电路结构，包括： 中介层，在所述中介层中没有有源器件，其中，所述中介层包括： 衬底； 有源衬底通孔(TSV)和伪TSV，穿透所述衬底； 有源金属连接件，将所述有源TSV和所述伪TSV电互连； 伪焊盘，被配置为用作所述衬底的第一。
6、面上的探针焊盘，其中，所述伪焊盘电连接至所 述有源金属连接件；以及 伪焊料凸块，位于所述衬底的第二面上，并且电连接至所述有源TSV和所述有源金属 连接件，其中，所述伪焊盘和所述伪焊料凸块位于所述中介层的相对面上； 第一封装元件，接合至所述中介层的所述第一面；以及 第二封装元件，接合至所述中介层的所述第二面，其中，所述伪焊料凸块位于所述中介 层和所述第二封装元件之间，并且没有电连接至所述封装元件内的导电部件； 权 利 要 求 书CN 102800653 A 2/2页 3 其中，所述第一封装元件的尺寸小于所述中介层，并且其中，所述伪焊盘没有被所述第 一封装元件覆盖， 所述电路结构进一步包括：模塑料。
7、，位于所述伪焊盘正上方，并且接触所述伪焊盘； 所述电路结构进一步包括：伪再分布线(RDL)，将所述伪焊料凸块连接到所述有源 TSV，其中，所述伪RDL和所述有源金属连接件位于所述衬底的相对侧上。 8.一种方法： 形成中介层，包括： 在所述中介层的衬底中形成有源衬底通孔(TSV)； 在所述有源TSV上方形成电连接至所述有源TSV的金属连接件； 形成电连接至所述金属连接件的伪焊盘；以及 形成电连接至所述金属连接件的伪焊料凸块，其中，所述伪焊料凸块和所述伪焊盘位 于所述衬底的相对侧上；以及 对所述伪焊盘和所述伪焊料凸块之一实施第一探测，从而找出所述中介层中有缺陷的 连接。 9.根据权利要求8所述的方。
8、法，进一步包括：将第一封装元件接合至所述中介层，其 中，所述第一封装元件和所述伪焊料凸块位于所述衬底的相对侧上，并且其中，在所述接合 的步骤之后执行所述第一探测的步骤； 所述方法进一步包括：在所述封装元件上施加模塑料，其中，在施加所述模塑料之后， 所述伪焊盘是末端开路的。 10.根据权利要求8所述的方法，进一步包括：在所述第一探测的步骤之后，将第二封 装元件接合至所述中介层，其中，所述伪焊料凸块位于所述衬底和所述第二封装元件之间， 并且其中，在所述接合步骤之后，所述伪焊料凸块是末端开路的。 权 利 要 求 书CN 102800653 A 1/7页 4 使用伪连接的中介层测试 技术领域 0001。
9、 本方法涉及一种互连元件，具体来说涉及一种带有伪部件的互连元件。 背景技术 0002 在三维集成电路中，中介层(inerposer)用于接合位于其上方的器件。中介层通 常是无源中介层，其中，在中介层中没有诸如晶体管的有源器件形成。衬底通孔(TSV)用于 在中介层的一侧和相对侧之间形成电连接。另外，在中介层的一侧或者两侧上可以存在有 金属布线层，该金属布线层用于将中介层的表面上的焊料凸块电连接至TSV，并且用于将焊 料凸块电互连。 0003 通常，由于在中介层接合至其他封装元件之前，中介层中的连接通常是开路连接， 因此难以有效地测试中介层。尽管可以形成附加测试结构，并将其附接到中介层以提供回 路。
10、，但是这样会由于形成了具有回路结构的附加器件而产生了成本。 发明内容 0004 为了解决本发明的技术问题，根据本发明的一个方面，提供了一种电路结构，包 括：互连元件，该互连元件包括：衬底；有源衬底通孔(TSV)，穿透所述衬底；有源金属连接 件，位于所述衬底上方，并且电连接至所述有源TSV；以及 0005 伪焊盘和伪焊料凸块中的至少一种，位于所述互连元件的表面上，其中，所述伪焊 盘位于所述衬底上方，并且电连接至所述有源TSV和所述有源金属连接件，其中，所述伪焊 料凸块位于所述衬底下方，并且电连接至所述有源金属连接件，并且其中，所述伪焊盘和所 述伪焊料凸块是末端开路的。 0006 在该电路结构中，。
11、其中，所述互连元件包括所述伪焊盘。 0007 在该电路结构中，其中，所述互连元件包括所述伪焊盘，并且该电路结构进一步包 括：封装元件，接合至所述互连元件，其中，所述封装元件和所述伪焊盘位于所述互连元件 的相同侧，并且其中，所述封装元件没有覆盖所述伪焊盘。 0008 在该电路结构中，进一步包括：封装元件，接合至所述互连元件，其中，所述封装元 件和所述伪焊料凸块位于所述互连元件的相同侧上，其中，所述互连元件包括所述伪焊料 凸块，所述伪焊料凸块在物理上位于所述互连元件的所述衬底和所述封装元件之间，并且 其中，所述伪焊料凸块没有电连接至所述封装元件中的任何导电部件。 0009 在该电路结构中，进一步包。
12、括：封装元件，接合至所述互连元件，其中，所述封装 元件和所述伪焊料凸块位于所述互连元件的相同侧上，其中，所述互连元件包括所述伪焊 料凸块，所述伪焊料凸块在物理上位于所述互连元件的所述衬底和所述封装元件之间，并 且其中，所述伪焊料凸块没有电连接至所述封装元件中的任何导电部件，该电路结构进一 步包括：伪TSV，位于所述衬底中，并且电连接在所述伪焊料凸块和所述有源金属连接件之 间。 0010 在该电路结构中，进一步包括：封装元件，接合至所述互连元件，其中，所述封装元 说 明 书CN 102800653 A 2/7页 5 件和所述伪焊料凸块位于所述互连元件的相同侧上，其中，所述互连元件包括所述伪焊料 。
13、凸块，所述伪焊料凸块在物理上位于所述互连元件的所述衬底和所述封装元件之间，并且 其中，所述伪焊料凸块没有电连接至所述封装元件中的任何导电部件，该电路结构进一步 包括：伪再分布线(RDL)，将所述伪焊料凸块连接至所述有源TSV，其中，所述伪RDL和所述 有源金属连接件位于所述衬底的相对侧上。 0011 在该电路结构中，其中，所述伪焊盘和所述伪焊料凸块中的至少一种被配置为当 所述电路结构通电时不能传导任何电流穿过所述伪焊盘和所述伪焊料凸块中的所述至少 一种。 0012 在该电路结构中，其中，所述互连元件包括所述伪焊盘，并且不包括所述伪焊料凸 块，并且其中，所述互连元件进一步包括：伪TSV，位于所述。
14、衬底中，其中，所述衬底是半导 体衬底；重掺杂区域，位于所述衬底中，其中，所述有源TSV和所述伪TSV中的每一个都电连 接至所述重掺杂区域之一；以及附加伪焊盘，电连接至所述伪TSV。 0013 根据本发明的另一个方面，提供了一种电路结构，包括：中介层，在所述中介层中 没有有源器件，其中，所述中介层包括：衬底；有源衬底通孔(TSV)和伪TSV，穿透所述衬底； 有源金属连接件，将所述有源TSV和所述伪TSV电互连；伪焊盘，被配置为用作所述衬底的 第一面上的探针焊盘，其中，所述伪焊盘电连接至所述有源金属连接件；以及伪焊料凸块， 位于所述衬底的第二面上，并且电连接至所述有源TSV和所述有源金属连接件，其。
15、中，所述 伪焊盘和所述伪焊料凸块位于所述中介层的相对面上；第一封装元件，接合至所述中介层 的所述第一面；以及第二封装元件，接合至所述中介层的所述第二面，其中，所述伪焊料凸 块位于所述中介层和所述第二封装元件之间，并且没有电连接至所述封装元件内的导电部 件。 0014 在该电路结构中，其中，所述第一封装元件的尺寸小于所述中介层，并且其中，所 述伪焊盘没有被所述第一封装元件覆盖。 0015 在该电路结构中，其中，所述第一封装元件的尺寸小于所述中介层，并且其中，所 述伪焊盘没有被所述第一封装元件覆盖，并且所述电路结构进一步包括：模塑料，位于所述 伪焊盘正上方，并且接触所述伪焊盘。 0016 在该电路。
16、结构中，其中，所述第一封装元件的尺寸小于所述中介层，并且其中， 所述伪焊盘没有被所述第一封装元件覆盖，并且所述电路结构进一步包括：模塑料，位于 所述伪焊盘正上方，并且接触所述伪焊盘，并且所述的电路结构进一步包括：伪再分布线 (RDL)，将所述伪焊料凸块连接到所述有源TSV，其中，所述伪RDL和所述有源金属连接件位 于所述衬底的相对侧上。 0017 在该电路结构中，其中，所述第一封装元件的尺寸小于所述中介层，并且其中，所 述伪焊盘没有被所述第一封装元件覆盖，并且所述电路结构进一步包括：模塑料，位于所述 伪焊盘正上方，并且接触所述伪焊盘，并且所述的电路结构，进一步包括：伪TSV，位于所述 衬底中，。
17、并且电连接在所述伪焊料凸块和所述有源金属连接件之间。 0018 根据本发明的又一个方面，提供了一种方法：形成中介层，包括：在所述中介层的 衬底中形成有源衬底通孔(TSV)；在所述有源TSV上方形成电连接至所述有源TSV的金属 连接件；形成电连接至所述金属连接件的伪焊盘；以及形成电连接至所述金属连接件的伪 焊料凸块，其中，所述伪焊料凸块和所述伪焊盘位于所述衬底的相对侧上；以及对所述伪焊 说 明 书CN 102800653 A 3/7页 6 盘和所述伪焊料凸块之一实施第一探测，从而找出所述中介层中有缺陷的连接。 0019 在该方法中，进一步包括：将第一封装元件接合至所述中介层，其中，所述第一封 装。
18、元件和所述伪焊料凸块位于所述衬底的相对侧上，并且其中，在所述接合的步骤之后执 行所述第一探测的步骤。 0020 在该方法中，进一步包括：将第一封装元件接合至所述中介层，其中，所述第一封 装元件和所述伪焊料凸块位于所述衬底的相对侧上，并且其中，在所述接合的步骤之后执 行所述第一探测的步骤，该方法进一步包括：在所述封装元件上施加模塑料，其中，在施加 所述模塑料之后，所述伪焊盘是末端开路的。 0021 在该方法中，进一步包括：在所述第一探测的步骤之后，将第二封装元件接合至所 述中介层，其中，所述伪焊料凸块位于所述衬底和所述第二封装元件之间，并且其中，在所 述接合步骤之后，所述伪焊料凸块是末端开路的。。
19、 0022 在该方法中，进一步包括：在所述衬底中形成伪TSV，并且所述伪TSV连接在所述 金属连接件和所述伪焊料凸块之间。 0023 在该方法中，进一步包括：形成再分布线(RDL)，其中，所述金属连接件和所述RDL 位于所述衬底的相对侧上，并且其中，所述RDL将所述金属连接件和所述伪焊料凸块互连。 0024 在该方法中，进一步包括：在所述衬底中形成伪TSV；在所述衬底中形成重掺杂区 域，并且所述重掺杂区域电连接至所述有源TSV和所述伪TSV；利用所述伪焊盘，并且利用 连接至所述伪TSV的附加伪焊盘实施第二探测；以及在实施所述第二探测的步骤之后，实 施研磨，从而从所述衬底去除所述重掺杂区域。 附。
20、图说明 0025 为了全面理解本公开及其优点，现在结合附图进行以下描述作为参考，其中： 0026 图1示出了根据实施例的互连元件的横截面图，其中，该互连元件包括伪焊盘、伪 衬底通孔(TSV)、以及伪焊料凸块； 0027 图2示出了包括如图1中所示出的互连元件和接合至该互连元件相对侧的附加封 装元件的封装； 0028 图3示出了图2中示出的封装件的示意性俯视图； 0029 图4和图5是根据实施例的互连元件的透视图； 0030 图6示出了根据可选实施例的互连元件的横截面图，其中，互连元件包括将伪焊 料凸块连接到有源TSV的再分布线； 0031 图7示出了包括如图6中所示出的互连元件和接合至该互连元。
21、件相对侧的附加封 装元件的封装； 0032 图8和图9是包括伪再分布线的互连元件的透视图； 0033 图10示出了根据各个可选实施例的互连元件的透视图，其中，重掺杂区域形成在 半导体元件中的衬底中，并且其中，重掺杂区域电连接至伪TSV和有源TSV； 0034 图11示出了包括重掺杂区域的互连元件的横截面图； 0035 图12示出了包括图11中的互连元件的封装结构的形成过程中的中间阶段，其中， 附加封装元件接合至互连元件；并且 0036 图13示出了图12中的封装结构的俯视图。 说 明 书CN 102800653 A 4/7页 7 具体实施方式 0037 下面，详细讨论本发明各实施例的制造和使用。
22、。然而，应该理解，本发明提供了许 多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使 用本发明的具体方式，而不用于限制本发明的范围。 0038 根据实施例提供了用于测试互连元件可靠性的结构及实施该测试的方法。然后论 述了实施例的变化和实施过程。在各个附图和实施例的整个实施过程中，相似的参考标号 表示相似的部件。 0039 图1示出了互连元件12的横截面图，该互连元件12被配置为在主表面12A和主 表面12B之间形成电连接，其中，主表面12A和12B是互连元件12的相对表面。在实施例 中，互连元件12是中介层，因此，在下文中，该互连元件12可选地称为中介层12，然而，。
23、该互 连元件12还可以是其他类型的互连元件，比如封装衬底。互连元件12包括衬底14，该衬底 14可以由诸如硅的半导体材料形成，然而，还可以使用其他常用的半导体材料、导电材料、 或者介电材料。中介层12可以是在其中没有有源器件(比如晶体管)形成的无源中介层。 0040 TSV 20(包括20A和20B)形成在衬底14中，并且穿透了衬底14。金属连接件 22(包括金属线和通孔)可以形成在衬底的一侧或者两侧上，并且电连接至TSV 20。在整 个描述中，可以在将字母“A”后缀于有源部件，该有源部件起到了传导电压和传导电流的作 用。有源部件可以包括有源金属线/通孔、有源TSV、有源焊料凸块、等等。在图1。
24、中，存在 有源TSV 20A、有源金属连接件22A、有源焊料凸块26A、以及有源焊盘28A。 0041 可以将字母“B”后缀于伪部件，该伪部件用于测试有源部件。伪部件可以包括伪 金属线/通孔22B、伪TSV 20B、伪焊料凸块26B、伪焊盘28B、等等。如果将伪部件移除，并 不会影响所得到的封装结构的运行。而且，在包括互连元件12的封装结构的运行期间，当 封装件10(图2)的封装过程结束时，并且当为了使封装件10运行而对其供电时，没有电流 能够流过伪部件。例如，由于伪焊盘28B和伪焊料凸块26B是末端开路的(openended)(无 论是否有金属部件与其相连接)，因此，没有电流流过伪焊盘28B。
25、。 0042 为了测试互连元件12，形成伪TSV 20B、伪焊盘28B、伪金属连接件22B、伪焊料凸 块26B以及接触伪焊料凸块(如果有的话)的相应伪接合焊盘(未示出)，并且将这些部 件电连接至有源TSV 20A、有源焊盘28A、有源金属连接件22A、以及有源焊料凸块26A。有 源焊盘28A和伪焊盘28B形成在互连元件12的正面12A上。有源焊料凸块26A和伪焊料 凸块26B形成在互连元件12的背面12B上。可以使用包括探针27的探针板来通过伪焊料 凸块26B(如果伪焊料凸块26B没有形成在伪接合焊盘上，则通过伪接合焊盘)实施背面探 测(backside probing)。虚线和箭头示出了背面。
26、探测的电流路径。可以发现，可以通过两 个伪焊料凸块26B之间的背面探测发现互连元件12中有缺陷的连接(包括短路和开路连 接)。可选地，可以在一个伪焊料凸块26B和一个有源凸块26A之间实施背面探测。例如， 可以通过将探针27与伪焊盘28B相接触，从而通过该伪焊盘28B实施正面探测。类似地， 可以通过正面探测发现两个伪焊盘28B之间的有缺陷的连接。 0043 图2示出了封装件10的横截面图，该封装件10包括接合至封装元件30和32 的互连元件12。封装元件30和32中的每一个都可以是器件管芯、封装衬底、中介层 (interposer)、印刷电路板、等等。在实施例中，每个伪焊盘28B都是末端开路的。
27、，这说明该 说 明 书CN 102800653 A 5/7页 8 伪焊盘28B没有连接至包括封装元件30的任何上层封装元件中的其他导电部件。类似地， 每个伪焊料凸块26B都是末端开路的，这说明该伪焊料凸块26B没有连接至包括封装元件 32的任何下层封装元件中(或者穿透该下层封装元件)的其他导电部件。例如，在图2中， 在封装件10完成之后，位于互连元件12和封装元件32之间的伪焊盘28B-1是末端开路的， 并且没有连接至任何其他金属部件。在随后的封装工艺期间，可以通过模塑料29覆盖伪焊 盘28B-1，并且该伪焊盘28B-1可能与该模塑料29物理接触。类似地，位于衬底14和封装 元件32之间的伪焊。
28、料凸块26B-1没有电连接至封装元件32中的任何部件。可选地，示例 性伪焊盘28B-2和伪焊料凸块26B-2可以接合至封装元件30和32中的可选金属部件34。 然而，通过“X”标记标出的金属部件34是末端开路的，显示出电连接在“X”标记的位置上 停止，并且在封装件10的正常运行期间没有电流流过金属部件34。在元件12、30、和32接 合之后，仍可以通过金属部件34实施附加探测。 0044 图3示出了示例性封装件10的示意性俯视图。在实施例中，在封装元件30接合至 互连元件12之后，一些或者所有伪焊盘28B没有被封装元件30覆盖。因此，在接合之后，仍 可以对伪焊盘28B实施正面探测来寻找互连元件。
29、12中有缺陷的连接，以及互连元件12和 封装元件30和/或32之间有缺陷的连接。由于伪焊盘28B未被封装元件30覆盖，因此， 如果形成了模塑料29(未在图3中示出，请参考图2)，则该模塑料29可以覆盖并且可能物 理接触伪焊盘28B，或者位于伪焊盘28B上方并且与该伪焊盘28B物理接触的任何伪焊料凸 块。可选地，如伪焊盘28B-2所示，封装元件30可以覆盖伪焊盘28B。 0045 图4和图5是示例性互连元件12的透视图。在图4中，示出了伪焊盘28B，该伪焊 盘28B电连接至有源连接件22A、伪连接件22、以及有源TSV20A。在图4中，尽管没有示出 封装元件30(请参考图2)，但是，当使用伪焊盘。
30、28B实施探测(通过探针27标出)时，该 封装元件30可以接合至互连元件12，也可以不接合至该互连元件12。在图5中，示出了伪 TSV 20B，该TSV 20B电连接至有源金属连接件22A、伪互连件22B、以及有源TSV20A。在图 5中，尽管没有示出封装元件32(请参考图2)，但是，当通过伪焊料凸块26B实施探测(通 过探针27标出)时，该封装元件32可以接合至互连元件12，也可以不接合至该互连元件 12。 0046 图6示出了根据各个可选实施例的互连元件12的横截面图。除非另有说明，以下 可选实施例中的参考标号表示图1至图5中所示出的实施例中的相似元件。在该实施例中， 忽略了伪TSV 20。
31、B中的一个(或者一些)及相应连接的伪金属布线22B。而形成再分布线 (RDL)36来将伪焊料凸块26B(在其正上方不具有相应的伪TSV)电连接到有源TSV 20A中 的一个。因此，仍可以通过伪焊料凸块26B来实施背面探测，并且可以通过伪焊盘28B来实 施正面探测。当在衬底14的两侧形成金属布线时，可以使用该实施例，从而可以形成RDL 36而不会产生附加制造成本。 0047 图7示出了在图6中的互连元件12与封装元件30和32相接合之后的封装件。 而且，还可以使用图3中表示图7中示出的结构的俯视图。该实施例的细节可以基本上与 图2和图3中所示出的相同，并且在此处没有重复。根据实施例的伪焊盘28B。
32、可以被封装 元件30覆盖，或者可以不被封装元件30覆盖，并且可以与模塑料(未在图7中示出，请参 考图2)相接触。 0048 图8和图9是图6和图7中所示出的示例性互连元件12的透视图。在图8中，形 说 明 书CN 102800653 A 6/7页 9 成伪焊料凸块26B，并且该伪焊料凸块26B通过RDL 36电连接至有源TSV 20A之一和伪TSV 20B之一，该RDL 36位于衬底14的背面。尽管没有示出封装元件32(请参考图7)，但是， 当使用伪焊料凸块26B实施探测(通过探针27标出)时，该封装元件32可以接合至互连 元件12，也可以不接合至该互连元件12。在图9中，示出了伪焊料凸块26。
33、B，该伪焊料凸块 26B通过RDL 36电连接至两个有源TSV 20A。尽管没有示出封装元件32(请参考图7)，但 是，当通过伪焊料凸块26B实施探测时，该封装元件32可以接合至互连元件12，也可以不接 合至该互连元件12。 0049 图10至图13示出了根据各个可选实施例的在形成封装结构中的中间阶段。参考 图10，在制造互连元件12期间，并且在互连元件12的背面上形成诸如焊料凸块26A和26B 等等(图1和图6)的背面元件之前，可以形成重掺杂区域40。在实施例中，可以实施P+离 子注入，从而在衬底14中形成重掺杂p型(P+)区域40。仍在互连元件12的正面上形成伪 焊盘28B，并且该伪焊盘2。
34、8B用于探测(通过探针27示出)。 0050 图11示出了图10中所示出的结构的横截面图。为了测试目的附加了伪TSV 20B。 伪TSV 20B和有源TSV 20A电连接至下层P+离子注入区域40，并且与该P+离子注入区域 40物理接触。在衬底14是诸如硅衬底的半导体衬底的实施例中，寄生电阻器42存在于P+ 离子注入区域40之间，并且寄生电阻器42的电阻值与P+离子注入区域40之间的距离有 关。通过利用伪焊盘28B进行探测，可以探测伪焊盘28和P+离子注入区域40之间的金属 连接，并且可以发现有缺陷的连接。可以将伪TSV 20B和相应的P+离子注入区域40附加 到所选位置，从而使得电阻器42的。
35、电阻值可以落入期望范围内。 0051 可以在将封装元件30接合至互连元件12之前或者之后实施图10和图11中所示 出的探测步骤。例如，图12示出了互连元件12的接合，其中，该互连元件12与封装元件30 相接合。此时，还没有对衬底14实施背面研磨。图13示出了互连元件12和封装元件30 的俯视图。如图13所示，伪焊盘28B中的一些或者所有都可以不被封装元件30覆盖。因 此，可以通过暴露出的伪焊盘28来实施探测，甚至是在将封装元件30接合至互连元件12 之后。在随后的步骤中，如图12所示，可以从底面在衬底14(图12)上实施背面研磨。通 过研磨移除P+离子注入区域40。接下来，可以在衬底14的背面。
36、上形成接合焊盘，并且可以 形成有源和伪焊料凸块26。所得到的结构可以基本上与图1和图6中的相同。 0052 通过使用实施例，不需要为了测试互连元件12中的连接而形成回路器件。转而在 互连元件12内形成伪TSV、伪焊料凸块、伪焊盘、和/或伪金属连接件。因此，形成测试结构 不再需要额外成本。另外，测试结构可以用于测试与封装工艺的过程有关的连接。 0053 根据实施例，一种互连部件包括衬底和穿透衬底的TSV。有源金属连接件形成在衬 底上方，并且电连接至有源TSV。伪焊盘和伪焊料凸块中的至少一种形成在互连元件的表面 上。伪焊盘位于衬底上方，并且电连接至有源TSV和有源金属连接件。伪焊料凸块位于衬 底下。
37、方，并且电连接至有源金属连接件。伪焊盘和伪焊料凸块是末端开路的。 0054 根据其他实施例，一种电路结构，包括中介层，在中介层中没有有源器件。中介层 包括衬底，和有源TSV和穿透衬底的伪TSV。有源金属连接件将有源TSV和伪TSV电互连。 伪焊盘，被配置为用作衬底的第一面上的探针焊盘，其中，伪焊盘电连接至有源金属连接 件。伪焊料凸块位于衬底的第二面上，并且电连接至有源TSV和有源金属连接件，其中，伪 焊盘和伪焊料凸块位于中介层的相对面上。第一封装元件，接合至中介层的第一面。第二 说 明 书CN 102800653 A 7/7页 10 封装元件，接合至中介层的第二面。伪焊料凸块位于中介层和第二封。
38、装元件之间，并且没有 电连接至封装元件内的导电部件。 0055 根据另外的其他实施例，一种方法包括形成中介层，形成中介层包括在中介层的 衬底中形成TSV；在有源TSV和伪TSV上方形成电连接至有源TSV和伪TSV的金属连接件。 形成中介层的步骤还包括形成电连接至金属连接件的伪焊盘和伪焊料凸块，其中，伪焊料 凸块和伪焊盘位于衬底的相对侧上。 0056 尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要 求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范 围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施 例。作为本。
39、领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本 发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材 料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的 工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实 施例，并且多个权利要求和实施例的组合在本发明的范围内。 说 明 书CN 102800653 A 10 1/11页 11 图1 说 明 书 附 图CN 102800653 A 11 2/11页 12 图2 说 明 书 附 图CN 102800653 A 12 3/11页 13 图。
40、3 图4 说 明 书 附 图CN 102800653 A 13 4/11页 14 图5 图6 说 明 书 附 图CN 102800653 A 14 5/11页 15 图7 说 明 书 附 图CN 102800653 A 15 6/11页 16 图8 说 明 书 附 图CN 102800653 A 16 7/11页 17 图9 说 明 书 附 图CN 102800653 A 17 8/11页 18 图10 说 明 书 附 图CN 102800653 A 18 9/11页 19 图11 说 明 书 附 图CN 102800653 A 19 10/11页 20 图12 说 明 书 附 图CN 102800653 A 20 11/11页 21 图13 说 明 书 附 图CN 102800653 A 21 。