具有内部多边形焊盘的封装半导体器件.pdf

公开了一种具有内部多边形焊盘的封装半导体器件的实施例。一个实施例包括：半导体芯片；以及封装结构，限定了矩形边界并且具有底部表面，所述底部表面包括：内部多边形焊盘，暴露于所述封装结构的底部表面处并且位于所述封装结构的底部表面的中线上；和边缘多边形焊盘，暴露于封装结构的底部表面处并且位于所述矩形边界的边缘处，在所述矩形边界的每一个角部附近包括一个边缘多边形焊盘。所述内部多边形焊盘配置为使得在每一个所述内部多边形焊盘的至少一个顶点之间延伸的线与所述封装结构的矩形边界的边缘平行。

权利要求书1.  一种半导体器件，包括： 半导体芯片； 封装结构，所述封装结构限定了矩形边界且具有底部表面，所述封 装结构包括： 内部多边形焊盘，暴露于封装结构的底部表面处，每一个内部 多边形焊盘位于封装结构的底部表面的中线上；以及 边缘多边形焊盘，暴露于封装结构的底部表面处，每一个边缘 多边形焊盘位于所述矩形边界的边缘处，在所述矩形边界的每一个 角部附近有一个边缘多边形焊盘， 其中，每一个内部多边形焊盘具有第一边和第二边，所述第一 边与所述边缘多边形焊盘的最靠近所述第一边的面向边平行，所述 第二边与所述边缘多边形焊盘的最靠近所述第二边的面向边平行； 以及 其中所述内部多边形焊盘配置为使得在每一个内部多边形焊盘 的至少一个顶点之间延伸的线与所述封装结构的矩形边界的边缘平 行。 2.  根据权利要求1所述的半导体器件，其中，具有仅两个内部多 边形焊盘和仅四个边缘多边形焊盘。 3.  根据权利要求2所述的半导体器件，其中，所述两个内部多边 形焊盘是三角形的，并且延伸通过每一个内部多边形焊盘的一个顶点的 线与所述封装结构的矩形边界的边缘平行。 4.  根据权利要求3所述的半导体器件，其中，延伸通过每一个内部 多边形焊盘的一个顶点的线是所述封装结构的矩形边界的中线。 5.  根据权利要求2所述的半导体器件，其中，所述两个内部多边形 焊盘是两个等边三角形焊盘。 6.  根据权利要求1所述的半导体器件，其中，具有仅两个内部多边 形焊盘和仅六个边缘多边形焊盘。 7.  根据权利要求6所述的半导体器件，其中，所述两个内部多边形 焊盘呈四边形，并且在所述内部多边形焊盘中每一个的两个顶点之间延 伸的线与所述封装结构的矩形边界的边缘平行。 8.  根据权利要求7所述的半导体器件，其中，在每一个内部多边形 焊盘的两个顶点之间延伸的线是所述封装结构的矩形边界的中线。 9.  根据权利要求1所述的半导体器件，其中，所述内部多边形焊盘 具有0.15mm-0.25mm的边尺寸。 10.  根据权利要求1所述的半导体器件，其中，所述内部多边形焊 盘的间距是约0.4mm。 11.  一种半导体器件，包括： 半导体芯片； 封装结构，所述封装结构限定了矩形边界且具有底部表面，所述封 装结构包括： 两个三角形焊盘，暴露于封装结构的底部表面处，所述两个三 角形焊盘的每一个位于封装结构的底部表面的中线上；以及 四个多边形焊盘，暴露于封装结构的底部表面处，所述四个多 边形焊盘的每一个位于矩形边界的角部附近，所述四个多边形焊盘 中每一个的一个边与所述两个三角形焊盘中每一个的一个边平行。 12.  根据权利要求11所述的半导体器件，其中，所述两个三角形焊 盘是两个等边三角形焊盘。 13.  根据权利要求12所述的半导体器件，其中，所述四个多边形焊 盘中每一个的一个边和所述两个等边三角形之一的平行边之间的彼此距 离是相等的第一距离。 14.  根据权利要求13所述的半导体器件，其中，所述两个等边三角 形焊盘中每一个具有与所述两个等边三角形焊盘中另一个等边三角形焊 盘的边平行的边，并且其中所述两个等边三角形焊盘的平行边相距第二 距离。 15.  根据权利要求14所述的半导体器件，其中，所述两个等边三角 形焊盘具有约0.25mm的边尺寸，第一距离是约0.2mm，并且第二距离是 约0.3mm。 16.  根据权利要求12所述的半导体器件，其中，所述两个等边三角 形焊盘具有约0.25mm的边尺寸，并且所述四个多边形焊盘中每一个的平 行边与所述两个等边三角形焊盘之一的最近的平行边相距约0.2mm。 17.  根据权利要求12所述的半导体器件，其中，所述两个等边三角 形焊盘具有约0.25mm的边尺寸。 18.  根据权利要求11所述的半导体器件，其中，所述两个三角形焊 盘到所述封装的底部表面的第二中线的距离相等，并且具有与所述第二 中线平行的边，所述第二中线与所述中线正交。 19.  一种半导体器件，包括： 半导体芯片； 封装结构，所述封装结构限定了矩形边界且具有底部表面，封装结 构包括： 两个等边三角形焊盘，暴露于封装结构的底部表面处，所述两 个等边三角形焊盘的每一个具有与所述两个等边三角形焊盘的另一 个等边三角形焊盘的边平行的边，所述两个等边三角形焊盘位于封 装结构的矩形边界的中线上；以及 四个梯形焊盘，暴露于封装结构的底部表面处，所述四个梯形 焊盘的每一个位于矩形边界的角部附近，所述四个梯形焊盘中每一 个的第一边与所述矩形边界邻接，所述四个梯形焊盘中每一个的相 对第二边与所述两个等边三角形焊盘中每一个的边平行。 20.  根据权利要求19所述的半导体器件，其中，所述两个等边三角 形焊盘具有约0.25mm的边尺寸，并且所述四个梯形焊盘中每一个的相对 边与所述两个等边三角形焊盘之一的最近平行边相距约0.2mm。

说明书具有内部多边形焊盘的封装半导体器件
背景技术
半导体封装工业的主要趋势是使用表面安装技术(SMT)来替代传 统的涂镀通孔(PTH)技术。SMT提供了优于PTH技术的几种明显优点， 例如较大的封装密度、在较短互连长度下的较高引线量以及较容易自动 化。SMT封装技术的示例包括“扁平四方无引线(QFN)”封装和小轮廓 无引线(SON)封装。QFN和SON封装半导体器件具有相对新的扁平无引 线封装结构，其中消除了横向突出封装外部的占用空间的外部引线。代 替地，将外部电极焊盘设置在QFN或SON封装的底部表面上以连接至印 刷电路板。
当扁平无引线封装的尺寸变小时，重要的是保持焊盘之间的适当空 间以减小或防止焊盘之间的电学干扰。例如，需要将封装的底部表面上 的暴露焊盘之间的距离最大化，同时仍然提供足够的焊盘表面积以使能 与印刷电路板的可靠物理连接和电学连接。
发明内容
公开了具有内部多边形焊盘的封装半导体器件的实施例。半导体器 件的一个实施例包括半导体芯片和封装结构，所述封装结构限定了矩形 边界并且具有底部表面。所述封装结构包括内部多边形焊盘和边缘多边 形焊盘。所述内部多边形焊盘暴露于封装结构的底部表面处，并且位于 封装结构的底部表面的中线上。所述边缘多边形焊盘暴露于封装结构的 底部表面处，并且位于矩形边界的边缘处，所述边缘多边形焊盘在所述 矩形边界的每一个角部附近包括一个边缘多边形焊盘。每一个所述内部 多边形焊盘具有第一边和第二边，第一边与所述边缘多边形焊盘的最靠 近所述第一边的面向边平行，第二边与所述边缘多边形焊盘的最靠近第 二边的面向边平行。内部多边形焊盘配置为使得在每一个内部多边形焊 盘的至少一个顶点之间延伸的线与封装结构的矩形边界的边缘平行。在 实施例中，内部多边形焊盘和边缘多边形焊盘的配置具有较大的间距和 约0.2mm的分离距离，例如所述间距超过0.4mm。因此，封装半导体器 件提供的焊盘分离距离宽到足以防止焊盘之间的短路、同时仍然向焊盘 提供足够的表面积以使能与印刷电路板的可靠物理连接和电连接。
在实施例中，半导体器件只具有两个内部多边形焊盘和四个边缘多 边形焊盘。在另一个实施例中，所述两个内部多边形焊盘呈三角形，并 且延伸通过每一个内部多边形焊盘的一个顶点的线与封装结构的矩形边 界的边缘平行。在另一个实施例中，延伸通过每一个内部多边形焊盘的 一个顶点的线是封装结构的矩形边界的中线。在实施例中，所述两个内 部多边形焊盘是两个等边三角形焊盘。
在实施例中，半导体器件只具有两个内部多边形焊盘和六个边缘多 边形焊盘。在另一个实施例中，所述两个内部多边形焊盘呈四边形，并 且在每一个所述内部多边形焊盘的两个顶点之间延伸的线与封装结构的 矩形边界的边缘平行。在另一个实施例中，在每一个内部多边形焊盘的 两个顶点之间延伸的线是封装结构的矩形边界的中线。
在实施例中，内部多边形焊盘具有0.15mm-0.25mm的边尺寸。
在实施例中，内部多边形焊盘的间距是约0.4mm。
公开了半导体器件的另一个实施例。所述半导体器件包括：半导体 芯片；以及封装结构，限定了矩形边界并且具有底部表面。所述封装结 构包括两个三角形焊盘和四个多边形焊盘。所述两个三角形焊盘暴露于 封装结构的底部表面处，并且位于封装结构的底部表面的中线上。所述 四个多边形焊盘暴露于封装结构的底部表面处并且位于矩形边界的角部 附近，所述四个多边形焊盘具有与每一个所述两个三角形焊盘的一个边 平行的边。在实施例中，所述两个三角形焊盘是两个等边三角形焊盘。
公开了半导体器件的另一个实施例。所述半导体器件包括：半导体 芯片；以及封装结构，限定了矩形边界并且具有底部表面。所述封装结 构包括两个等边三角形焊盘和四个梯形焊盘。所述两个等边三角形焊盘 暴露于封装结构的底部表面处，并且所述两个等边三角形焊盘之一具有 与所述两个等边三角形焊盘中的另一个平行的边，所述两个等边三角形 焊盘位于封装结构的矩形边界的中线上。所述四个梯形焊盘暴露于封装 结构的底部表面处，并且位于矩形边界的角部附近。每一个四个梯形焊 盘的第一边与所述矩形边界邻接，每一个四个梯形焊盘的相对第二边与 两个等边三角形焊盘中每一个的边平行。
在实施例中，两个等边三角形焊盘具有约0.25mm的边尺寸，并且 每一个所述四个梯形焊盘的相对边与所述两个等边三角形焊盘之一的最 近平行边相距约0.2mm。
附图说明
根据结合附图的以下描述，根据本发明的其他方面将变得清楚明 白，附图只是作为本发明原理的示例进行演示。
图1A和1B描述了六焊盘半导体器件的顶部和底部透视图，已经使 用根据本发明实施例的扁平无引线技术封装了所述六焊盘半导体器件。
图2是图1A和1B的扁平无引线封装半导体器件的侧视图。
图3A是图1A和1B的扁平无引线封装半导体器件的底部表面的平 面图。
图3B示出了图3A的封装半导体器件的底部表面，其中从左下方向 右上方延伸的平行线指示了焊盘的平行边。
图3C示出了图3A的封装半导体器件的底部表面，其中从右下方向 左上方延伸的平行线指示了焊盘的平行边。
图4示出了连接图1A-3C的封装半导体器件的焊盘的引线框的实施 例的顶部平面图。
图5示出了在已经将半导体芯片附着至引线框、并且将导电线连接 在半导体芯片的导电焊盘和引线框之间后图4的引线框。
图6示出了扁平无引线封装半导体器件的替代布局，包括与图 1A-3C类似定向的两个等边三角形焊盘和四个梯形焊盘。
图7示出了扁平无引线封装半导体器件的另一种替代布局，包括与 图1A-3C类似定向的两个等边三角形焊盘和四个梯形焊盘。
图8A和8B示出了八焊盘半导体器件的顶部和底部透视图，已经使 用根据本发明实施例的扁平无引线技术封装了所述八焊盘半导体器件。
图9是图8A和8B的扁平无引线封装半导体器件的侧视图。
图10A是图8A和8B的扁平无引线封装半导体器件的底部表面的平 面图。
图10B示出了图10A的封装半导体器件的底部表面，其中从左下方 向右上方延伸的平行线指示了焊盘的平行边。
图10C示出了图10A的封装半导体器件的底部表面，其中从右下方 向左上方延伸的平行线指示了焊盘的平行边。
贯穿说明书，类似的参考数字可以用于指示类似的元件。
具体实施方式
应该理解的是，如这里通常描述并且在附图中说明，实施例的部件 可以按照多种不同的结构来设置和设计。因此，附图中所示的各种实施 例的以下更加详细的描述并非意欲限制本发明的范围，而只是表示各种 实施例。尽管在附图中展示了示例的各个方面，除非另有说明，附图不 必按比例绘制。
在不脱离本发明的精神和实质性特征的情况下，本发明可以按照其 他具体形式来实现。认为所述实施例在所有方面都只是描述性而非限制 性的描述。因此，本发明的范围由所附权利要求而不是这种详细描述来 限制。在权利要求的含义和其等价范围内的所有变化都包括在权利要求 的范围内。
贯穿说明书对于特征、优点的参考或类似语言并非暗示可以利用本 发明实现的所有特征和优点均应体现在本发明的任意单独实施例中。相 反，表示这些特征和优点的语言应该理解为意味着结合实施例描述的特 定特征、语言或特点包括在本发明的至少一个实施例中。因此，贯穿该 说明书对于所述特征和优点的讨论以及类似语言可以但不必是指相同的 实施例。
另外，可以在一个或多个实施例中按照任意合适的方式组合本发明 所描述的特征、优点和特点。相关领域的普通技术人员应该理解的是： 考虑到这里的描述，可以在不包括具体实施例的特定特征或优点的一个 或多个的情况下实现本发明。在其他示例中，可以某些实施例中认识到 在本发明的所有实施例中都不存在的附加特征和优点。
贯穿该说明书对于“一个实施例”、“实施例”或者类似语言的参考 意味着在本发明的至少一个实施例中包括了结合所示实施例描述的具体 特征、结构或特点。因此，贯穿该说明书中的短语“在一个实施例中”、 “在实施例中”和类似语言可以但不必都指的是相同的实施例。
诸如“扁平四方无引线(QFN)”封装、双列扁平无引线(DFN)封 装和小轮廓无引线(SON)封装之类的扁平无引线封装用于将半导体芯片 (即，集成电路(IC)器件)物理和电学地连接至印刷电路板。这些扁 平无引线封装半导体器件使用表面安装技术(例如，SMT)并且无需印刷 电路板中的通孔连接至印刷电路板。例如，这种封装半导体器件的底部 表面处的焊盘焊接至印刷电路板上的相应连接点，以形成与印刷电路板 的物理连接并且形成与封装半导体芯片的电连接。如这里所使用的，封 装半导体器件的“焊盘”指的是在扁平无引线封装的底部表面处暴露的 导电部件的区域。例如，常用于描述封装半导体器件的焊盘的其他术语 包括单子、引线、管脚、连接区(1andings)和连接区焊盘。为了一致 性这里使用术语“焊盘，尽管诸如上述术语之类的其他术语可以用于表 示相同或类似的元件。
随着扁平无引线封装尺寸的减小，重要的是维持焊盘之间的适当空 间，以减小或防止焊盘之间的电学干扰、同时仍然提供足够的焊盘面积 来使能与印刷电路板的可靠物理和电学连接。例如，需要将封装的底部 表面上的暴露焊盘之间的距离最大化、同时维持所需的焊盘表面积。在 实施例中，将从焊盘中心测量的焊盘之间的距离称作“间距”。针对逻辑 器件的一种特别有用的扁平无引线封装包括六个暴露的焊盘，该暴露的 焊盘与封装半导体芯片上的六个导电端子或管脚相对应。图1A和1B示 出了具有六个焊盘的半导体器件100的顶部和底部透视图，已经使用根 据本发明实施例的扁平无引线技术封装了所述半导体器件。在图1A和 1B的实施例中，封装半导体器件是具有约1.0mm x0.8mm x0.35mm(长 度x宽度x高度)尺寸的六焊盘扁平无引线封装半导体器件，所述六焊 盘扁平无引线封装半导体器件包括两个内部三角形焊盘和四个边缘多边 形焊盘。两个内部三角形焊盘和四个边缘多边形焊盘的结构表现出较大 的间距(例如，所述间距超过0.4mm)和约0.2mm的分离距离。因此， 六焊盘扁平无引线封装半导体器件提供的焊盘分离距离宽到足以防止焊 盘之间的短路、同时仍然提供足够的表面积以使能与印刷电路板的可靠 物理连接和电学连接。
图1A是六焊盘扁平无引线封装半导体器件100的顶部透视图，其 示出了具有顶部主表面104和两个侧表面106和108的封装结构102。 如本领域已知的，顶部表面典型地包括诸如产品标记之类的标记，尽管 这里没有示出标记。同样如图1A所示，在扁平无引线封装半导体器件的 侧表面处暴露了焊盘124和/或相应引线框200的部分。
图1B是六焊盘扁平无引线封装半导体器件100的底部透视图，示 出了封装结构102的底部主表面110和两个侧表面106和108。如图1B 所示，在扁平无引线封装半导体器件的底部表面处暴露了两个三角形焊 盘120(例如，等边三角形)和四个多边形(例如，梯形)焊盘124。通 常，如图1B所示设置的两个等边三角形焊盘和四个多边形焊盘的组合提 供了六焊盘结构，所述六焊盘结构对六个焊盘之间的分离距离进行优化 (例如，最大化)。下面参考图2和图3A-3C更加详细地描述焊盘结构的 细节。
图2是图1A和1B的扁平无引线封装半导体器件100的侧视图，示 出了扁平无引线封装半导体器件的高度尺寸和长度尺寸。在图2的实施 例中，高度尺寸是0.35mm，并且长度尺寸是1.0mm。图2还示出了焊盘 120和124可以从由扁平无引线封装半导体器件100的封装结构102的 底部主表面104限定的平面突出。例如，焊盘可以从封装结构的底部主 表面向上突出20微米。在其他实施例中，焊盘不会从封装结构的底部主 表面突出，例如焊盘与封装结构的底部主表面齐平。
图3A示出了扁平无引线封装半导体器件100的底部表面的平面图， 示出了六焊盘结构的实施例，包括标识为焊盘2和5的两个等边三角形 焊盘120以及标识为焊盘1、3、4和6的四个多边形焊盘124。在实施 例中，焊盘2是用于连接至半导体芯片的接地端子的接地焊盘，而焊盘 5是用于连接至半导体芯片的Vcc端子的Vcc焊盘。首先描述扁平无引 线封装半导体器件的基本尺寸，接着描述焊盘的定向。如图3A所示，底 部表面具有约1.0mm x0.8mm(例如，长度x宽度)的矩形边界，两 个等边三角形焊盘具有约0.25mm的边，并且两个不同焊盘的最近两个平 行边彼此分离约0.3mm。在实施例中，焊盘尺寸和分离距离在±0.05mm 的范围内。
现在参考图3A-3C描述焊盘120和124的定向。如图3A所示，两 个等边三角形焊盘120位于延伸通过底部表面110的水平中心线130上。 在图3A的实施例中，等边三角形焊盘定向为使得每一个等边三角形焊盘 的一个顶点位于水平中线上，并且使得与所述顶点(位于水平中线上的 顶点)相对的边与水平中线交叉。此外，两个等边三角形焊盘具有与底 部表面的垂直中线132平行的一条边，其中每一个等边三角形焊盘的平 行边与垂直中线等距。
四个多边形焊盘124位于底部表面110的矩形边界的角部附近。例 如，每一个四个多边形焊盘位于最靠近底部表面的矩形边界的四个角部 的不同角部处。换句话说，认为最靠近特定角部的多边形焊盘是在该特 定角部的附近。如图3A所示，每一个多边形焊盘具有与矩形边界的边缘 邻接的边和与邻接边(称作“内侧”边)相对的边，所述邻接边与每一 个两个等边三角形焊盘120的一边平行。焊盘的各条边的平行结构允许 焊盘之间的最大分离距离，将参考图3B和3C进行描述。
图3B示出了图3A的封装半导体器件100的底部表面，其中从左下 方向右上方延伸的平行线140A-140D指示了焊盘120和124的平行边。 如图3B所示，每一个多边形焊盘3和多边形焊盘6均具有与两个等边三 角形焊盘中的每一个的一条边平行的内侧边。具体地，多边形焊盘3具 有与等边三角形焊盘2的最内侧边平行的内侧边，并且多边形焊盘6具 有与等边三角形焊盘5的最内侧边平行的内侧边。多边形焊盘3的内侧 边还与等边三角形焊盘5的一边以及多边形焊盘6的内侧边平行，并且 多边形焊盘6的内侧边与等边三角形焊盘2的一边以及多边形焊盘3的 内侧边平行。
图3C示出了图3A的封装半导体器件100的底部表面110，从右下 方向左上方延伸的平行线142A-142D指示了焊盘120和124的平行边。 如图3C所示，每一个多边形焊盘1和多边形焊盘4均具有与两个等边三 角形焊盘中每一个的一条边平行的内侧边。具体地，多边形焊盘1具有 与等边三角形焊盘2的最靠近的一边平行的内侧边，并且多边形焊盘4 具有与等边三角形焊盘5的最靠近的一边平行的内侧边。多边形焊盘1 的内侧边也与等边三角形焊盘5的一边以及多边形焊盘4的内侧边平行， 并且多边形焊盘4的内侧边与等边三角形焊盘2的一边以及多边形焊盘 1的内侧边平行。
图1B和图3A-3C所示的焊盘结构示出了在扁平无引线封装半导体 器件100的底部表面110处暴露的焊盘120和124。图4示出了引线框 200的实施例的顶部平面图，所述引线框连接至焊盘，或者形成焊盘的 全部或一部分。将图4中的引线框的部分(200-1至200-6)编号为与图 3A-3C的编号焊盘相对应。例如，引线框的编号部分与相应编号的焊盘 电连接。
如在QFN/SON封装领域中已知的，半导体芯片通过例如粘合剂物理 地附着至引线框，并且半导体芯片的导电焊盘通过例如引线接合与引线 框电连接。图5示出了在已经将半导体芯片202附着至引线框并且已经 将导电引线204连接在半导体芯片的导电焊盘和引线框之间后图4的引 线框200。如本领域已知的，导电引线将半导体芯片的导电焊盘电连接 至引线框，并且引线框电连接至封装半导体器件的相应焊盘。另外，如 本领域已知的，引线框、半导体芯片和引线接合封闭在例如环氧树脂密 封内，环氧树脂密封形成了封装结构102的一部分。
图6示出了扁平无引线封装半导体器件300-1的替代结构，所述扁 平无引线封装半导体器件包括与图1A-3C类似定向的两个等边三角形焊 盘320和四个多边形(例如，梯形)焊盘324。具体地，图6的结构设 置为使得两个三角形焊盘的顶点最靠近矩形边界的最长边缘。
图7示出了扁平无引线封装半导体器件300-2的另一个替代布局， 所述扁平无引线封装半导体器件包括与图1A-3C类似定向的两个等边三 角形焊盘320和四个多边形(例如梯形)焊盘324。图7的结构与图3A 的结构类似，多边形焊盘存在略微不同的结构。
针对逻辑器件的另一个特别有用的扁平无引线封装包括：在底部表 面处与封装半导体芯片上的八个端子或管脚相对应的八个暴露的焊盘。 图8A和8B示出了半导体器件400的顶部和底部透视图，其中已经使用 根据本发明实施例的扁平无引线技术封装了八个焊盘。在图8A和8B的 实施例中，封装半导体器件是具有约1.3mm x0.8mm x0.35mm(长 度x宽度x高度)尺寸的八焊盘扁平无引线封装半导体器件，所述八焊 盘扁平无引线封装半导体器件包括两个内部焊盘和六个边缘焊盘。在图 8A和8B的实施例中，两个内部焊盘(例如，四边形焊盘)暴露于封装 结构的底部表面处并且位于封装结构的底部表面的中线上，六个边缘焊 盘(例如，六个多边形焊盘)暴露于封装结构的底部表面处并且位于矩 形边界的边缘处，其中一个边缘焊盘位于矩形边界的每一个角部附近， 两个边缘焊盘位于两个内部多边形焊盘的边缘处并且位于两个内部多边 形焊盘之间。附加地，每一个内部多边形焊盘的位置近似在六个边缘焊 盘的四个之间的中心，并且配置为使得延伸通过每一个内部多边形焊盘 的至少一个顶点的线与封装结构的矩形边界的边缘平行。
两个内部多边形焊盘和六个外部多边形焊盘的结构呈现较大的间 距(例如约0.4mm)和约0.2mm的分离距离。因此，八焊盘扁平无引线 封装半导体器件提供的焊盘分离距离宽到足以防止焊盘之间的短路、同 时仍然提供足够的表面积以使能与印刷电路板的可靠连接。
图8A是八焊盘扁平无引线封装半导体器件400的顶部透视图，示 出了具有顶部主表面404和两个侧表面406和408的封装结构402。如 在本领域已知的，顶部表面典型地包括诸如产品标记之类的标记，尽管 这里没有示出标记。同样如图8A所示，焊盘424的一部分和/或相应的 引线框500暴露于扁平无引线封装半导体器件的侧表面处。
图8B是八焊盘扁平无引线封装半导体器件400的底部透视图，示 出了封装结构402的底部主表面410和两个侧表面406和408。如图8B 所示，两个内部多边形焊盘420和六个边缘多边形焊盘424暴露于扁平 无引线封装半导体器件的底部表面处。通常，如图8B所示设置的两个内 部多边形焊盘和四个边缘多边形焊盘的组合提供了对八个焊盘之间的分 离距离进行优化的八个焊盘结构。下面参考图9和图10A-10C更加详细 地描述焊盘结构的细节。
图9是图8A和8B的扁平无引线封装半导体器件400的侧视图，示 出了扁平无引线封装半导体器件的高度尺寸和长度尺寸。在图9的实施 例中，高度尺寸是0.35mm，长度尺寸是1.3mm。图9还示出了可以从扁 平无引线封装半导体器件400的封装结构402的底部主表面404限定的 平面突出的焊盘420和424。例如，该焊盘可以从封装结构的底部主表 面向上突出20微米。在其他实施例中，该焊盘不从封装结构的底部主表 面突出，例如所述焊盘与封装结构的底部主表面齐平。
图10A示出了作为八个焊盘结构实施例的扁平无引线封装半导体器 件400的底部表面410的平面图，八个焊盘包括标识为焊盘4和8的两 个内部多边形焊盘420以及标识为焊盘1、2、3、5、6和7的六个边缘 多边形焊盘424。在实施例中，焊盘8是用于连接至接地端子的接地焊 盘，并且焊盘4是用于连接至Vcc端子的Vcc焊盘，尽管其他结构也可 以。首先描述了扁平无引线封装半导体器件的基本尺寸，然后描述焊盘 的定向。如图10A所示，底部表面具有约1.3mm x0.8mm(e.g.，长 度x宽度)的矩形边界，两个内部多边形焊盘是具有约0.2mm侧边的四 边形，并且两个内部四边形焊盘的中心彼此分离约0.5mm。在实施例中， 焊盘的尺寸和分离距离在±0.05mm内。
现在参考图10A-10C描述焊盘420和424的定向。如图10A所示， 两个内部多边形焊盘420位于延伸通过底部表面410的水平中线430上。 在图10A的实施例中，两个内部四边形焊盘定向为使得每一个四边形焊 盘的两个顶点位于水平中线上。此外，两个四边形焊盘的每一个定向为 使得延伸通过相应焊盘的两个顶点的线与底部表面的垂直中线432平 行。
六个边缘多边形焊盘424位于矩形边界的边缘处，其中四个边缘多 边形焊盘的位于矩形边界的角部附近并且称作“角部焊盘”，其他两个边 缘多边形焊盘位于两个内部多边形焊盘420的边缘上，两个内部多边形 焊盘420之间是等距离的，并且被称作“中间边缘焊盘”。如图10A所示， 两个内部四边形焊盘的每一个近似位于四个边缘多边形焊盘之间的中心 位置，四个边缘焊盘中的两个是角部焊盘，四个焊盘中的两个是两个中 间边缘焊盘。此外，每一个内部四边形焊盘具有：第一边，与最靠近第 一边的边缘多边形焊盘的面向边平行；第二边，与最靠近第二边的边缘 多边形焊盘的面向边平行；第三边，与最靠近第三边的边缘多边形焊盘 的面向边平行；以及第四边，与最靠近第四边的边缘多边形焊盘的面向 边平行。例如，内部焊盘1具有：与边缘多边形焊盘2的面向边平行的 第一边、与边缘多边形焊盘3的面向边平行的第二边、与边缘多边形焊 盘7的面向边平行的第三边以及与边缘多边形焊盘8的面向边平行的第 四边。参考图10B和10C描述焊盘各边的平行结构。
图10B示出了图10A的封装半导体器件400的底部表面410，从左 下方向右上方延伸的平行线440A-440H指示焊盘420和424的平行边。 如图10B所示，每一个边缘多边形焊盘2、3、6、7均具有与两个内部多 边形焊盘中每一个的两条边平行的内侧边。
图10C示出了图10A的封装半导体器件400的底部表面410，从右 下方向左上方延伸的平行线442A-442H指示了焊盘420和427的平行边。 如图10C所示，每一个边缘多边形焊盘3、4、7和8均具有与两个内部 多边形焊盘的每一个的两条边平行的内侧边。
如图8B和10A-10C所示的焊盘结构示出了在扁平无引线封装半导 体器件400的底部表面410处暴露的焊盘420和424。尽管在图8A-10c 中没有完全示出，封装半导体器件400还包括将封装半导体芯片(未示 出)与八个焊盘420和424电连接的引线框500。
在如上所述的实施例中，内部多边形焊盘与封装半导体器件的导电 管脚(作为接地、Vcc或输入/输出焊盘)电连接。也就是说，内部多边 形焊盘没有设置为热沉。尽管上述结构包括具有六个和八个暴露焊盘的 封装半导体器件，具有其他个数的暴露焊盘的封装半导体器件也是可以 的。尽管将内部多边形焊盘描述为等边三角形焊盘和四边形焊盘，其他 形状的焊盘也是可以的。例如，并非等边三角形焊盘的三角形焊盘是可 以的。此外，尽管将某些边描述为彼此平行，但是也可以利用类似排列 但是非平行的边。另外，尽管提供了一定尺寸，扁平无引线封装半导体 器件的任一个元件的其他尺寸也是可以的。此外，尽管在一些实施例中 提到了某些尺寸，所述尺寸可以在本领域已知的一定容限内变化。
在实施例中，单片引线框结构用于形成直接连接至半导体芯片的引 线框并且形成焊盘。在实施例中，通过从顶部一侧和底部一侧刻蚀引线 框以在引线框的顶部一侧和底部一侧上产生不同的结构来形成引线框。
在以上描述中，提供了各种实施例的特定细节。然而，可以在缺少 这些特定细节的情况下实现一些实施例。在其他示例中，为了简明起见， 没有更加详细地描述某些方法、程序、部件、结构和/或功能，以实现本 发明的各种实施例。
尽管已经示出和描述了本发明的特定实施例，本发明并非局限于所 示和所述的部分的特定形式或结构。本发明的范围由所附权利要求及其 等价物限定。