半导体器件及其制作方法.pdf

本发明提供一种半导体器件及其制作方法。所述方法包括：a）提供前端器件，所述前端器件上形成有铜层；b）对所述铜层进行刻蚀，以形成暴露所述前端器件的开口和铜互连图案；以及c）在所述开口内形成超低K介电层。根据本发明的方法避免了对超低K介电层进行刻蚀，且不需要采用CMP工艺，减小了对超低K介电层的介电常数K的影响。

权利要求书1.  一种半导体器件的制作方法，其特征在于，所述方法包括：a）提供前端器件，所述前端器件上形成有铜层；b）对所述铜层进行刻蚀，以形成暴露所述前端器件的开口和铜互连图案；以及c）在所述开口内形成超低K介电层。2.  如权利要求1所述的方法，其特征在于，所述前端器件中还包括铜填充的通孔，所述铜填充的通孔与所述铜互连图案电连接，以形成双大马士革结构。3.  如权利要求2所述的方法，其特征在于，具有所述铜填充的通孔的所述前端器件的制作方法包括：提供半导体衬底，所述半导体衬底上具有有源区；在所述半导体衬底上形成介电层；在所述介电层中形成露出所述有源区的通孔；在所述通孔内和所述介电层上沉积铜，以形成所述铜填充的通孔和所述铜层。4.  如权利要求3所述的方法，其特征在于，所述方法在形成所述通孔之前还包括：在所述介电层上还形成帽层。5.  如权利要求3所述的方法，其特征在于，所述介电层是由超低K介电材料形成的。6.  如权利要求1所述的方法，其特征在于，所述方法还包括：d）在所述铜互连图案上方形成上层铜填充的通孔，所述上层铜填充的通孔与所述铜互连图案电连接；以及e）在所述上层铜填充的通孔上形成上层铜互连图案，所述上层铜互连图案与所述上层铜填充的通孔电连接，其中所述上层铜互连图案的制作方法包括：在所述d）步骤形成的器件上形成上层铜层；对所述上层铜层进行刻蚀，以形成所述上层铜互连图案和位于所述上层铜互连图案之间的上层开口；以及在所述上层开口内填充上层超低K介电层。7.  如权利要求1所述的方法，其特征在于，采用氢基气体的等离子 体对所述铜层进行干法刻蚀。8.  如权利要求7所述的方法，其特征在于，所述氢基气体包括氢气。9.  如权利要求8所述的方法，其特征在于，所述氢气的气体流速为40SCCM～60SCCM，和/或刻蚀腔室内的压强为15mTorr～25mTorr。10.  如权利要求1所述的方法，其特征在于，采用卤族元素的等离子体对所述铜层进行干法刻蚀。11.  如权利要求10所述的方法，其特征在于，所述卤族元素的气体流量为100SCCM～2000SCCM，和/或刻蚀腔室的压强为5mTorr-50mTorr。12.  如权利要求1所述的方法，其特征在于，所述超低K介电层是采用旋涂法形成的。13.  一种半导体器件，其特征在于，所述半导体器件为按照如权利要求1-12中任一项所述方法制作形成。

说明书半导体器件及其制作方法
技术领域
本发明涉及半导体制造技术，具体地，涉及一种半导体器件及其制作方法。
背景技术
目前在半导体制造工艺中，随着半导体器件尺寸的不断减小，互连结构变得越来越窄，从而导致了较高的互连电阻。为了连接各个部件，通常使用具有相对高的导电率的金属材料，例如铜进行布线。在利用铜进行金属布线时，超低K介电层一般用来尽量减小金属连线之间可能会发生的不利的相互作用或串扰。超低K介电层的另一个好处是可以有效降低互连的电阻电容（RC）延迟。
现有形成铜互连结构的过程中，首先形成介电层（一般为超低K介电层），进而刻蚀介电层形成沟槽和/或通孔，然后在沟槽和/或通孔中填充铜。该方法需要对超低K介电层进行刻蚀。刻蚀过程中会影响介电层的介电常数K。此外，现有技术中通常需要通过CMP平坦化铜层以及介电层。这不仅会增加工艺流程，也会对介电层的介电常数K造成影响。
因此，有必要提出一种半导体器件及其制作方法，以解决现有技术中存在的问题。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供一种一种半导体器件的制作方法。所述方法包括：a）提供前端器件，所述前端器件上形成有铜层；b）对所述铜层进行刻蚀，以形成暴露所述前端器件的开口和铜互连图案；以及c）在所述开口内形成超低K介电层。
优选地，所述前端器件中还包括铜填充的通孔，所述铜填充的通孔与所述铜互连图案电连接，以形成双大马士革结构。
优选地，具有所述铜填充的通孔的所述前端器件的制作方法包括：提供半导体衬底，所述半导体衬底上具有有源区；在所述半导体衬底上形成 介电层；在所述介电层中形成露出所述有源区的通孔；在所述通孔内和所述介电层上沉积铜，以形成所述铜填充的通孔和所述铜层。
优选地，所述方法在形成所述通孔之前还包括：在所述介电层上还形成帽层。
优选地，所述介电层是由超低K介电材料形成的。
优选地，所述方法还包括：d）在所述铜互连图案上方形成上层铜填充的通孔，所述上层铜填充的通孔与所述铜互连图案电连接；以及e）在所述上层铜填充的通孔上形成上层铜互连图案，所述上层铜互连图案与所述上层铜填充的通孔电连接，其中所述上层铜互连图案的制作方法包括：在所述d）步骤形成的器件上形成上层铜层；对所述上层铜层进行刻蚀，以形成所述上层铜互连图案和位于所述上层铜互连图案之间的上层开口；以及在所述上层开口内填充上层超低K介电层。
优选地，采用氢基气体对所述铜层进行干法刻蚀。
优选地，所述氢基气体包括氢气。
优选地，所述氢气的气体流速为40SCCM～60SCCM，和/或刻蚀腔室内的压强为15mTorr～25mTorr。
优选地，采用卤族元素的等离子体对所述铜层进行干法刻蚀。
优选地，所述卤族元素的气体流量为100SCCM～2000SCCM，和/或刻蚀腔室的压强为5mTorr-50mTorr。
优选地，所述超低K介电层是采用旋涂法形成的。
根据本发明的另一个方面，还提供一种半导体器件。所述半导体器件为按照上述方法制作形成。
根据本发明的半导体器件制作方法在避免了对超低K介电层进行刻蚀，使其免受刻蚀过程中的离子轰击，因此减小了对超低K介电层的介电常数K的影响。此外，在本发明提供的该方法中可以采用旋涂技术在开口内填充超低K介电层，不需要采用CMP工艺，也可以减小对超低K介电层的介电常数K的影响。
在发明内容中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
以下结合附图，详细说明本发明的优点和特征。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施方式及其描述，用来解释本发明的原理。在附图中，
图1为根据本发明一个实施例的半导体器件制作方法的流程图；
图2A-2F为根据图1所示的方法制备半导体器件过程中所获得的半导体器件结构的示意图；
图3为根据本发明另一个实施例的半导体器件制作方法的流程图；
图4A-图4I为根据图3所示的方法制备半导体器件过程中所获得的半导体器件结构的示意图；
图5为根据本发明又一个实施例的半导体器件制作方法的流程图；以及
图6A-图6E为根据图5所示的方法制备半导体器件过程中所获得的半导体器件结构的示意图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其他元件或层时，其可以直接地在其他元件或层上、与之相邻、连接或耦合到其他元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其他元件或层时，则不存在居间的元件或层。在附图中，为了清楚起见，层和区的尺寸以及相对尺寸可能被夸大。并且使用相同的附图标记表示相同的元件。
根据本发明的一个方面，提供一种半导体器件的制作方法。为了整体性地了解本发明，首先结合图1的流程图以及图2A-2F中示出的半导体器件结构示意图对本发明的一个实施例进行整体性地说明。如图1所示，该半导体的制作方法主要包括以下步骤：
步骤S110：提供前端器件，该前端器件上形成有铜层。
如图2A所示，前端器件210上形成有铜层220。该铜层220可以用于 形成后文将要提到的铜互连图案。铜层220可以是采用电化学镀方法等方法形成在前端器件210上的。前端器件210中可以形成包括待与随后形成的铜互连图案进行互连的任何结构，该待互连结构可以是场效应晶体管的栅极、源极和/或漏极、接触孔、通孔、电阻、电容以及存储单元等中的一种或多种。
步骤S120：对铜层进行刻蚀，以形成暴露前端器件的开口和铜互连图案；
如图2B所示，通过在铜层220上形成光刻胶，并套准掩模板对其曝光、显影，形成具有开口图案的光刻胶层250。其中，为了减小曝光过程中光在光刻胶层250的下表面的反射，使曝光的大部分能量都被光刻胶吸收，可以在光刻胶层250与铜层220之间设置抗反射涂层240。另外，为了保证光刻胶层250中的图案能够准确地转移至铜层220上，还可以在铜层220与抗反射涂层240之间设置硬掩膜层230。该硬掩膜层230可以为SiN、SiON、SiC以及氧化物中的一种或多种。硬掩膜层230可以在刻蚀的过程中使得形成的图形更准确，此外还可以在接下来进一步制作上层铜填充的通孔（后文中将要提到的）的过程中作为刻蚀阻挡层。
如图2C所示，以光刻胶层250为掩膜，以将光刻胶层250中的开口图案转移至硬掩膜层230。在此过程中，光刻胶层250可能被消耗。如果抗反射涂层240上还有剩余的光刻胶层250，可选地，可以在该步骤中将其去除。
如图2D所示，以抗反射涂层240和硬掩膜层230为掩膜对铜层220进行刻蚀，以形成铜互连图案260和开口270。在该刻蚀工艺中，抗反射涂层240可能被完全消耗。根据本发明一个优选实施例，可以采用氢基气体对铜层220进行干法刻蚀。优选地，该氢基气体可以包括氢气。作为示例，氢气的气体流速为40SCCM～60SCCM、刻蚀腔室内的压强为15mTorr～25mTorr。该刻蚀工艺中，紫外光子冲击、离子撞击以及氢气与铜层表面的反应都可以对刻蚀速率产生积极的影响。此外，还可以采用卤族元素的等离子体对所述铜层进行干法刻蚀。例如，可以在刻蚀腔室内通入含卤族元素的气体，例如Cl2等，气体流量可以为100SCCM～2000SCCM，刻蚀腔室的压强可以为5mTorr-50mTorr。
如图2E所示，可选地，可以将硬掩膜层230去除。当然，也可以保 留该硬掩膜层230，以作为后续刻蚀工艺的停止层。
步骤S130：在开口内形成超低K介电层。
如图2F所示，在开口270内填充超低K介电层280。超低K介电材料可以减小金属连线之间可能会发生的不利的相互作用或串扰，并有效降低互连的电阻电容（RC）延迟。优选地，该超低K介电层280可以是采用旋涂工艺形成的。通过旋涂的方法形成超低K介电层280，可以使得超低K点阶层280涂覆均匀。
本发明所采用的方法由于是在铜层220中形成开口270，然后在开口270中填充超低K介电层280，因此避免了对超低K介电层280进行刻蚀，使其免受刻蚀过程中的离子轰击，因此减小了对超低K介电层的介电常数K的影响。此外，在本发明提供的该方法中可以采用旋涂技术在开口内填充超低K介电层，不需要采用CMP工艺，也可以减小对超低K介电层的介电常数K的影响。
根据本发明的一个优选实施例，该前端器件中的待互连结构为铜填充的通孔，以与上述工艺中形成的铜互连图案260形成双大马士革结构。下面将结合图3的流程图和图4A-4I所示的半导体器件结构示意图对该优选实施例进行详细描述。
执行步骤S310：提供半导体衬底，该半导体衬底上具有有源区。
如图4A所示，提供半导体衬底410。该半导体衬底410可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）。半导体衬底410上形成有有源区，该有源区内可以形成有场效应晶体管的栅极、源极和/或漏极、电阻、电容和/或存储单元等。该有源区可以通过待互连结构（例如，铜填充的通孔）与上述的铜互连图案相连。
执行步骤S320：在半导体衬底上形成介电层。
如图4B所示，在半导体衬底410上形成介电层430。该介电层430可以通过旋涂的方式形成。优选地，该介电层430可以为低K介电材料所形成，例如氟硅玻璃(FSG)、氧化硅(silicon oxide)、含碳材料(carbon containing material)、孔洞性材料(porous-like material)或相似物。更优选地，该介电层430还可以为超低K介电材料所形成，例如SiOCH。介电层430的介电常数K越小，金属连线之间可能会发生的不利的相互作用或串扰也 越小。此外，超低K介电层还可以有效降低互连的电阻电容（RC）延迟。
优选地，可以在介电层430和半导体衬底410之间形成刻蚀停止层420，以用作对介电层430刻蚀过程中的停止层，以避免在随后刻蚀介电层430的过程中刻蚀气体或刻蚀液体损伤到半导体衬底410上的有源区。
执行步骤S330：在介电层中形成露出半导体衬底上的有源区的通孔。
如图4C所示，通过在介电层430上形成光刻胶，并套准掩模板对其曝光、显影，形成具有通孔图案的光刻胶层460。同样地，为了减小曝光过程中光在光刻胶层460的下表面的反射，使曝光的大部分能量都被光刻胶吸收，优选地，还可以在光刻胶层460与介电层430之间设置底部抗反射涂层450。另外，还可以在介电层430上形成帽层（cap layer）440。帽层440可以为SiN、SiON、SiC以及氧化物中的一种或多种。帽层440不但可以防止介电层430免受后续工艺或外部环境的污染，而且还可以用作后续工艺的掩膜层。此外，还可以防止随后形成的金属层扩散到介电层430中。
如图4D所示，以光刻胶层460为掩膜进行刻蚀，以将光刻胶层460中的通孔图案转移至帽层440。在此过程中，光刻胶层260可能被消耗。当然，也有可能抗反射涂层450上还有剩余的光刻胶层460，可选地，可以在该步骤中将剩余的光刻胶层460去除。
如图4E所示，以抗反射涂层450和帽层440为掩膜对介电层430进行刻蚀，以形成露出半导体衬底410上的有源区的通孔470’。在该刻蚀工艺中，抗反射涂层450可能被完全消耗。
如图4F所示，可选地，可以将帽层440去除。当然，也可以保留该帽层440，以作为防扩散层和后续刻蚀工艺的停止层。
执行步骤S340：在通孔内和介电层上沉积铜，以形成铜填充的通孔和铜层。
如图4G所示，在通孔470’内以及介电层430上沉积铜，以形成铜填充的通孔470和铜层480。其中，铜填充的通孔470和铜层480可以通过电化学镀方法、磁控溅射法、沉积法等方法形成。作为示例，当采用电化学镀方法来沉积铜时，可以在通孔470’底部和侧壁上以及介电层430上利用例如物理气相沉积法形成铜籽晶层，铜层480围绕其生长形成。至此，箭头A-A示出的界限以下的部分为该优选实施例中的前端器件。在该实施例中，该前端器件具体地包括半导体衬底410、刻蚀停止层420（如果设置的情况）、介电层430以及铜填充的通孔470。采用该优选实施例可以采用 一步工艺在通孔内填充铜以形成铜填充的通孔470以及形成经后续工艺刻蚀形成铜互连图案的铜层480，由此减少了工艺步骤。
步骤S350：对铜层进行刻蚀，以形成暴露前端器件的开口和铜互连图案。
如图4H所示，对铜层480进行刻蚀，以形成暴露前端器件（例如暴露介电层430）的开口490和铜互连图案480’。铜互连图案480’与铜填充的通孔470形成了双大马士革结构。对铜层480进行刻蚀的方法可以如上文中所述的采用氢基气体进行刻蚀。这里为了简洁不再赘述。在本发明的优选实施例中，通过将铜填充的通孔470和铜互连图案480’分开制作，可以避免现有的双大马士革工艺中的间隙填充问题。
执行步骤360，在开口内填充超低K介电层。
如图4I所示，在开口内填充超低K介电层490’。该步骤可以参见步骤130，这里为了简洁不再赘述。
随着半导体集成电路技术的不断发展，半导体器件尺寸和互连结构的尺寸不断减小，单位面积上的互连结构数量增多，因此单位面积需要的金属连线增多，金属连线可承受的电流密度减小，因此，金属层的层数也增多。以CMOS晶体管的栅极为例，5μm CMOS的金属布线层仅有一层，2μmCMOS有两层，0.8μm CMOS有三层，而0.13μm CMOS技术则达到7层之多。因此，优选地，上述步骤S310-S360或S110-S130形成的结构上还可以根据需要重复制作上层铜互连图案和上层铜填充的通孔。下面将结合图5所示的流程图以及图6A-图6E所示的半导体器件结构示意图对制作上层铜互连图案和上层铜填充的通孔的实施例进行描述。
在上述实施例的步骤130或步骤360之后，本发明提供的方法还可以包括以下步骤。即在已经形成的铜互连图案260或480’之上形成与其电连接的上层铜填充的通孔和上层铜互连图案。需要说明的是，以下步骤将以根据图4A-4I所示的实施例形成的半导体器件为例说明上层铜互连图案和上层铜填充的通孔的制作过程。
执行步骤S510：在铜互连图案上方形成上层铜填充的通孔，该上层铜填充的通孔与半导体器件上已经形成的铜互连图案电连接。
如图6A所示，图4I所示的半导体器件上继续形成上层介电层610。作为示例，在上层介电层610与填充在开口内的超低K介电层490’为相同材料的情况下，上层介电层610可以与超低K介电层490’在同一个工艺步 骤内形成。
如图6B所示，对上层介电层610进行刻蚀，以形成上层通孔620。
如图6C所示，在上层通孔620沉积金属铜，以形成上层铜填充的通孔630。
并且为了简化步骤，可以在该步骤中使金属铜在上层介电层610上的厚度达到预定厚度，以便直接形成上层铜层640，完成步骤S520。铜互连图案480’与形成在其上方的上层铜填充的通孔630电连接。该上层铜填充的通孔630可以采用步骤S330-S340相同的方法和步骤形成，这里为了简洁，不再赘述。
执行步骤S530：对上层铜层进行刻蚀，以形成上层铜互连图案和位于上层铜互连图案之间的上层开口。
如图6D所示，对上层铜层640进行刻蚀，以形成上层铜互连图案640’和上层铜互连图案640’之间的上层开口650。具体地，对上层铜层640进行刻蚀至暴露上层介电层610。同样可以通过上述的氢基气体对上层铜层640进行刻蚀。
S540：在上层开口内填充上层超低K介电层。
如图6E所示，在上层开口650内填充上层超低K介电层660，以形成具有双层金属布线层的半导体器件结构。其中上层铜填充的通孔630与上层铜互连图案640’形成了双大马士革结构。
当然，金属布线层的层数不限于实施例中所公开的一层和两层，其可以根据实际需要，具有多层布线金属层。
根据本发明的另一个方面，还提供一种半导体器件。该半导体器件按照上述方法制备形成。
综上所述，根据本发明的半导体器件制作方法在避免了对超低K介电层进行刻蚀，使其免受刻蚀过程中的离子轰击，因此减小了对超低K介电层的介电常数K的影响。此外，在本发明提供的该方法中可以采用旋涂技术在开口内填充超低K介电层，不需要采用CMP工艺，也可以减小对超低K介电层的介电常数K的影响。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，他们都将落入本发明公开的构思的精神和范围内。更特别地，在本发明公开、附图、以及所附权利要求的范围内，可以在主题的结合排列的排列方式和/或组成部分方面进行各种修改和改变。 除了组成部分和/或排列方式的修改和改变以外，可替换方式的使用对于本领域技术人员来说也是显而易见的选择。