《隔离型LDMOS器件及其制造方法.pdf》由会员分享，可在线阅读，更多相关《隔离型LDMOS器件及其制造方法.pdf（16页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 (43)申请公布日 (21)申请号 201410652904.2 (22)申请日 2014.11.17 H01L 29/78(2006.01) H01L 29/06(2006.01) H01L 21/336(2006.01) H01L 21/265(2006.01) (71)申请人上海华虹宏力半导体制造有限公司 地址 201203 上海市浦东新区张江高科技园 区祖冲之路1399号 (72)发明人李喆 罗啸 (74)专利代理机构上海浦一知识产权代理有限 公司 31211 代理人郭四华 (54) 发明名称 隔离型LDMOS器件及其制造方法 (57) 摘要 本发明公开了一种隔离型。
2、LDMOS器件，深N阱 分成上下两部分，深N阱将器件的源区、漏区和体 区全部包括，在深N阱的周侧形成有隔离环。通 过上部分的掺杂浓度调节N管的关态击穿电压和 N管或P管的N型区和隔离环之间的寄生PN结的 击穿电压，通过下部分的掺杂浓度调节N管或P管 的寄生PNP晶体管的纵向穿通电压。本发明能增 大器件设计的工艺窗口并有利于N管和P管的集 成和在高压侧开关中的应用；还能省略高压N阱， 从而节省一层光刻、降低工艺成本以及节约器件 外围面积，还能能消除高压N阱和深N阱的交界面 的位置改变对N管的关态击穿电压产生的波动影 响，有利于工业生产控制。本发明还公开了一种隔 离型LDMOS器件的制造方法。 (。
3、51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书3页 说明书9页 附图3页 (10)申请公布号 CN 104465774 A (43)申请公布日 2015.03.25 CN 104465774 A 1/3页 2 1.一种隔离型LDMOS器件，其特征在于，包括： 深N阱，形成于P型衬底中，所述深N阱分为上部分和下部分，所述下部分由深N阱注 入区组成，所述上部分由所述深N阱注入区叠加上P型注入区组成，所述深N阱注入区和所 述P型注入区采用相同的注入窗口，所述P型注入区的结深小于所述深N阱注入区的结深， 所述P型注入区叠加到所述深N阱注入区后使所述上部分为。
4、N型掺杂且掺杂浓度小于所述 下部分的掺杂浓度； 隔离环形成于所述P型衬底中并用于引出衬底电极，所述隔离环围绕在所述深N阱的 周侧，所述隔离环由高压P阱组成、或所述隔离环由低压P阱组成、或所述隔离环由低压P 阱叠加于高压P阱中组成，在所述隔离环表面形成有由P+区组成隔离环引出区； 隔离型LDMOS器件为隔离型LNMOS器件或隔离型PLDMOS器件； 当所述隔离型LDMOS器件为隔离型LNMOS器件时，所述隔离型LNMOS器件的体区形成 于所述深N阱中且由叠加的高压P阱和低压P阱组成，在所述隔离型LNMOS器件的体区中 形成有由N+区组成的源区以及形成有由P+区组成的体区引出区；所述隔离型LNMO。
5、S器件 的漏区包括形成于所述深N阱中的低压N阱和形成于该低压N阱中的N+区，所述隔离型 LNMOS器件的漏区和体区之间的区域为漂移区，所述隔离型LNMOS器件的漏区和漂移区都 位于所述上部分中且通过调节所述上部分的掺杂浓度调节所述隔离型LNMOS器件的关态 击穿电压，所述上部分的掺杂浓度越低所述隔离型LNMOS器件的关态击穿电压越高；所述 隔离型LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压也由所述上部分的掺 杂浓度调节，所述上部分的掺杂浓度越低所述隔离型LNMOS器件的漏区和所述隔离环之间 形成的PN结的击穿电压越高；通过调节所述下部分的掺杂浓度调节所述隔离型LNMOS器件 的体。
6、区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压，所述下部分的掺杂浓 度越高所述隔离型LNMOS器件的体区、所述深N阱和所述P型衬底组成的寄生PNP的纵向 穿通电压越高； 当所述隔离型LDMOS器件为隔离型LPMOS器件时，所述隔离型LPMOS器件的体区形成 于所述深N阱中低压N阱组成，在所述隔离型LPMOS器件的体区中形成有由P+区组成的源 区以及形成有由N+区组成的体区引出区；所述隔离型LPMOS器件的漂移区由形成于所述深 N阱中的高压P阱组成，所述隔离型LPMOS器件的所述高压P阱和所述体区侧面接触，在所 述隔离型LPMOS器件的所述高压P阱中形成有由低压P阱和形成于该低压P阱。
7、中的P+区 组成的漏区；所述隔离型LPMOS器件的体区位于所述上部分中，所述隔离型LPMOS器件的体 区引出区和所述隔离环之间形成的PN结的击穿电压由所述上部分的掺杂浓度调节，所述 上部分的掺杂浓度越低所述隔离型LPMOS器件的体区引出区和所述隔离环之间形成的PN 结的击穿电压越高；通过调节所述下部分的掺杂浓度调节所述隔离型LPMOS器件的漏区、 所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压，所述下部分的掺杂浓度越高 所述隔离型LPMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电 压越高。 2.如权利要求1所述的隔离型LDMOS器件，其特征在于：当所述隔离型LD。
8、MOS器件为 隔离型LNMOS器件时，所述隔离型LNMOS器件的关态击穿电压为所述隔离型LNMOS器件的 漏区的操作电压的1.2倍以上，所述隔离型LNMOS器件的漏区和所述隔离环之间形成的PN 结的击穿电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上，所述隔离型LNMOS 权 利 要 求 书CN 104465774 A 2/3页 3 器件的体区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压为所述隔离型 LNMOS器件的漏区的操作电压的1.2倍以上； 当所述隔离型LDMOS器件为隔离型LPMOS器件时，所述隔离型LPMOS器件的体区引出 区和所述隔离环之间形成的PN结的击穿。
9、电压为所述隔离型LPMOS器件的源区的操作电压 的1.2倍以上，所述隔离型LPMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生PNP 的纵向穿通电压为所述隔离型LPMOS器件的源区的操作电压的1.2倍以上。 3.如权利要求1或2所述的隔离型LDMOS器件，其特征在于：所述深N阱的结深为 7m8.5m，所述上部分的平均体浓度为5E14cm -3 7E14cm -3 ，下部分浓的平均体浓度 为1E15cm -3 2.5E15cm -3 。 4.如权利要求3所述的隔离型LDMOS器件，其特征在于：所述深N阱注入区的注入能 量为1800KeV2200KeV，注入剂量为7E12cm -2 9E12c。
10、m -2 ；所述P型注入区的注入能量为 200KeV300KeV，注入剂量为8E11cm -2 9.5E11cm -2 。 5.如权利要求1所述的隔离型LDMOS器件，其特征在于：当所述隔离型LDMOS器件为 隔离型LNMOS器件时，在所述体区表面上形成有由栅介质层和多晶硅栅组成的栅极，在所 述体区和所述漏区之间形成有一场氧化层，该场氧化层的一侧和所述漏区自对准、所述场 氧化层的另一侧和所述体区相隔一定距离，所述多晶硅栅的一侧和所述源区自对准，所述 多晶硅栅的另一侧部分延伸到所述场氧化层表面，被所述多晶硅栅所覆盖的所述体区表面 用于形成沟道； 当所述隔离型LDMOS器件为隔离型LPMOS器件时。
11、，在所述体区表面上形成有由栅介质 层和多晶硅栅组成的栅极，在所述体区和所述漏区之间形成有一场氧化层，该场氧化层的 一侧和所述漏区自对准、所述场氧化层的另一侧和所述体区相隔一定距离，所述多晶硅栅 的一侧和所述源区自对准，所述多晶硅栅的另一侧部分延伸到所述场氧化层表面，被所述 多晶硅栅所覆盖的所述体区表面用于形成沟道。 6.如权利要求1所述的隔离型LDMOS器件的制造方法，其特征在于，采用如下步骤形成 所述深N阱： 步骤一、采用光刻工艺打开所述深N阱的形成区域； 步骤二、在光刻打开的所述深N阱的形成区域进行深N阱注入形成所述深N阱注入区； 步骤三、在光刻打开的所述深N阱的形成区域进行P型注入形成所。
12、述P型注入区； 步骤四、采用炉管工艺对所述深N阱注入区和所述P型注入区进行退火推阱。 7.如权利要求6所述的方法，其特征在于：当所述隔离型LDMOS器件为隔离型LNMOS器 件时，所述隔离型LNMOS器件的关态击穿电压为所述隔离型LNMOS器件的漏区的操作电压 的1.2倍以上，所述隔离型LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压为 所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上，所述隔离型LNMOS器件的体区、所 述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压为所述隔离型LNMOS器件的漏区 的操作电压的1.2倍以上； 当所述隔离型LDMOS器件为隔离型LPMOS。
13、器件时，所述隔离型LPMOS器件的体区引出 区和所述隔离环之间形成的PN结的击穿电压为所述隔离型LPMOS器件的源区的操作电压 的1.2倍以上，所述隔离型LPMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生PNP 的纵向穿通电压为所述隔离型LPMOS器件的源区的操作电压的1.2倍以上。 权 利 要 求 书CN 104465774 A 3/3页 4 8.如权利要求6或7所述的方法，其特征在于：所述深N阱的结深为7m8.5m， 所述上部分的平均体浓度为5E14cm -3 7E14cm -3 ，下部分浓的平均体浓度为1E15cm -3 2.5E15cm -3 。 9.如权利要求8所述的方法，其特。
14、征在于：所述深N阱注入区的注入能量为1800KeV 2200KeV，注入剂量为7E12cm -2 9E12cm -2 ；所述P型注入区的注入能量为200KeV 300KeV，注入剂量为8E11cm -2 9.5E11cm -2 ；步骤四所述退火推阱的温度为1180摄氏度 1200摄氏度，时间为400分钟500分钟。 10.如权利要求8所述的方法，其特征在于：所述深N阱的形成区域的横向尺寸为 30m40m。 权 利 要 求 书CN 104465774 A 1/9页 5 隔离型 LDMOS 器件及其制造方法 技术领域 0001 本发明涉及半导体集成电路制造领域，特别是涉及一种隔离型LDMOS器件；。
15、本发 明还涉及一种隔离型LDMOS器件的制造方法。 背景技术 0002 现有技术中，隔离型LDMOS器件分为N型器件即隔离型NLDMOS器件和P型器件即 隔离型LDPMOS器件；有时，隔离型NLDMOS器件和隔离型PLDMOS器件集成在同一衬底上进 行制备。 0003 如图1所示，是现有隔离型NLDMOS器件的结构图；在P型衬底17中形成有深N阱 10。在深N阱10中形成有由高压P阱9和低压P阱7组成的体区，在体区中形成有体区引 出区5和源区3；在P型衬底17表面形成有多个场氧化层11，场氧化层11用于实现各有源 区之间的隔离，场氧化层11为浅沟槽隔离场氧(STI)或局部场氧(LOCOS)。栅。
16、极由叠加于 体区表面的栅介质层如栅氧2和多晶硅栅1组成。在深N阱10的外侧形成有和其横向接 触的高压N阱8，在高压N阱8中形成有由低压N阱6和N+区4组成的漏区；在漏区和体 区之间包括由一个场氧化层11，场氧化层11的一侧和漏区接触，另一侧和体区相隔一定距 离；多晶硅栅1的一侧和源区3自对准，另一侧延伸到漏区侧的场氧化层11的表面上。被 多晶硅栅1所覆盖的体区即低压P阱7的表面用于形成沟道，在体区和漏区即低压P阱6 之间的深N阱10和高压N阱8组成器件的漂移区。在漏区外侧的P型衬底17中形成有由 高压P阱9和低压P阱7叠加形成的隔离环，在隔离环的表面形成有有P+区12组成的衬 底引出区，该衬底。
17、引出区用于引出衬底电极。 0004 如图2所示，是现有隔离型PLDMOS器件的结构图；现有隔离型PLDMOS和NLDMOS 能集成在一起形成，所以两个器件的很多区域都能同时形成，如深N阱10，高压P阱9，低压 P阱7，高压N阱8，低压N阱6，以及各N+区和P+区，但是两个器件各区域的形成位置和功 能结构会有变化。在现有隔离型PLDMOS中，体区由形成于深N阱10中的低压N阱6组成； 体区的低压N阱6还延伸到深N阱10外侧的高压N阱8中，由形成于低压N阱6表面的P+ 区13组成源区，由形成于低压N阱6表面的N+区15组成体区引出区；在形成于深N阱10 中的高压P阱9和体区侧面接触并组成器件的漂移。
18、区，由形成于漂移区中的低压P阱7和 P+区14组成漏区。现有隔离型PLDMOS的隔离环结构和NLDMOS的相同。栅极也是由叠加 于体区表面的栅介质层如栅氧2和多晶硅栅1组成。 0005 现有技术中，隔离型NLDMOS器件和隔离型PLDMOS器件集成在一起制备，这时两个 器件的深N阱10需要采用相同的工艺形成。在隔离型NLDMOS器件中，漂移区的靠近体区 的部分由深N阱10、漂移区的另一部分由高压N阱8组成，故深N阱10的掺杂浓度要满足 隔离型NLDMOS器件的关态击穿电压的需要，当深N阱10的掺杂浓度增加时，显然漂移区靠 近体区一侧的浓度会增加，这会降低器件的关态击穿电压。在隔离型PLDMOS。
19、器件中，深N 阱10的主要作用是将P型衬底10和P型的漂移区即高压P阱9和漏区即低压P阱7和P+ 区14隔开，即由漂移区和漏区、深N阱10和P型衬底10之间组成一个寄生的PNP晶体管， 说 明 书CN 104465774 A 2/9页 6 当深N阱10的浓度增加时，寄生PNP晶体管的穿通电压较大，这时P型衬底10和顶部的漂 移区和漏区容易隔离开；而当深N阱10的浓度降低时，寄生PNP晶体管的穿通电压变小，这 时P型衬底10和顶部的漂移区和漏区容易穿通。由上可知，深N阱10的掺杂浓度在隔离 型NLDMOS器件和隔离型PLDMOS器件中分别具有不同的要求，在隔离型NLDMOS器件中，深N 阱10要。
20、求具有较低的掺杂，以满足器件的较高的关态击穿电压的要求；而在隔离型PLDMOS 器件中，深N阱10要求具有较高的掺杂，以满足器件的寄生PNP晶体管具有较高的穿通电 压的要求；一般，隔离型NLDMOS器件的关态击穿电压要求设置在漏极的操作电压的1.2倍 以上，隔离型PLDMOS器件的寄生PNP晶体管具有较高的穿通电压也要求设置在源极的操作 电压的1.2倍以上。 0006 在具体应用中，隔离型NLDMOS器件即能应用在高压侧也能应用在低压侧，如 图3所示，是现有隔离型NLDMOS器件在高压侧开关(High-side switch)和低压侧开关 (Low-side switch)的应用原理图；如隔离。
21、型NLDMOS器件101a的漏极通过负载102a连接 到电源电压VDD、源极接地，栅极连接控制信号，隔离型NLDMOS器件101a为低压侧开关应 用。隔离型NLDMOS器件101b为高压侧开关应用，此时，隔离型NLDMOS器件101b的漏极接 电源电压VDD，源极通过负载102b接地；由于源极通过负载102b接地，这时源区和体区位 于高电位一侧，而P型衬底17接地，这样深N阱10需要实现体区和底部的P型衬底17的 隔离，即保证P型的体区、深N阱10和P型衬底17组成的寄生PNP不穿通。对于隔离型 PLDMOS器件，一般应用于高压侧，深N阱10的主要作用是将P型衬底10和顶部的漂移区和 漏区隔开。
22、，即使其寄生的PNP晶体管不穿通。 0007 现有技术中，由于深N阱10的掺杂要求要同时满足隔离型NLDMOS器件的关态击 穿电压的要求以及高压侧应用时寄生PNP晶体管的穿通电压的要求，以及和隔离型PLDMOS 器件集成时隔离型PLDMOS器件的寄生PNP晶体管的穿通电压的要求，故深N阱10的工艺 窗口很小。也即只有很小的一个掺杂浓度范围的深N阱10满足工艺要求。在现有技术中 还通过形成高压N阱8来提高器件的性能： 0008 在图1所示的现有隔离型NLDMOS器件中，高压N阱8的作用有两点：一是提高器 件关态击穿电压到1.2倍的漏极即漏区电极的操作电压以上，二是提高P型的隔离环和漏 极的N型区。
23、即低压N阱6和N+区4之间的寄生PN结的反向击穿电压到1.2倍的漏极的操 作电压以上，从而保证深N阱10与高压N阱8组成的隔离阱能够和P型衬底17实现电学 隔离。 0009 在图2所示的现有隔离型PLDMOS器件中，高压N阱8的作用为：提高P型的隔离 环和体区的P型区即低压N阱6和N+区15之间的寄生PN结的反向击穿电压到1.2倍的 漏极的操作电压以上，从而保证深N阱10与高压N阱8组成的隔离阱能够和P型衬底17 实现电学隔离。 0010 增加高压N阱8虽然能够带来提高隔离型NLDMOS器件的关态击穿电压和提高隔 离型NLDMOS器件和PLDMOS器件的深N阱10和P型衬底17之间的隔离的作用。
24、，但是这也 带来了以下三处劣势： 0011 第一、增加高压N阱8会多一层光刻，增加了工艺成本。 0012 第二、为了提高深N阱10与高压N阱8组成的隔离阱和P型衬底17之间的耐压 达到器件漏极工作电压的1.2倍以上，需要把高压N阱8打开的区域尺寸拉大，这样就增加 说 明 书CN 104465774 A 3/9页 7 了器件外围尺寸。 0013 第二、图1中深N阱10与高压N阱8在多晶硅栅1的下方交界处的位置对N管即 隔离型NLDMOS器件关态击穿电压比较敏感，当光刻、掺杂注入、炉管等工艺有较小波动时， 深N阱10以及高压N阱8在多晶硅栅1下方交界处的位置也会发生较小的变化，而N管关 态击穿电压。
25、会有比较大的波动，这对于工业生产控制不利。 发明内容 0014 本发明所要解决的技术问题是提供一种隔离型LDMOS器件，能同时对器件的关态 击穿电压和纵向穿通电压进行调节并分别实现两个击穿电压的提高，能减少工艺成本、节 约器件外围面积，能提高N管器件的关态击穿电压稳定性并有利于工业生产控制。为此，本 发明还提供一种隔离型LDMOS器件的制造方法。 0015 为解决上述技术问题，本发明提供的隔离型LDMOS器件包括： 0016 深N阱，形成于P型衬底中，所述深N阱分为上部分和下部分，所述下部分由深N 阱注入区组成，所述上部分由所述深N阱注入区叠加上P型注入区组成，所述深N阱注入区 和所述P型注入。
26、区采用相同的注入窗口，所述P型注入区的结深小于所述深N阱注入区的 结深，所述P型注入区叠加到所述深N阱注入区后使所述上部分为N型掺杂且掺杂浓度小 于所述下部分的掺杂浓度。 0017 隔离环形成于所述P型衬底中并用于引出衬底电极，所述隔离环围绕在所述深N 阱的周侧，所述隔离环由高压P阱组成、或所述隔离环由低压P阱组成、或所述隔离环由低 压P阱叠加于高压P阱中组成，在所述隔离环表面形成有由P+区组成隔离环引出区。 0018 隔离型LDMOS器件为隔离型LNMOS器件或隔离型PLDMOS器件。 0019 当所述隔离型LDMOS器件为隔离型LNMOS器件时，所述隔离型LNMOS器件的体区 形成于所述深。
27、N阱中且由叠加的高压P阱和低压P阱组成，在所述隔离型LNMOS器件的体 区中形成有由N+区组成的源区以及形成有由P+区组成的体区引出区；所述隔离型LNMOS 器件的漏区包括形成于所述深N阱中的低压N阱和形成于该低压N阱中的N+区，所述隔离 型LNMOS器件的漏区和体区之间的区域为漂移区，所述隔离型LNMOS器件的漏区和漂移区 都位于所述上部分中且通过调节所述上部分的掺杂浓度调节所述隔离型LNMOS器件的关 态击穿电压，所述上部分的掺杂浓度越低所述隔离型LNMOS器件的关态击穿电压越高；所 述隔离型LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压也由所述上部分的 掺杂浓度调节，所述上部。
28、分的掺杂浓度越低所述隔离型LNMOS器件的漏区和所述隔离环之 间形成的PN结的击穿电压越高；通过调节所述下部分的掺杂浓度调节所述隔离型LNMOS器 件的体区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿通电压，所述下部分的掺杂 浓度越高所述隔离型LNMOS器件的体区、所述深N阱和所述P型衬底组成的寄生PNP的纵 向穿通电压越高。 0020 当所述隔离型LDMOS器件为隔离型LPMOS器件时，所述隔离型LPMOS器件的体区 形成于所述深N阱中低压N阱组成，在所述隔离型LPMOS器件的体区中形成有由P+区组成 的源区以及形成有由N+区组成的体区引出区；所述隔离型LPMOS器件的漂移区由形成于 。
29、所述深N阱中的高压P阱组成，所述隔离型LPMOS器件的所述高压P阱和所述体区侧面接 触，在所述隔离型LPMOS器件的所述高压P阱中形成有由低压P阱和形成于该低压P阱中 说 明 书CN 104465774 A 4/9页 8 的P+区组成的漏区；所述隔离型LPMOS器件的体区位于所述上部分中，所述隔离型LPMOS 器件的体区引出区和所述隔离环之间形成的PN结的击穿电压由所述上部分的掺杂浓度调 节，所述上部分的掺杂浓度越低所述隔离型LPMOS器件的体区引出区和所述隔离环之间形 成的PN结的击穿电压越高；通过调节所述下部分的掺杂浓度调节所述隔离型LPMOS器件的 漏区、所述深N阱和所述P型衬底组成的寄。
30、生PNP的纵向穿通电压，所述下部分的掺杂浓度 越高所述隔离型LPMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生PNP的纵向穿 通电压越高。 0021 进一步的改进是，当所述隔离型LDMOS器件为隔离型LNMOS器件时，所述隔离型 LNMOS器件的关态击穿电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上，所述 隔离型LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压为所述隔离型LNMOS 器件的漏区的操作电压的1.2倍以上，所述隔离型LNMOS器件的体区、所述深N阱和所述P 型衬底组成的寄生PNP的纵向穿通电压为所述隔离型LNMOS器件的漏区的操作电压的1.2 倍以上。。
31、 0022 当所述隔离型LDMOS器件为隔离型LPMOS器件时，所述隔离型LPMOS器件的体区 引出区和所述隔离环之间形成的PN结的击穿电压为所述隔离型LPMOS器件的源区的操作 电压的1.2倍以上，所述隔离型LPMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生 PNP的纵向穿通电压为所述隔离型LPMOS器件的源区的操作电压的1.2倍以上。 0023 进一步的改进是，所述深N阱的结深为7m8.5m，所述上部分的平均体浓度 为5E14cm -3 7E14cm -3 ，下部分浓的平均体浓度为1E15cm -3 2.5E15cm -3 。 0024 进一步的改进是，所述深N阱注入区的注入能量为1。
32、800KeV2200KeV，注入剂 量为7E12cm -2 9E12cm -2 ；所述P型注入区的注入能量为200KeV300KeV，注入剂量为 8E11cm -2 9.5E11cm -2 。 0025 进一步的改进是，当所述隔离型LDMOS器件为隔离型LNMOS器件时，在所述体区表 面上形成有由栅介质层和多晶硅栅组成的栅极，在所述体区和所述漏区之间形成有一场氧 化层，该场氧化层的一侧和所述漏区自对准、所述场氧化层的另一侧和所述体区相隔一定 距离，所述多晶硅栅的一侧和所述源区自对准，所述多晶硅栅的另一侧部分延伸到所述场 氧化层表面，被所述多晶硅栅所覆盖的所述体区表面用于形成沟道。 0026 当。
33、所述隔离型LDMOS器件为隔离型LPMOS器件时，在所述体区表面上形成有由栅 介质层和多晶硅栅组成的栅极，在所述体区和所述漏区之间形成有一场氧化层，该场氧化 层的一侧和所述漏区自对准、所述场氧化层的另一侧和所述体区相隔一定距离，所述多晶 硅栅的一侧和所述源区自对准，所述多晶硅栅的另一侧部分延伸到所述场氧化层表面，被 所述多晶硅栅所覆盖的所述体区表面用于形成沟道。 0027 为解决上述技术问题，本发明提供的隔离型LDMOS器件的制造方法采用如下步骤 形成所述深N阱： 0028 步骤一、采用光刻工艺打开所述深N阱的形成区域。 0029 步骤二、在光刻打开的所述深N阱的形成区域进行深N阱注入形成所述。
34、深N阱注 入区。 0030 步骤三、在光刻打开的所述深N阱的形成区域进行P型注入形成所述P型注入区。 0031 步骤四、采用炉管工艺对所述深N阱注入区和所述P型注入区进行退火推阱。 说 明 书CN 104465774 A 5/9页 9 0032 进一步的改进是，当所述隔离型LDMOS器件为隔离型LNMOS器件时，所述隔离型 LNMOS器件的关态击穿电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上，所述 隔离型LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压为所述隔离型LNMOS 器件的漏区的操作电压的1.2倍以上，所述隔离型LNMOS器件的体区、所述深N阱和所述P 型衬底。
35、组成的寄生PNP的纵向穿通电压为所述隔离型LNMOS器件的漏区的操作电压的1.2 倍以上。 0033 当所述隔离型LDMOS器件为隔离型LPMOS器件时，所述隔离型LPMOS器件的体区 引出区和所述隔离环之间形成的PN结的击穿电压为所述隔离型LPMOS器件的源区的操作 电压的1.2倍以上，所述隔离型LPMOS器件的漏区、所述深N阱和所述P型衬底组成的寄生 PNP的纵向穿通电压为所述隔离型LPMOS器件的源区的操作电压的1.2倍以上。 0034 进一步的改进是，所述深N阱的结深为7m8.5m，所述上部分的平均体浓度 为5E14cm -3 7E14cm -3 ，下部分浓的平均体浓度为1E15cm 。
36、-3 2.5E15cm -3 。 0035 进一步的改进是，所述深N阱注入区的注入能量为1800KeV2200KeV，注入剂 量为7E12cm -2 9E12cm -2 ；所述P型注入区的注入能量为200KeV300KeV，注入剂量为 8E11cm -2 9.5E11cm -2 ；步骤四所述退火推阱的温度为1180摄氏度1200摄氏度，时间为 400分钟500分钟。 0036 进一步的改进是，所述深N阱的形成区域的横向尺寸为30m40m。 0037 本发明中通过在深N阱的顶部注入P型注入区，P型注入区会对深N阱的顶部的N 型杂质部分反型抵消，从而能降低深N阱的顶部的N型掺杂浓度并实现掺杂浓度不。
37、同的上 部分和下部分，上部分和下部分的不同掺杂浓度所能带来的有益效果为： 0038 利用上部分较低的掺杂浓度能够调节并提高隔离型NLDMOS器件即N管的关态击 穿电压、漏区和隔离环之间形成的PN结的击穿电压以及隔离型LPMOS器件即P管的体区引 出区和隔离环之间形成的PN结的击穿电压；而利用下部分较高的掺杂浓度能够调节并提 高N管和P管中的寄生PNP管的穿通电压，这样能够实现N管的关态击穿电压和N管和P 管的寄生PNP管的穿通电压的分开调节，消除了现有技术中N管的关态击穿电压和N管和P 管的寄生PNP管的穿通电压的调节时对深N阱的掺杂浓度要求正好相反的矛盾，从而能增 大器件设计的工艺窗口，有利。
38、于N管和P管的集成和在高压侧开关中的应用。 0039 由于通过上部分的掺杂浓度的调节就能调节N管的关态击穿电压和隔离环和对 应的N管或P管的N型区域之间的寄生PN结的击穿电压，故本发明能够省略现有技术中所 采用用于调节N管的关态击穿电压和隔离环和对应的N管或P管的N型区域之间的寄生PN 结的击穿电压的高压N阱，高压N阱的省略能节省一层光刻，从而能减小工艺成本。另外， 高压N阱的省略还能减少器件外围尺寸，从而能提高集成度。节省高压N阱之后，深N阱的 上部分会直接将漏区包围，故N管的漏区和体区之间的漂移区全部由深N阱的上部分组成， 消除了现有技术中采用高压N阱时高压N阱和深N阱的交界面的存在，从而。
39、能消除高压N 阱和深N阱的交界面的位置改变对N管的关态击穿电压产生的波动影响，有利于工业生产 控制。 附图说明 0040 下面结合附图和具体实施方式对本发明作进一步详细的说明： 说 明 书CN 104465774 A 6/9页 10 0041 图1是现有隔离型NLDMOS器件的结构图； 0042 图2是现有隔离型PLDMOS器件的结构图； 0043 图3是现有隔离型NLDMOS器件在高压侧开关和低压侧开关的应用原理图； 0044 图4是本发明实施例隔离型NLDMOS器件的结构图； 0045 图5是本发明实施例隔离型PLDMOS器件的结构图。 具体实施方式 0046 如图4所示，是本发明实施例隔。
40、离型NLDMOS器件的结构图；如图5所示，是本发明 实施例隔离型PLDMOS器件的结构图。本发明实施例隔离型LDMOS器件包括： 0047 深N阱18，形成于P型衬底如硅衬底17中，在P型衬底17表面形成有多个场氧 化层11，场氧化层11用于实现各有源区之间的隔离，场氧化层11为浅沟槽隔离场氧(STI) 或局部场氧(LOCOS)。 0048 所述深N阱18分为上部分和下部分，所述下部分由深N阱注入区组成，所述上部 分由所述深N阱注入区叠加上P型注入区组成，所述深N阱注入区和所述P型注入区采用相 同的注入窗口，所述P型注入区的结深小于所述深N阱注入区的结深，所述P型注入区叠加 到所述深N阱注入区。
41、后使所述上部分为N型掺杂且掺杂浓度小于所述下部分的掺杂浓度， 即所述P型注入区会对所述深N阱18进行部分反型。 0049 隔离环形成于所述P型衬底17中并用于引出衬底电极，所述隔离环围绕在所述深 N阱18的周侧，所述隔离环由高压P阱9组成、或所述隔离环由低压P阱7组成、或所述隔 离环由低压P阱7叠加于高压P阱9中组成，在所述隔离环表面形成有由P+区12组成隔 离环引出区。 0050 隔离型LDMOS器件为隔离型LNMOS器件或隔离型PLDMOS器件。 0051 如图4所示，当所述隔离型LDMOS器件为隔离型LNMOS器件时，所述隔离型LNMOS 器件的体区形成于所述深N阱18中且由叠加的高压P。
42、阱9和低压P阱7组成，在所述隔离 型LNMOS器件的体区中形成有由N+区3组成的源区以及形成有由P+区5组成的体区引 出区；所述隔离型LNMOS器件的漏区包括形成于所述深N阱18中的低压N阱6和形成于 该低压N阱6中的N+区4，所述隔离型LNMOS器件的漏区和体区之间的区域为漂移区，所 述隔离型LNMOS器件的漏区和漂移区都位于所述上部分中且通过调节所述上部分的掺杂 浓度调节所述隔离型LNMOS器件的关态击穿电压，所述上部分的掺杂浓度越低所述隔离型 LNMOS器件的关态击穿电压越高；所述隔离型LNMOS器件的漏区和所述隔离环之间形成的 PN结的击穿电压也由所述上部分的掺杂浓度调节，所述上部分的。
43、掺杂浓度越低所述隔离型 LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压越高；通过调节所述下部分的 掺杂浓度调节所述隔离型LNMOS器件的体区、所述深N阱18和所述P型衬底17组成的寄 生PNP的纵向穿通电压，所述下部分的掺杂浓度越高所述隔离型LNMOS器件的体区、所述深 N阱18和所述P型衬底17组成的寄生PNP的纵向穿通电压越高。 0052 较佳为，当所述隔离型LDMOS器件为隔离型LNMOS器件时，所述隔离型LNMOS器 件的关态击穿电压为所述隔离型LNMOS器件的漏区的操作电压的1.2倍以上，所述隔离型 LNMOS器件的漏区和所述隔离环之间形成的PN结的击穿电压为所述隔离型L。
44、NMOS器件的漏 区的操作电压的1.2倍以上，所述隔离型LNMOS器件的体区、所述深N阱18和所述P型衬 说 明 书CN 104465774 A 10 7/9页 11 底17组成的寄生PNP的纵向穿通电压为所述隔离型LNMOS器件的漏区的操作电压的1.2 倍以上。 0053 在所述体区表面上形成有由栅介质层如栅氧2和多晶硅栅1组成的栅极，在所述 体区和所述漏区之间形成有一场氧化层11，该场氧化层11的一侧和所述漏区自对准、所述 场氧化层11的另一侧和所述体区相隔一定距离，所述多晶硅栅1的一侧和所述源区自对 准，所述多晶硅栅1的另一侧部分延伸到所述场氧化层11表面，被所述多晶硅栅1所覆盖 的所述。
45、体区表面用于形成沟道。 0054 体区引出区5和源区3的顶部分别形成于金属接触并通过正面金属层引出源极和 体区电极，源极和体区引出电极连接在一起。在漏区的N+区4的顶部分别形成于金属接触 并通过正面金属层引出漏极。在隔离环引出区的P+区12的顶部形成金属接触并通过正面 金属层引出衬底电极。 0055 如图5所示，当所述隔离型LDMOS器件为隔离型LPMOS器件时，所述隔离型LPMOS 器件的体区形成于所述深N阱18中低压N阱6组成，在所述隔离型LPMOS器件的体区中形 成有由P+区13组成的源区以及形成有由N+区15组成的体区引出区；所述隔离型LPMOS 器件的漂移区由形成于所述深N阱18中的。
46、高压P阱9组成，所述隔离型LPMOS器件的所述 高压P阱9和所述体区侧面接触，在所述隔离型LPMOS器件的所述高压P阱9中形成有由 低压P阱7和形成于该低压P阱7中的P+区组成的漏区；所述隔离型LPMOS器件的体区 位于所述上部分中，所述隔离型LPMOS器件的体区引出区和所述隔离环之间形成的PN结的 击穿电压由所述上部分的掺杂浓度调节，所述上部分的掺杂浓度越低所述隔离型LPMOS器 件的体区引出区和所述隔离环之间形成的PN结的击穿电压越高；通过调节所述下部分的 掺杂浓度调节所述隔离型LPMOS器件的漏区、所述深N阱18和所述P型衬底17组成的寄 生PNP的纵向穿通电压，所述下部分的掺杂浓度越高。
47、所述隔离型LPMOS器件的漏区、所述深 N阱18和所述P型衬底17组成的寄生PNP的纵向穿通电压越高。较佳为，当所述隔离型 LDMOS器件为隔离型LPMOS器件时，所述隔离型LPMOS器件的体区引出区和所述隔离环之间 形成的PN结的击穿电压为所述隔离型LPMOS器件的源区的操作电压的1.2倍以上，所述隔 离型LPMOS器件的漏区、所述深N阱18和所述P型衬底17组成的寄生PNP的纵向穿通电 压为所述隔离型LPMOS器件的源区的操作电压的1.2倍以上。 0056 当所述隔离型LDMOS器件为隔离型LPMOS器件时，在所述体区表面上形成有由栅 介质层2和多晶硅栅1组成的栅极，在所述体区和所述漏区之。
48、间形成有一场氧化层11，该场 氧化层11的一侧和所述漏区自对准、所述场氧化层11的另一侧和所述体区相隔一定距离， 所述多晶硅栅1的一侧和所述源区自对准，所述多晶硅栅1的另一侧部分延伸到所述场氧 化层11表面，被所述多晶硅栅1所覆盖的所述体区表面用于形成沟道。 0057 当所述隔离型LDMOS器件为隔离型LPMOS器件时，体区引出区15和源区13的顶 部分别形成于金属接触并通过正面金属层引出源极和体区电极，源极和体区引出电极连接 在一起。在漏区的N+区14的顶部分别形成于金属接触并通过正面金属层引出漏极。在隔 离环引出区的P+区16的顶部形成金属接触并通过正面金属层引出衬底电极。 0058 较佳。
49、为，所述深N阱18的结深为7m8.5m，所述上部分的平均体浓度为 5E14cm -3 7E14cm -3 ，下部分浓的平均体浓度为1E15cm -3 2.5E15cm -3 。所述深N阱18的 形成区域的横向尺寸为30m40m。所述深N阱18的所述深N阱注入区的注入能量 说 明 书CN 104465774 A 11 8/9页 12 为1800KeV2200KeV，注入剂量为7E12cm -2 9E12cm -2 ；所述P型注入区的注入能量为 200KeV300KeV，注入杂质为硼，注入剂量为8E11cm -2 9.5E11cm -2 。 0059 由图4和图5可以看出，所述深N阱18将器件的源区、漏区和体区都包围起来了， 没有再采用如图1和2所示的高压N阱8，直接通过深N阱18的上部分的掺杂浓度的调节 就能实现N管的关态击穿电压、以及N管和P管的隔离环的P型区和对应的深N阱18中的 漏区或体区的N型区形成的寄生PN结的击。