《一种基于宏设计集成电路版图的方法.pdf》由会员分享，可在线阅读，更多相关《一种基于宏设计集成电路版图的方法.pdf（13页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102841953 A (43)申请公布日 2012.12.26 C N 1 0 2 8 4 1 9 5 3 A *CN102841953A* (21)申请号 201110171227.9 (22)申请日 2011.06.23 G06F 17/50(2006.01) (71)申请人中国科学院微电子研究所 地址 100029 北京市朝阳区北土城西路3号 (72)发明人高立博 刘梦新 卢剑 罗家俊 (74)专利代理机构中国专利代理(香港)有限公 司 72001 代理人刘春元 蒋骏 (54) 发明名称 一种基于宏设计集成电路版图的方法 (57) 摘要 本发明提供一种基于宏设。
2、计集成电路版图的 方法，特征在于包括以下步骤：（1）针对设计要 求，拆分目标版图到多个最简图形单元；（2）与 库对比，查看是否能由所述库中现有宏实现分解 出的所述最简图形单元，如果是，则进行到步骤 （3），否则转到步骤（4）；（3）调用相应的宏，设定 参数，进行拼接，形成器件版图；（4）制作新宏，添 加到所述库中，接下来按照步骤（3）形成器件版 图。通过本发明，可以实现版图的复用，使得不同 工艺之间转化迁移更便利，同时避免大量重复单 元绘制时引起偏差与设计工时的浪费，提高精度 与工作效率。利用制作宏的方法，可以定制化的制 作新的宏，并添加到宏库中，使宏库的规模、适用 性及实用性不断提高。 (5。
3、1)Int.Cl. 权利要求书1页 说明书5页 附图6页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 6 页 1/1页 2 1. 一种基于宏设计集成电路版图的方法，特征在于包括以下步骤： （1）针对设计要求，拆分目标版图到多个最简图形单元； （2）与库对比，查看是否能由所述库中现有宏实现分解出的所述最简图形单元，如果 是，则进行到步骤（3），否则转到步骤（4）； （3）调用相应的宏，设定参数，进行拼接，形成器件版图； （4）制作新宏，添加到所述库中，接下来按照步骤（3）形成器件版图。 2. 如权利要求1所述的基于宏设计集成电路版图的方法。
4、，其中所述拼接的步骤包括 根据图形产生顺序确定所述多个最简图形单元中的基准参考单元，按照所述最简图形单元 的依赖关系以及所述目标版图的设计规则，排列其他最简图形单元。 3. 如权利要求1所述的基于宏设计集成电路版图的方法，其中所述制作新宏的步骤 由设计参数和设计图形程序组成。 4. 如权利要求3所述的基于宏设计集成电路版图的方法，其中所述设计参数的步骤 包括设计标识单元图层的宏参数、设计标识用户控制变量的正式参数、设计标识设计规则 的工艺参数。 5. 如权利要求3所述的基于宏设计集成电路版图的方法，其中所述设计图形程序的 步骤包括： （a）在所述图形程序的控制块中参考已有图形的对齐点确定待生成。
5、图形的位置并定义 所述待生成图形的形状； （b）如果存在其他控制块，则重复步骤（a）设计所述其他控制块。 6. 如权利要求1-5中任一项所述的基于宏设计集成电路版图的方法，其中所述目标 版图为绝缘体上硅（SOI）多晶硅电阻版图。 7. 如权利要求6所述的基于宏设计集成电路版图的方法，其中所述最简图形单元包 括电阻主体单元、注入层单元、识别层单元 、阻硅化层单元、连接孔单元、连接单元。 8. 如权利要求7所述的基于宏设计集成电路版图的方法，其中由矩形包含宏来实现 所述注入层单元、识别层单元、阻硅化层单元；由主体框架宏实现所述电阻主体单元；由打 孔宏实现所述连接孔单元；以及由串并连接宏实现所述连接。
6、单元。 权 利 要 求 书CN 102841953 A 1/5页 3 一种基于宏设计集成电路版图的方法 技术领域 0001 本发明涉及集成电路设计领域，特别是涉及一种基于宏设计集成电路版图的方 法。 背景技术 0002 集成电路的设计流程，可以分为前端设计和后端设计。其中，版图设计属于后端设 计。版图是集成电路物理设计结果，是集成电路设计与制造之间唯一桥梁。无论数字集成 电路设计还是模拟/混合集成电路设计，版图设计都是必不可少的环节。通过集成电路版 图设计，可以将立体的电路系统变为一个二维的平面图形，再经过工艺加工还原为基于例 如硅基或GaAs基等材料的立体结构。因此，版图设计是一个上承电路系。
7、统，下接集成电路 芯片制造的中间桥梁，其重要性可见一斑。随着芯片规模的不断增大，工艺尺度向更小的尺 度发展，设计复杂度也不断提高，版图设计方法学越来越突显出它的重要性并逐渐成为IC 设计的一个新兴领域，它直接影响着芯片流片是否成功，芯片性能的好坏，芯片的成本以及 面市时间等。集成电路版图设包含了集成电路的尺寸、各层拓扑定义等与器件相关的物理 信息数据。IC版图设计者的任务就是创建芯片各个部分的版图掩模，这个版图掩模要符合 工程制图要求、网表或者仿真结果以及工艺设计规则的要求。 0003 近年来迅速发展的计算机、通信、嵌入式或便携式设备中集成电路的高性能低功 耗运行都离不开集成电路版图的精心设计。
8、，现代集成电路设计中发展起来的全定制与ASIC 设计、单元库和IP库的建立，以及系统芯片（SoC）设计的新概念和方法学也无一不与集成 电路版图设计方法密切相关。 0004 全定制绘制集成电路版图设计方法，主要手段为手工绘制，由版图工程师按照规 定的功能与性能要求，对电路的结构布局、布线均进行专门的最优化设计，以达到芯片的最 佳利用。这样制作的集成电路称为全定制电路。全定制绘制版图的缺点可总结为（1）大量 重复单元绘制时容易引起偏差，一致性不好保证，这是精度的问题；（2）大量重复单元绘制 的绘制也浪费时间，这是效率问题；（3）不能人机交互处理版图，这是便捷的问题。 0005 应用集成了设计经验思。
9、维的参数化单元（Pcells）已经被广泛地接受。Pcell器件 是被参数化标识了的设计单元器件。Pcell具有相当大的灵活性，Pcell器件的版图尺寸、 器件形状甚至单元器件的实体内容都可以通过参数的设置进行改变。这样版图设计工程师 就可以从繁琐、沉重而且重复性高的版图设计工作中解脱出来了。不但使电路设计周期大 大缩短，而且在版图设计过程中设计规则违例也大大减少。然而缺点主要是不同工艺之间 转化迁移不便利。设计的参数化单元的版图在不同工艺之间不可复用；工厂制程的变化造 成的设计规则的变化与结构差异要求修改之前工作的版图。 发明内容 0006 为了解决上述问题，本发明提供一种基于宏设计集成电路版。
10、图的方法，特征在于 包括以下步骤：（1）针对设计要求，拆分目标版图到多个最简图形单元；（2）与库对比，查看 说 明 书CN 102841953 A 2/5页 4 是否能由所述库中现有宏实现分解出的所述最简图形单元，如果是，则进行到步骤（3），否 则转到步骤（4）；（3）调用相应的宏，设定参数，进行拼接，形成器件版图；（4）制作新宏，归 入添加到所述库中，接下来按照步骤（3）形成器件版图。 0007 在根据本发明的方法的实施例中，所述拼接的步骤包括根据图形产生顺序确定所 述多个最简图形单元中的基准参考单元，按照所述最简图形单元的依赖关系以及所述目标 版图的设计规则，排列其他最简图形单元。 000。
11、8 在根据本发明的方法的实施例中，所述制作新宏的步骤由设计参数和设计图形程 序组成。 0009 在根据本发明的方法的实施例中，所述设计参数的步骤包括设计标识单元图层的 宏参数、设计标识用户控制变量的正式参数、设计标识设计规则的工艺参数。 0010 在根据本发明的方法的实施例中，所述设计图形程序的步骤包括（a）在所述图形 程序的控制块中参考已有图形的对齐点确定待生成图形的位置并定义所述待生成图形的 形状；（b）如果存在其他控制块，则重复步骤（a）设计所述其他控制块。 0011 在根据本发明的方法的实施例中，所述目标版图为绝缘体上硅（SOI）多晶硅电阻 版图。 0012 在根据本发明的方法的实施例。
12、中，所述最简图形单元包括电阻主体单元、注入层 单元、识别层单元、阻硅化层单元、连接孔单元、连接单元。 0013 在根据本发明的方法的实施例中，由矩形包含宏来实现所述注入层单元、识别层 单元、阻硅化层单元；由主体框架宏实现所述电阻主体单元；由打孔宏实现所述连接孔单 元；以及由串并连接宏实现所述连接单元。 0014 通过本发明，可以实现版图的复用，使得不同工艺之间转化迁移更便利，同时避免 大量重复单元绘制时引起偏差与设计工时的浪费，提高精度与工作效率。利用制作宏的方 法，可以定制化的制作新的宏，并添加到宏库中，使宏库的规模、适用性及实用性不断提高。 附图说明 0015 通过参考以下描述和用于示出各。
13、个实施例的附图可以最好地理解实施例。在附图 中： 图1是基于宏设计集成电路版图的方法流程示意图 图2示出主体框架宏的参数部分 图3示出主体框架宏的图形程序部分 图4示出矩形包含宏的图形程序部分 图5是打孔宏的图形程序部分示意图 图6是串并连接宏的图形程序部分示意图 图7是宏参数赋值示意图 图8 是器件版图示意图 图9是Dummy宏的图形程序部分示意图。 具体实施方式 0016 下面，参考附图描述本发明的实施例的一个或多个方面，其中在整个附图中一般 说 明 书CN 102841953 A 3/5页 5 用相同的参考标记来指代相同的元件。在下面的描述中，为了解释的目的，阐述了许多特定 的细节以提供。
14、对本发明实施例的一个或多个方面的彻底理解。然而，对本领域技术人员来 说可以说显而易见的是，可以利用较少程度的这些特定细节来实行本发明实施例的一个或 多个方面。 0017 在下面的实施例中，结合绝缘体上硅（SOI）多晶硅电阻实例进一步详细说明基 于宏设计集成电路版图的方法。通过工艺设计工具包自动化系统（pas）生成描述版图的 skill代码（skill是cadence公司的virtuoso软件支持的脚本语言），在virtuoso平台上 运行skill代码产生版图。工作原理是把目标版图拆分成可由宏实现的图形单元，对比和 制作宏，最后依据设计要求拼接图形单元完成电路版图，如图1所示。 0018 步骤。
15、（1）：针对设计要求，拆分目标版图到多个最简图形单元。图8为实现后的电 路版图，根据SOI多晶硅电阻版图的特点，考虑图层顺序与画法，该电路版图可拆分为以下 最简图形单元 ：电阻主体单元1、注入层单元4、识别层单元2 、阻硅化层单元3、连接孔单 元5、连接单元6。 0019 步骤（2）：与库对比，应用现有宏实现分解出的最简图形单元。经过分析，注入层单 元4、识别层单元2、阻硅化层单元3在画法上属于矩形包含类，可用矩形包含宏来实现；电 阻主体单元1、连接孔单元5、连接单元6依次采用宏库中的主体框架宏、打孔宏、串并连接 宏。 0020 步骤（3）：调用宏，设定参数，按照图形单元的依赖关系以及目标版图。
16、的设计规则 进行拼接，形成器件版图。 0021 其中，主体框架宏分为参数部分（如图2所示）和图形程序部分（如图3所示）。 图2为主体框架宏的参数部分，包括宏参数、正式参数和工艺参数。$cell标识宏名，$res 标识主体电阻图层，它们作为宏入口参数；正式参数segL、segW与segN等标识用户控制的 长度宽度与个数等参数；诸如mePiPo的其他参数为工艺相关的参数，例如mePiPo、meIdPo 与meM1Po标识pimp(注入层)、resister（电阻识别层）、metal1（金属1层）包含poly（多 晶层）的最小内距。按照图7中的8所指地设置参数，其中resMain_poly为宏名，生。
17、成电阻 主体单元（图8中1所指），该宏实现了电阻主体架构的绘制，为其他模块的绘制提供位置参 考。 0022 矩形包含宏实现绘制包含关系的图形。图4为矩形包含宏的图形程序部分， $res与$enc代表包含关系的图层，$bi与$ei标识body的索引，$res层为$enc层提供参 考点， $xEnc与$yEnc控制图层的包含关系，调整相关参数，图形程序可生成内包含、外包 含、交叠关系的各种图形，按照图7中的9所指地为参数赋值，其中res_sb、res_id与res_ pimp为宏名，生成注入层单元4、识别层单元2、阻硅化层单元3。 0023 打孔宏功能是在任意矩形图层上打孔，图5为打孔宏的图形程序。
18、部分，功能是 在$enc层上绘制$metal金属与cont接触口，$connMetal与$connName标识$enc与$metal 的索引，按照图7中的10所指地修改相关参数，其中resM1_cont_top与resM1_cont_bot 为宏名，topMetal与botMetal为索引的值，产生两端的连接孔单元（图8中5所指）。 说 明 书CN 102841953 A 4/5页 6 0024 串并连接宏实现电阻互联层的连接。图6为串并连接宏的图形程序部分，其图 形程序部分分为两步，首先配合参数$connMetal识别互联部分的金属，接着绘制以alM1 为长awM1为宽$metal为图层的连。
19、接图形。参数设置按照图7中的11所指地修改，其中 resConn_m1为宏名，产生连接孔单元。 0025 下一步进行图形单元的拼接，其拼接方法是：根据图形产生顺序确定基准参考单 元，考虑最简图形单元的依赖关系，接着排列其他单元。参考目标版图，注入层单元4、识别 层单元2、阻硅化层单元3依赖电阻主体单元1，连接单元6依赖连接孔单元5，连接孔单元 5依赖电阻主体单元1，因此确定电阻主体单元1作为基准参考单元，根据图形单元的依赖 关系，注入层单元4、识别层单元2、阻硅化层单元3作为一组，连接孔单元5在连接单元6 之前排列。 0026 形成的器件版图如图8所示。 0027 步骤（4）：在步骤（2）中与。
20、库对比时，如不能由库中现有宏实现分解出的最简图形 单元，这时制作新宏，归入添加到库中，再按照步骤（3）实现器件版图。 0028 在本发明的一个实施例中，例如电阻需要具有可选添加dummy cell结构，按照制 作宏的方法定制化的制作Dummy宏，并添加到宏库中。图9为Dummy宏的图形程序部分，包 括一个控制块，其中body1以虚线的形式出现，此时body0以body1作为标尺，确定 了位置，并通过alBody、awBody定义了自身的长度以及宽度。该控制块受器件leftDummy 参数的控制，只有当leftDummy参数（if leftDummy）有效时，这时才会产生body0。 0029 。
21、下面以主体框架宏为例更详细地说明制作宏的方法。主体框架宏的制作分为设计 参数部分和设计图形程序部分。 0030 图2为主体框架宏的参数部分，包括宏参数、正式参数和工艺参数。$cell标识宏 名，$res标识主体电阻图层，它们作为宏入口参数；正式参数segL与segW等标识用户控制 的变量；其他参数为标识设计规则的工艺相关的参数，采用了工艺最小设计规则，保证版图 最小面积。 0031 图3为主体框架宏的图形程序部分，不同于图9中的示例，其包括三个控制块，每 个控制块由参考已有部分图形的对齐点确定待生成部分图形的位置并且设计该部分图形 形状两步完成。控制块15中 body1以0点为对齐点确定位置,。
22、通过alBody、awBody与 $res控制长度宽度以及工艺层次来绘制图形形状。类似地，重复上述过程形成控制块17和 控制块18。控制块17的功能是定义当body的索引参数大于1时的其他body。每个bodyi 的位置是由bodyi-1的右下脚对齐点确定，其图形形状由$res等参数控制产生。其中当 初始条件i=2时,body2参考由控制块15绘制的body1的右下脚对齐点确定位置，进 而绘制图形形状。控制块18的功能是定义电阻的body连接位置，采用topHead与botHead 标记。topHeadi参考已绘制的bodyi左上对齐点确定位置，alHead、awHead与$res控 制长度宽。
23、度以及工艺层次绘制图形形状；botHeadi参考bodyi左下对齐点确定位置， 进而绘制图形形状。 0032 图8的1为主体框架宏生成图形单元的效果图，该宏实现了电阻主体架构的绘制， 为其他模块的绘制提供位置参考。 0033 通过本发明可以看到，宏是与画法相关的功能模块，不直接应用具体的工艺值，其 说 明 书CN 102841953 A 5/5页 7 值用通用的工艺参数表示。 0034 在宏的层次上实现工艺的迁移，比直接在版图层次上修改更便捷。具体来说，通过 对于设计规则的变化，在步骤（3）设定参数时更改相关工艺参数；对于结构的差异，在 步骤（2）重新选择相关宏，在步骤（3）调用相关宏，从而实。
24、现了工艺迁移。 0035 通过复用宏实现版图复用。具体而言，版图拆分成图形单元，图形单元由库中现有 宏实现，因此通过复用宏实现之前版图的复用。若不存在现有宏，通过步骤（4）制作宏产生 一个图形单元，在步骤（3）中调用该宏，设置不同的参数产生画法相同的多个图形单元。 0036 工艺迁移与版图复用的实现避免了大量重复单元的设计，节省了设计工时，提高 了工作效率。 0037 利用制作宏的方法，可以定制化的制作新的宏，并添加到宏库中，使宏库的规模、 适用性及实用性不断提高。 0038 虽然仅用SOI多晶硅电阻实例来公开了本发明，但是所公开的实施例并非对本发 明作任何限制。通过上述教导，本领域技术人员可。
25、以容易地将本发明的基于宏设计集成电 路版图的方法应用于其他器件的版图设计中。因此，在不脱离本发明技术方法的原理和随 附权利要求书所保护范围的情况下，可以对本发明做出各种修改、变化。 说 明 书CN 102841953 A 1/6页 8 图 1 图 2 说 明 书 附 图CN 102841953 A 2/6页 9 图 3 图 4 说 明 书 附 图CN 102841953 A 3/6页 10 图 5 图 6 说 明 书 附 图CN 102841953 A 10 4/6页 11 图 7 说 明 书 附 图CN 102841953 A 11 5/6页 12 图 8 说 明 书 附 图CN 102841953 A 12 6/6页 13 图 9 说 明 书 附 图CN 102841953 A 13 。