《内存供电系统.pdf》由会员分享，可在线阅读，更多相关《内存供电系统.pdf（7页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102880269 A (43)申请公布日 2013.01.16 C N 1 0 2 8 8 0 2 6 9 A *CN102880269A* (21)申请号 201110195312.9 (22)申请日 2011.07.13 G06F 1/26(2006.01) (71)申请人鸿富锦精密工业（深圳）有限公司 地址 518109 广东省深圳市宝安区龙华镇油 松第十工业区东环二路2号 申请人鸿海精密工业股份有限公司 (72)发明人吴亢 田波 (54) 发明名称 内存供电系统 (57) 摘要 一种内存供电系统，包括一控制单元及一电 压调节器，所述控制单元包括一BIOS及与。
2、一所述 BIOS相连的控制芯片，所述电压调节器通过GPIO 总线与所述控制芯片相连，所述BIOS用于根据内 存插槽上有效的内存模组数控制所述控制芯片输 出控制信号，所述电压调节器根据接收的来自控 制芯片所输出的电平信号改变其供电模式，以为 插接至内存插槽内的内存模组提供不同的工作电 压。本发明内存供电系统避免了所述电压调节器 一直工作在全相供电模式下，降低了电压调节器 能耗的损失。 (51)Int.Cl. 权利要求书1页 说明书3页 附图2页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 3 页 附图 2 页 1/1页 2 1.一种内存供电系统，包括：。
3、 一控制单元，所述控制单元包括BIOS及一与所述BIOS相连的控制芯片，所述BIOS用 于根据内存插槽上有效的内存模组数控制所述控制芯片输出控制信号；以及 一通过GPIO总线与所述控制芯片相连的电压调节器，所述电压调节器根据接收的来 自控制芯片所输出的控制信号改变其供电模式，以为插接至内存插槽内的内存模组提供不 同的工作电压。 2.如权利要求1所述的内存供电系统，其特征在于：所述内存供电系统还包括一上拉 电路，所述上拉电路包括至少一电阻，所述电阻一端与一电源电压相连，另一端连接于所述 GPIO总线上。 3.如权利要求2所述的内存供电系统，其特征在于：所述控制芯片为PCH芯片或南桥 芯片。 4.。
4、如权利要求1所述的内存供电系统，其特征在于：当内存插槽上有效的内存模组数 不大于3时，所述BIOS设置所述电压调节器为一相供电模式；当内存插槽上的有效内存模 组数大于3且不大于6时，所述BIOS设置所述电压调节器为两相供电模式；当内存插槽上 的有效地内存模组数大于6时，所述BIOS设置所述电压调节器为全相供电模式。 5.如权利要求1所述的内存供电系统，其特征在于：所述内存插槽为DIMM内存插槽。 权 利 要 求 书CN 102880269 A 1/3页 3 内存供电系统 技术领域 0001 本发明涉及一种内存供电系统。 背景技术 0002 现在，伴随着服务器中的内存DIMM（Dual In-l。
5、ine Memory Module,双列直插内存 模块）的数目越来越多，系统为内存供电的电压调节器所需提供的最大功耗也越来越大。如 当主板上设置有3个DIMM内存插槽时，电压调节器的相数只需设置为一相即可满足内存的 供电需求；当主板上设置有6个DIMM插槽时，电压调节器的相数则需设置为两相才能满足 内存的供电需求。然而，当主板上设置有6个内存插槽时，但并不代表这6个内存插槽会被 同时使用，此时，电压调节器却仍工作在为主板上的6个内存插槽提供最大相数的状态下， 如此造成了电压调节器能耗的损失及电能的浪费。 发明内容 0003 鉴于以上内容，有必要提供一种可根据内存插槽的使用数目来设置电压调节器的。
6、 供电相数的内存供电系统。 0004 一种内存供电系统，包括: 一控制单元，所述控制单元包括BIOS及与一所述BIOS相连的控制芯片，所述BIOS用 于根据内存插槽上有效的内存模组数控制所述控制芯片输出控制信号； 一通过GPIO总线与所述控制芯片相连的电压调节器，所述电压调节器根据接收的来 自控制芯片所输出的电平信号改变其供电模式，以为插接至内存插槽内的内存模组提供不 同的工作电压。 0005 上述内存供电系统可通过所述BIOS的设置来控制所述电压调节器的供电模式， 从而使得所述电压调节器按照所述内存模组实际的需求来提供电压，如此避免了所述电压 调节器一直供电在全相供电模式下，降低了电压调节器。
7、能耗的损失。 附图说明 0006 图1是本发明内存供电系统的较佳实施方式与内存模组的结构图。 0007 图2是图1的电路连接示意图。 0008 主要元件符号说明 控制单元10 内存模组20 上拉电路30 电压调节器40 内存插槽60 BIOS 100 控制芯片102 电阻R1、R2 电源Vcc 说 明 书CN 102880269 A 2/3页 4 如下具体实施方式将结合上述附图进一步说明本发明。 具体实施方式 0009 下面结合附图及较佳实施方式对本发明作进一步详细描述： 请参考图1，本发明内存供电系统用于为插接至内存插槽60内的内存模组20供电，所 述内存供电系统的较佳实施方式包括一控制单元。
8、10、一上拉电路30及一电压调节器40，所 述控制单元10分别与所述内存插槽60、上拉电路30相连，所述电压调节器40与所述内存 插槽60及上拉电路30相连。 0010 请参考图2，本实施方式中，主板上设置8个内存插槽60，所述内存插槽60为DIMM 内存插槽。所述控制单元10包括BIOS（Basic Input/Output System，基本输入输出系统） 100及一与所述BIOS 100相连的控制芯片102，所述控制芯片102可为一PCH（Platform Controller Hub，平台控制中枢）芯片或者一南桥芯片，所述控制芯片102通过第一及第二 GPIO总线将其控制信号传输至所述。
9、电压调节器40，所述控制芯片102还通过SMBus总线 （System Management Bus，系统管理总线）来读取插接至所述内存插槽60内的内存模组20 的信息，如内存容量、频率、型号、位置等信息，此信息均可显示在BIOS界面内，以方便用户 根据此类信息来通过所述BIOS 100设置所述电压调节器40的供电模式。 0011 所述上拉电路30包括两电阻R1、R2，所述电阻R1、R2的一端电连接于一电源Vcc， 另一端分别与所述第一、第二GPIO总线相连。当第一、第二GPIO总线上为高电平信号时， 所述电阻R1、R2用于维持第一、第二GPIO总线上的高电平信号，使得所述控制芯片102的 控。
10、制信号可完整地传输至所述电压调节器40。当然，其他实施方式中，所述上拉电路30亦 可省略。 0012 使用时，用户可以通过所述BIOS 100来设置所述电压调节器40的供电模式，即设 置所述电压调节器40采用几相供电模式。比如，当插接于所述内存插槽60上有效的内存 模组数不大于3时，用户则可通过所述BIOS 100设置所述电压调节器40为一相供电模式； 当插接于所述内存插槽60上有效内存模组的数大于3且不大于6时，用户则可通过所述 BIOS 100设置所述电压调节器40为两相供电模式；当插接于所述内存插槽60上有效地内 存模组的数大于6时，用户则可通过所述BIOS 100设置所述电压调节器40。
11、为全相供电模 式。下面将对电压调节器如何根据控制信号来实现不同供电模式的输出进行描述。 0013 当用户从BIOS 100中设置所述电压调节器40为一相供电模式时，所述控制芯片 102分别输出低电平的控制信号至所述第一、第二GPIO总线上，所述电压调节器40的第一、 第二GPIO总线接收到低电平的控制信号后，所述电压调节器40进入一相供电模式，并通过 导线来为所述内存模组20提供一相电压；当用户从BIOS 100中设置所述电压调节器40为 两相供电模式时，所述控制芯片102输出一低电平的控制信号至与所述第一GPIO总线上， 并输出一高电平的控制信号至所述第二GPIO总线上，所述电压调节器40的。
12、第一GPIO总线 接收到低电平的控制信号，且第二GPIO总线接收到高电平的控制信号后，所述电压调节器 40进入两相供电模式，并通过导线来为所述内存模组20提供两相电压；当用户从BIOS 100 中设置所述电压调节器40为全相供电模式时，所述控制芯片102输出高电平的控制信号至 所述第一、第二GPIO总线上，所述电压调节器40的第一、第二GPIO总线接收到高电平的控 制信号后，所述电压调节器40进入全相供电模式，并通过导线来为所述内存模组20提供全 说 明 书CN 102880269 A 3/3页 5 相电压。另外，默认模式下，即用户尚未更改BIOS内的设置时，所述控制芯片102输出高电 平的控制信号至与所述第一、第二GPIO总线上，即此时所述电压调节器40进入全相供电模 式。 0014 上述内存供电系统可通过所述BIOS 100的设置来控制所述电压调节器40的供电 模式，从而使得所述电压调节器40按照所述内存模组20实际的需求来提供电压，避免了所 述电压调节器40一直工作在全相供电模式下，降低了电压调节器40能耗的损失。 说 明 书CN 102880269 A 1/2页 6 图1 说 明 书 附 图CN 102880269 A 2/2页 7 图2 说 明 书 附 图CN 102880269 A 。