《故障安全振荡器监测与报警.pdf》由会员分享，可在线阅读，更多相关《故障安全振荡器监测与报警.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102782603 A (43)申请公布日 2012.11.14 C N 1 0 2 7 8 2 6 0 3 A *CN102782603A* (21)申请号 201180012097.2 (22)申请日 2011.03.24 12/732,595 2010.03.26 US G06F 1/14(2006.01) G01R 19/165(2006.01) (71)申请人密克罗奇普技术公司 地址美国亚利桑那州 (72)发明人恩里克阿莱曼 乔纳森狄龙 维维安德尔波特 约瑟夫朱利谢尔 (74)专利代理机构北京律盟知识产权代理有限 责任公司 11287 代理人沈锦华 (54)。
2、 发明名称 故障安全振荡器监测与报警 (57) 摘要 一种故障安全振荡器监测与报警电路从外部 振荡器接收时钟脉冲，如果所述外部振荡器发生 故障，那么所述故障安全振荡器监测与报警电路 会将所述外部振荡器故障通知数字处理器。所述 故障安全振荡器监测与报警电路为极低电流使用 电路，当所述外部振荡器正常发挥作用时，用来自 所述外部振荡器的时钟脉冲将存储电容器充电， 且如果所述外部振荡器停止发挥作用，那么用恒 定电流吸收器将所述存储电容器放电。当所述存 储电容器上的电压电荷变得小于参考电压时，将 报警信号发送到所述数字处理器以用于对所述有 故障外部振荡器进行异常或错误处置。 (30)优先权数据 (85)。
3、PCT申请进入国家阶段日 2012.09.03 (86)PCT申请的申请数据 PCT/US2011/029719 2011.03.24 (87)PCT申请的公布数据 WO2011/119790 EN 2011.09.29 (51)Int.Cl. 权利要求书2页 说明书4页 附图2页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 4 页 附图 2 页 1/2页 2 1.一种具有主要时钟振荡器监测与报警的数字装置，其包括： 处理器，其具有操作模式及低功率休眠模式； 计时器计数器，其具有耦合到所述处理器的输入的输出及用于接受多个时钟脉冲的输 入； 主要时钟振。
4、荡器，其耦合到所述计时器计数器的所述输入及外部频率确定元件，其中 所述主要时钟振荡器以由所述外部频率确定元件确定的频率产生所述多个时钟脉冲； 直流DC阻挡电容器，其耦合到所述主要时钟振荡器； 二极管，其连接到所述DC阻挡电容器； 电压存储电容器，其连接到所述二极管，其中所述电压存储电容器经由所述二极管且 从所述多个时钟脉冲充电到一电压； 电流吸收器，其连接到所述电压存储电容器，其中当不从所述多个时钟脉冲充电时，所 述电流吸收器将所述电压存储电容器上的所述电压放电；及 电压比较器，其具有连接到所述处理器的输入的输出、连接到所述电压存储电容器的 第一输入及连接到参考电压的第二输入，其中 当所述电压。
5、存储电容器上的所述电压大于所述参考电压时，所述电压比较器的 所述输出处于第一逻辑电平，且 当所述电压存储电容器上的所述电压小于或等于所述参考电压时，所述电压比较器的 所述输出处于第二逻辑电平。 2.根据权利要求1所述的数字装置，其中当所述处理器处于所述低功率休眠模式且所 述电压比较器的所述输出处于所述第二逻辑电平时，所述处理器返回到所述操作模式。 3.根据权利要求1所述的数字装置，其中当所述处理器处于所述低功率休眠模式且所 述电压比较器的所述输出处于所述第二逻辑电平时，所述处理器返回到所述操作模式且使 用备用时钟来进行其操作。 4.根据权利要求1所述的数字装置，其中当所述处理器处于所述低功率休。
6、眠模式且所 述电压比较器的所述输出处于所述第二逻辑电平时，所述处理器返回到所述操作模式且执 行主要时钟振荡器故障程序例程。 5.根据权利要求1所述的数字装置，其中当所述处理器处于所述操作模式且所述电压 比较器的所述输出处于所述第二逻辑电平时，所述处理器使用备用时钟来进行其操作。 6.根据权利要求1所述的数字装置，其中当所述处理器处于所述操作模式且所述电压 比较器的所述输出处于所述第二逻辑电平时，所述处理器执行主要时钟振荡器故障程序例 程。 7.根据权利要求1所述的数字装置，其中所述第一逻辑电平为逻辑低且所述第二逻辑 电平为逻辑高。 8.根据权利要求1所述的数字装置，其中所述第一逻辑电平为逻辑高。
7、且所述第二逻辑 电平为逻辑低。 9.根据权利要求1所述的数字装置，其中所述外部频率确定元件为晶体。 10.根据权利要求1所述的数字装置，其中所述外部频率确定元件为陶瓷谐振器。 11.根据权利要求1所述的数字装置，其中所述参考电压由电压参考供应。 12.根据权利要求1所述的数字装置，其中所述电压参考为带隙电压参考。 权 利 要 求 书CN 102782603 A 2/2页 3 13.根据权利要求1所述的数字装置，其中所述参考电压是从耦合于供应电压与供应 共用点之间的电阻器网络分压器供应的。 14.根据权利要求1所述的数字装置，其中所述电流吸收器为恒定电流吸收器。 15.根据权利要求14所述的数字。
8、装置，其中所述恒定电流吸收器将所述电压存储电容 器及时地线性放电。 16.根据权利要求1所述的数字装置，其进一步包括在起动后即刻忽略所述电压比较 器的所述输出直到所述电压存储电容器从所述多个时钟脉冲充电。 17.一种监测数字装置的主要时钟振荡器及在其出现故障后即刻产生报警的方法，所 述方法包括： 用来自主要时钟振荡器的多个脉冲将电压存储电容器充电到一电压； 借助电压比较器监测所述电压存储电容器上的所述电压，其中 当所述电压存储电容器上的所述电压大于参考电压时，不从所述电压比较器发出报 警，且 当所述电压存储电容器上的所述电压小于或等于所述参考电压时，从所述电压比较器 发出所述报警；及 在从所述。
9、电压比较器发出所述报警之后切换到备用时钟。 18.根据权利要求17所述的方法，其中处理器具有操作模式及低功率休眠模式，所述 方法进一步包括当从所述电压比较器发出所述报警时将所述处理器从所述低功率休眠模 式唤醒到所述操作模式的步骤。 19.根据权利要求17所述的方法，其中处理器具有当从所述电压比较器发出所述报警 时起始的时钟故障异常程序例程。 权 利 要 求 书CN 102782603 A 1/4页 4 故障安全振荡器监测与报警 技术领域 0001 本发明涉及使用外部时钟振荡器的集成电路装置，且更特定来说，涉及对外部时 钟振荡器进行监测及如果其操作出现故障那么进行报警。 背景技术 0002 具有。
10、带有处理器的数字装置的电子应用通常使用外部频率确定元件及/或外部 振荡器(例如，晶体或陶瓷谐振器及/或电子电路)来确立用于确定从低功率(例如，待用 或休眠)模式周期性唤醒的稳定时基。如果此外部频率确定元件/振荡器出于任何原因 而停止，那么所述数字装置的处理器将保持睡眠，除非通过另一触发事件唤醒到操作模式。 围绕此问题的可能工作是启用所述数字装置中的监视计时器，且如果外部振荡器的故障发 生，那么就将其用作故障安全。然而，在数字装置中使用监视计时器可过度提高数字装置及 可能其它紧密相关的装置应用的休眠(待用)电流消耗。因此，为降低数字装置的电力消 耗，通常停用监视计时器。在无从监视计时器到数字装置。
11、的处理器的唤醒触发信号的情况 下，当处理器处于低功率模式时，如果外部振荡器出现故障，那么处理器就将保持睡眠。另 一选择为，(在操作模式中)处理器必须保持唤醒足够长以验证外部频率确定元件/振荡 器正在操作。在操作模式中所花费的此额外时间将增加数字装置的电力消耗。 发明内容 0003 通过使用简单延迟及监测电路来解决上文提及的问题且实现其它及进一步益处， 所述简单延迟及监测电路在外部频率确定元件/振荡器正在运行时充电到第一逻辑电平， 且如果外部频率确定元件/振荡器出现故障，那么放电(暂停)到第二逻辑电平。 0004 根据本发明的特定实例性实施例，一种具有主要时钟振荡器监测与报警的数字装 置包括：处。
12、理器，其具有操作模式及低功率休眠模式；计时器计数器，其具有耦合到所述处 理器的输入的输出及用于接受多个时钟脉冲的输入；主要时钟振荡器，其耦合到所述计时 器计数器的所述输入及外部频率确定元件，其中所述主要时钟振荡器以由所述外部频率确 定元件确定的频率产生多个时钟脉冲；直流(DC)阻挡电容器，其耦合到所述主要时钟振荡 器；二极管，其连接到所述DC阻挡电容器；电压存储电容器，其连接到所述二极管，其中所 述电压存储电容器经由所述二极管且从所述多个时钟脉冲充电到一电压；电流吸收器，其 连接到所述电压存储电容器，其中当不从所述多个时钟脉冲充电时，所述电流吸收器将所 述电压存储电容器上的所述电压放电；及电压。
13、比较器，其具有连接到所述处理器的输入的 输出、连接到所述电压存储电容器的第一输入，及连接到参考电压的第二输入，其中当所述 电压存储电容器上的所述电压大于所述参考电压时，所述电压比较器的所述输出处于第一 逻辑电平，且当所述电压存储电容器上的所述电压小于或等于所述参考电压时，所述电压 比较器的所述输出处于第二逻辑电平。 0005 根据本发明的另一特定实例性实施例，一种监测数字装置的主要时钟振荡器及在 其出现故障后即刻产生报警的方法包括：用来自主要时钟振荡器的多个脉冲将电压存储电 说 明 书CN 102782603 A 2/4页 5 容器充电到一电压；借助电压比较器监测所述电压存储电容器上的所述电压。
14、，其中当所述 电压存储电容器上的所述电压大于参考电压时，不从所述电压比较器发出报警，且当所述 电压存储电容器上的所述电压小于或等于所述参考电压时，从所述电压比较器发出所述报 警；及在从所述电压比较器发出所述报警之后，切换到备用时钟。其中处理器具有操作模式 及低功率休眠模式，且当从所述电压比较器发出所述报警时，所述处理器从所述低功率休 眠模式唤醒到所述操作模式。 附图说明 0006 结合附图参考以下描述可获得对本发明的更全面理解，在附图中： 0007 图1图解说明根据本发明的特定实例性实施例的具有电路的数字装置的示意图， 所述电路用于监测外部频率确定元件/振荡器的操作，及如果所述外部频率确定元件。
15、/振 荡器出现故障，那么发信号通知所述数字装置的处理器；且 0008 图2图解说明图1中所展示的数字装置的示意图中的各个信号点的示意性电 压-时间波形。 0009 虽然易于对本发明做出各种修改及替代形式，但在图式中已展示并在本文中详细 描述其特定实例性实施例。然而，应了解，本文对特定实例性实施例的描述并不意欲将本发 明限制于本文所揭示的特定形式，而是相反，本发明意欲涵盖如由所附权利要求书所定义 的所有修改及等效物。 具体实施方式 0010 现在参考图式，示意性地图解说明特定实例性实施例的细节。图式中，将由相同编 号表示相同元件，且将由带有不同小写字母下标的相同编号表示类似元件。 0011 参考。
16、图1，其描绘根据本发明的特定实例性实施例的具有电路的数字装置的示意 图，所述电路用于监测外部频率确定元件/振荡器的操作，及如果所述外部频率确定元件/ 振荡器出现故障，那么发信号通知所述数字装置的处理器。数字装置100包括处理器102、 备用时钟104、计时器计数器106、电压比较器108、电压参考110、电流吸收器112、电压存 储电容器116、二极管118、直流(DC)阻挡电容器120、缓冲器122及振荡器反相器124。振 荡器反相器124耦合到外部频率确定元件128(例如，晶体、陶瓷谐振器等)以及负载电容 器130及132。负载电容器130及132中的一者或两者可用作由振荡器反相器124及。
17、频率 确定元件128形成的主要时钟振荡器的反馈及/或频率调整组件。预期且在本发明的范围 内，二极管118及/或电压存储电容器116及阻挡电容器120可在数字装置100内部或外 部，例如，不是包括数字装置100的集成电路裸片及/或集成电路封装(未展示)的部分， 而是与其在外部连接。 0012 通常，包括振荡器反相器124及频率确定元件128的主要时钟振荡器提供时钟信 号脉冲列(例如，多个时钟脉冲(图2的时序图A)到处理器102及计时器计数器106。计 时器计数器106计数来自主要时钟振荡器的某一脉冲数目，且当已计数到所述某一脉冲数 目时将把处理器102唤醒。然而，如果主要时钟振荡器的任何组件出于。
18、任何原因而出现故 障(例如，外部组件(频率确定元件128及/或负载电容器130及132中的一者或一者以 上)出现故障)，或到裸片或封装的连接出现故障，那么计时器计数器106将永不计数到高 说 明 书CN 102782603 A 3/4页 6 达来自主要时钟振荡器的某一脉冲数目以便周期性地唤醒处理器102。 0013 根据本发明的教示，延迟及监测电路在主要时钟振荡器是操作的(正适当地工 作)时充电到第一逻辑电平，且如果主要时钟振荡器出现故障，那么放电(暂停)到第二逻 辑电平。当处于第二逻辑电平时来自此延迟电路的输出可用以警告(中断)处理器102使 得可由处理器102起始主要时钟振荡器故障错误例程。
19、。如果所述时钟振荡器出现故障，那 么数字装置100可使用内部备用时钟振荡器104。延迟及监测电路确保，如果处理器102处 于休眠模式中那么将醒来，且当处于其操作模式中时被警告使用备用时钟104。备用时钟振 荡器104也可以是处理器通常用于其操作的内部时钟，且主要时钟振荡器(具有高稳定性 频率确定元件128)可结合处理器内部振荡器(例如，备用时钟振荡器104)一起用作精密 计时器。 0014 现在参考图2，其描绘图1中所展示的数字装置的示意图中的各个信号点的示意 性电压-时间波形。来自主要时钟振荡器的多个时钟脉冲(波形A)经由阻挡电容器120耦 合到二极管118。二极管118对电压存储电容器11。
20、6进行整流(仅使正电压分量-波形B 通过)，借此将电压存储电容器116充电到大致等于多个脉冲的电压值的正电压(波形C)。 如果缓冲器122的输出应被强迫到稳态逻辑高(“1”)，那么也使用阻挡电容器120来阻挡 DC。电流吸收器112从电压存储电容器116不断地汲取恒定电流，但此恒定电流实质上小 于当来自主要时钟振荡器的多个脉冲是操作时从二极管118供应的充电电流。然而，如果 主要时钟振荡器停止工作(也就是说，并没有多个脉冲将电压存储电容器116充电)，那么 电流吸收器112将对电压存储电容器116上的电压电荷进行线性降低汲取(波形C)。 0015 电压比较器108用以在主要时钟振荡器正在工作时。
21、及在其未工作时产生信号到 处理器102。可将电压比较器108的输出连接到处理器102(例如，用于中断或唤醒的输 入)，其中当电压比较器108的输出处于第一逻辑电平(例如，逻辑低(“0”)时，处理器 102以正常方式发挥作用(主要时钟振荡器正在运行)，且当电压比较器108的输出处于 第二逻辑电平(例如，逻辑高(“1”)时，警告处理器102主要时钟振荡器已停止发挥作用 (波形D)。通过将电压存储电容器116上的电压与来自电压参考110的参考电压(Vref) 比较来确定来自电压比较器108的输出逻辑电平。当电压存储电容器116上的电压电荷大 于Vref时，电压比较器108的输出处于第一逻辑电平，且当。
22、电压存储电容器116上的电压 电荷等于或小于Vref时，电压比较器108的输出处于第二逻辑电平。最初，在电力接通复 位(POR)或节电接通复位(BOR)期间，可忽略来自比较器108的输出直到电压存储电容器 116已通过从主要时钟振荡器接收初始几个时钟脉冲而充电到高达正常操作电压(外部时 钟操作)。电压参考110可以是耦合于供应电压及供应共用点、带隙电压参考等之间的电阻 器网络分压器。 0016 处于第二逻辑电平的电压比较器108的输出可用以产生中断，所述中断可接着从 低功率休眠状态(模式)唤醒处理器102，或另一选择为，中断处理器102的常规操作且设 定主要时钟振荡器故障旗标。 0017 比较。
23、器108及电压参考无需精确，这是因为仅需要从正常操作的粗略偏差来将比 较器108的输出切换到第二逻辑电平。电流吸收器112针对外部振荡器故障结合电压存储 电容器116的电容值及其上的电压电荷确定暂停时间周期，且将致使电压存储电容器116 上的电压电荷线性地衰减。电流吸收器112将处于比可从主要时钟振荡器的多个时钟脉冲 说 明 书CN 102782603 A 4/4页 7 获得的电流低的电流，以使得电压存储电容器116可从此多个时钟脉冲充电。用于使电压 存储电容器116上的电压等于或小于参考电压的放电时间大于多个时钟脉冲的一个时钟 周期。在主要时钟振荡器的故障之后达到参考电压的放电时间可以是(举。
24、例来说，但不限 于)100微秒。 0018 外部时钟信号(多个时钟脉冲)不可直接用以将电压存储电容器116充电，这是 因为如果到二极管118的输入信号粘滞在逻辑高(例如，约Vdd)，那么电流吸收器112无法 使电压存储电容器116放电。因此，阻挡电容器120是用以将来自主要时钟振荡器的脉冲 交流(AC)耦合到二极管118，二极管118仅允许正电压从中通过，有效地阻挡任何负电压。 作为使用阻挡电容器120的结果，电压存储电容器116可仅在来自主要时钟振荡器的脉冲 正在接通与关断双态切换(存在来自主要时钟振荡器的多个时钟脉冲)时充电。 0019 虽然已通过参考本发明的实例性实施例来描绘、描述及定义了本发明的各个实施 例，但此类参考并不意味着对本发明的限定，且不应推断出存在此限定。所揭示的标的物能 够在形式及功能上具有大量修改、变更及等效物，相关技术领域的技术人员将联想到这些 修改、变更及等效物并受益于本发明。所描绘及所描述的本发明的各个实施例仅为实例，而 不是对本发明范围的穷尽性说明。 说 明 书CN 102782603 A 1/2页 8 图1 说 明 书 附 图CN 102782603 A 2/2页 9 图2 说 明 书 附 图CN 102782603 A 。