一种液晶显示器像素结构、阵列基板以及液晶显示器.pdf

《一种液晶显示器像素结构、阵列基板以及液晶显示器.pdf》由会员分享，可在线阅读，更多相关《一种液晶显示器像素结构、阵列基板以及液晶显示器.pdf（10页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102789099 A (43)申请公布日 2012.11.21 C N 1 0 2 7 8 9 0 9 9 A *CN102789099A* (21)申请号 201210245872.5 (22)申请日 2012.07.16 G02F 1/1343(2006.01) G02F 1/1362(2006.01) G02F 1/1368(2006.01) (71)申请人北京京东方光电科技有限公司 地址 100176 北京市大兴区经济技术开发区 西环中路8号 (72)发明人曲连杰 郭建 (74)专利代理机构北京同达信恒知识产权代理 有限公司 11291 代理人黄志华 (54。

2、) 发明名称 一种液晶显示器像素结构、阵列基板以及液 晶显示器 (57) 摘要 本发明公开了一种液晶显示器像素结构、阵 列基板及液晶显示器，用以提高液晶显示器画面 质量的稳定性。该液晶显示器像素结构包括：栅 极线、公共电极、薄膜晶体管、数据线、以及像素电 极，其中，所述像素电极呈条状分布，并且，至少一 条像素电极的部分区域或全部区域与所述栅极线 的部分区域重叠放置。 (51)Int.Cl. 权利要求书1页 说明书5页 附图3页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 3 页 1/1页 2 1.一种液晶显示器像素结构，包括：栅极线、公。

3、共电极、薄膜晶体管、数据线、以及像素 电极，其特征在于， 所述像素电极呈条状分布，并且，至少一条像素电极的部分区域或全部区域与所述栅 极线的部分区域重叠放置。 2.如权利要求1所述的像素结构，其特征在于，每条像素电极平行放置，相邻的两条像 素电极之间有间隔，且相邻的两条像素电极的两端分别相连。 3.如权利要求1或2所述的像素结构，其特征在于，至少两条像素电极的部分区域或全 部区域与所述栅极线的部分区域重叠放置包括： 第一像素电极的部分区域或全部区域与所述栅极线的第一区域重叠放置，第二像素电 极的部分区域或全部区域与所述栅极线的第二区域重叠放置，其中，所述第一区域和第二 区域的面积之和小于所述栅。

4、极线的面积。 4.如权利要求1所述的像素结构，其特征在于，所述栅极线与所述像素电极之间包括： 栅极绝缘层和钝化层。 5.如权利要求1所述的像素结构，其特征在于，所述公共电极与所述像素电极之间包 括：栅极绝缘层和钝化层。 6.如权利要求4或5所述的像素结构，其特征在于，所述栅极绝缘层，以及钝化层的材 质分别包括：SiNx、SiOx、和SiOxNy中的一种或多种。 7.如权利要求1所述的像素结构，其特征在于，所述公共电极、栅极线、数据线、以及薄 膜晶体管的源电极和漏电极的材质分别包括：Al、Mo、Cu、MoW、和Cr中的一种或多种。 8.如权利要求1所述的像素结构，其特征在于，所述像素电极的材质包。

5、括：氧化铟锡 ITO，氧化铟锌IZO中的一种或两种。 9.一种液晶显示器阵列基板，其特征在于，包括至少一个如权利要求1-8任一权利要 求所述的像素结构。 10.一种液晶显示器，其特征在于，包括如权利要求9所述的阵列基板。 权 利 要 求 书CN 102789099 A 1/5页 3 一种液晶显示器像素结构、 阵列基板以及液晶显示器 技术领域 0001 本发明涉及液晶显示器技术领域，特别涉及一种液晶显示器像素结构、阵列基板 以及液晶显示器。 背景技术 0002 薄膜晶体管液晶显示器（TFT-LCD）具有体积小、功耗低、无辐射等特点，在当 前的平板显示器市场中占据了主导地位。其中，高级超维场转换技。

6、术（ADvanced Super Dimension Switch，简称ADS），通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极 层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取 向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场开 关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开 口率、低色差、无挤压水波纹（push Mura）等优点。 0003 ADS模式的TFT-LCD阵列基板一般是通过多次构图工艺来完成，每一次构图工艺 中有分别包括：掩膜、曝光、显影、刻蚀和剥离等工艺，其中，刻蚀工艺包括。

7、干法刻蚀和湿法 刻蚀。例如：通过五次构图工艺完成TFT-LCD阵列基板的过程包括：通过第一次构图工艺 在玻璃基板上形成透明的公共（ITO Common）电极；通过第二次构图工艺形成栅极线和偶数 条数据线。通过第三次构图工艺形成有源层、薄膜晶体管TFT的源漏金属电极，以及奇数条 数据线；通过第四次构图工艺形成钝化层以及过孔；沉积透明导电层，通过第五次构图工 艺形成像素（ITO Piex）电极。形成的TFT-LCD阵列基板像素结构的截面图如图1所示，包 括：玻璃基板1、公共电极2、栅极3、金属绝缘层4、有源层5、源漏金属电极6、钝化层7、过孔 8和像素电极9。而TFT-LCD阵列基板像素结构的平面。

8、图如图2所示，包括：公共电极2，栅 极线3，栅极线上3的源漏金属电极6，过孔8、像素电极9。其中，像素电极9呈条状分布。 每条像素电极的宽度为a。 0004 这种TFT-LCD阵列基板结构中包括公共电极，因此，存储电容一般在公共电极线 上，即存储电容是由公共电极与像素电极构成。 0005 在TFT-LCD工作的时候，像素电极充电结束后会出现一个像素点位差，即跳变电 压vp，该跳变电压为： 0006 （设定C gs C st +C lc ） （1） 0007 其中，V gh 为栅电极的开启电压，V gl 为栅电极的关断电压，C gs 为寄存电容，C lc 为液 晶电容，C st 为存储电容，并且。

9、，C gs C st +C lc 。 0008 由公式（1）可知，当TFT-LCD的存储电容C st 不同时，会造成跳变电压V p 不同，从 而引起TFT-LCD的面板上亮度不同。而阵列基板上像素电极呈条状分布，当像素电极的宽 度a不同时，覆盖在公共电极上的像素电极的面积不同，从而，TFT-LCD面内的存储电容不 同。 0009 可见，跳变电压V p 随着像素电极的宽度a的变化而变化，即跳变电压V p 对像 说 明 书CN 102789099 A 2/5页 4 素电极的宽度a的变化比较敏感。而现有的形成TFT-LCD阵列基板的工艺中，由于设备的原 因，还不能确保每次形成的阵列基板中像素电极的宽。

10、度a都是一样的，都是不变的。因此， 现有的ADS模式的TFT-LCD还可能存在面板亮度不均的问题，画面质量还不是很稳定。 发明内容 0010 本发明实施例提供一种液晶显示器像素结构、阵列基板及液晶显示器，用以提高 液晶显示器画面质量的稳定性。 0011 本发明实施例提供一种液晶显示器像素结构，包括：栅极线、公共电极、薄膜晶体 管、数据线、以及像素电极，其中， 0012 所述像素电极呈条状分布，并且，至少一条像素电极的部分区域或全部区域与所 述栅极线的部分区域重叠放置。 0013 本发明实施例提供一种液晶显示器阵列基板，包括至少一个上述像素结构。 0014 本发明实施例提供一种液晶显示器，包括上。

11、述阵列基板。 0015 本发明实施例中，液晶显示器阵列基板的像素结构中，像素电极呈条状分布，并 且，至少一条像素电极的部分区域或全部区域与所述栅极线的部分区域重叠放置。这样，像 素电极与栅极线之间的存储电容C gs1 与像素电极与公共电极之间的存储电容C st 可根据像 素电极的宽度a变化同步增大或减少，从而，降低跃变电压V p 对工艺中像素电极的宽度 a变化的敏感度，进一步降低了TFT-LCD因工艺出现的面板亮度不均的几率，提高画面质量 的稳定性。 附图说明 0016 图1为现有技术中TFT-LCD阵列基板像素结构的截面图； 0017 图2为现有技术中TFT-LCD阵列基板像素结构的平面图；。

12、 0018 图3为本发明实施例中TFT-LCD阵列基板像素结构的平面图； 0019 图4为本发明实施例中形成TFT-LCD阵列基板的流程图。 具体实施方式 0020 本发明实施例中，对于存储电容在公共电极线上TFT-LCD阵列基板像素结构，为 减少跳变电压V p 对像素电极的宽度a变化的敏感度，增加像素电极的覆盖面积，将像素 电极延伸到与栅线对应的位置上，使得一条、两条、或多条像素电极的部分区域或全部区域 与栅极线的部分区域重叠放置，这样，在像素电极与栅极线之间产生一个额外的存储电容 C gsl ，该像素电极与栅极线之间的存储电容C gsl 与像素电极与公共电极之间的存储电容C st 可根据像。

13、素电极的宽度变化同步增大或减少，从而，降低跃变电压V p 对工艺中像素电极 的宽度变化的敏感度，进一步降低了TFT-LCD因工艺出现的面板亮度不均的几率，提高液 晶显示器画面质量的稳定性。 0021 参见图3，TFT-LCD阵列基板的像素结构包括：公共电极2，栅极线3，栅极线上3的 源漏金属电极6，过孔8、像素电极9。 0022 其中，像素电极9呈条状分布，并且，有一条，两条，或多条像素电极的部分区域或 全部区域与栅极线的部分区域重叠放置。即至少一条像素电极的部分区域或全部区域与栅 说 明 书CN 102789099 A 3/5页 5 极线的部分区域重叠放置。 0023 本发明实施例中，可只有。

14、一条像素电极的部分区域或全部区域与栅极线的部分区 域重叠放置。当两条或两条以上的像素电极的部分区域或全部区域与栅极线的部分区域 重叠放置时，包括：第一像素电极的部分区域或全部区域与栅极线的第一区域重叠放置，第 二像素电极的部分区域或全部区域与栅极线的第二区域重叠放置。即第一像素电极的部分 区域与栅极线的第一区域重叠放置，第二像素电极的部分区域与栅极线的第二区域重叠放 置；或，第一像素电极的部分区域与栅极线的第一区域重叠放置，第二像素电极的全部区域 与栅极线的第二区域重叠放置；或，第一像素电极的全部区域与栅极线的第一区域重叠放 置，第二像素电极的部分区域与栅极线的第二区域重叠放置；或，第一像素电。

15、极的全部区域 与栅极线的第一区域重叠放置，第二像素电极的全部区域与栅极线的第二区域重叠放置。 其中，第一区域与第二区域的面积之和小于栅极线的面积。 0024 因此，本发明实施例中，在与栅极线对应位置上并未全部覆盖像素电极，即在与栅 极线对应位置上至少有一个空隙。 0025 在图3所示的阵列基板像素结构中，每条像素电极平行放置，相邻的两条像素电 极之间有间隔，且相邻的两条像素电极的两端分别相连。其中，每条像素电极的宽度为a。 0026 这里，有两条像素电极的部分区域与栅极线的部分区域重叠放置，该两条两条像 素电极在与栅极线对应位置上的间隔为b。 0027 此时的跳变电压为： 0028 （设定C 。

16、gs C st +C lc +C gs1 ） （2） 0029 当像素电极的宽度a增大了后，不仅像素电极与公共电极之间的存储电容C st 增加 了，同时相邻的两条像素电极之间的间隔减少了，其中，相邻的两条像素电极在与栅极线对 应位置上的间隔b也减少了，即像素电极覆盖在栅极线对应位置上的区域增大了，则对应 的像素电极与栅极线之间的存储电容C gs1 增大。 0030 当像素电极的宽度a减少了后，不仅像素电极与公共电极之间的存储电容C st 减少 了，同时相邻的两条像素电极之间的间隔变大了，其中，相邻的两条像素电极在与栅极线对 应位置上的间隔b也变大了，即像素电极覆盖在栅极线对应位置上的区域减少了。

17、，则对应 的像素电极与栅极线之间的存储电容C gs1 也减少了。 0031 可见，C st 和C gs1 根据像素电极的宽度变化同步增大或减少，从而，当由于工艺使得 像素电极的宽度变化了，根据公式（2）获得跳变电压之差要小于根据公式（1）获得跳变电 压之差，即降低跃变电压V p 对工艺中像素电极的宽度变化的敏感度。 0032 下面结合说明书附图对本发明实施例作进一步详细描述。 0033 本实施例中，制图工艺包括：光刻胶涂覆、曝光、显影、刻蚀等工艺。阵列基板中每 个像素结构如图3所示。 0034 该阵列基板的制作过程参见图4，包括： 0035 步骤401：在基板上形成栅电极和公共电极。 0036。

18、 首先在基板上面沉积一层金属薄膜，然后使用制图工艺，形成栅电极和公共电极。 0037 这里，基板一般为玻璃基板。金属薄膜可是使用钕铝AlNd、铝Al、钼Mo、铜Cu、钨 钼MoW、铬Cr等单层膜，也可以使用上述材料任意组合的复合膜。即栅电极和公共电极材质 说 明 书CN 102789099 A 4/5页 6 分别包括：Al、Mo、Cu、MoW、和Cr中的一种或多种。 0038 步骤402：在形成了栅电极和公共电极的基板上形成栅极绝缘层以及有源层。 0039 首先在形成了栅电极和公共电极的基板上面形成栅极绝缘层，该栅极绝缘层覆盖 整个基板、栅电极和公共电极，然后在栅极绝缘层上面依次形成半导体层和。

19、掺杂半导体层 构成有源层，有源层的面积远远小于栅极绝缘层，即只在栅极绝缘层上与栅电极对应的位 置形成有源层。 0040 这里，栅极绝缘层和有源层都是通过沉积薄膜后再进行制图工艺而形成的。 0041 其中，栅极绝缘层可以采用氮化硅SiNx、硅基氧化物SiOx、氮氧化矽SiOxNy的单 层膜，也可以使用上述材料的复合膜。半导体层采用a-Si非晶硅薄膜，掺杂半导体层采用 N+a-Si非晶硅薄膜。因此，栅极绝缘层的材质分别包括：SiNx、SiOx、和SiOxNy中的一种或 多种。有源层的材质包括：半导体层a-Si非晶硅，和，欧姆接触层N+a-Si非晶硅。 0042 步骤403：在栅极绝缘层以及有源层上。

20、形成数据线、源电极和漏电极。 0043 在形成了有源层的基板上面沉积一层源金属薄膜和漏金属薄膜，然后，源使用数 据线、源电极、漏电极的制图工艺形成数据线、源电极和漏电极，同时使用刻蚀工艺刻蚀掉 暴露在外的掺杂半导体层，形成TFT沟道。 0044 其中，金属薄膜，以及漏金属薄膜可以使用Al、Mo、Cu、MoW、Cr等单层膜，或上述材 料的复合膜。即数据线、TFT的源电极和漏电极的材质分别包括：Al、Mo、Cu、MoW、和Cr中 的一种或多种。 0045 栅电极和漏电极之间包括：栅极绝缘层和有源层，而公共电极和漏电极之间只包 括栅极绝缘层。 0046 步骤404：在完成了数据线、原电极、和漏电极的。

21、基板上形成钝化层。 0047 在完成了数据线、源电极、漏电极的基板上面沉积一层钝化层薄膜，然后，制图工 艺形成形成钝化层。并且，在该钝化层中位于漏电极上的位置形成过孔。 0048 其中，钝化层薄膜可以采用SiNx、SiOx、SiOxNy的单层膜，也可以使用上述材料的 复合膜。即钝化层的材质分别包括：SiNx、SiOx、和SiOxNy中的一种或多种。 0049 步骤405：形成像素电极，完成阵列基板。 0050 在完成了钝化层的基板上面沉积一层透明导电薄膜，然后，使用像素电极的制图 工艺形成覆盖钝化层过孔的像素电极，这样，像素电极通过钝化层上的过孔和漏电极相连。 0051 其中，透明导电薄膜可以。

22、使用氧化铟锡（ITO）和氧化铟锌（IZO）单层膜，或上述材 料的多层膜。即导电薄膜的材质包括：氧化铟锡（ITO），氧化铟锌（IZO）中的一种或两种。 0052 本发明实施例中，像素电极呈条状分布，每条像素电极平行放置，相邻的两条像素 电极之间有间隔，且相邻的两条像素电极的两端分别相连，并且，至少一条像素电极的部分 区域或全部区域与对应的栅极线的部分区域重叠放置。 0053 通过上述实施例阵列基板的制作工艺，在每个像素结构中，将像素电极延伸到与 栅线对应位置上，使得一条、两条、或多条像素电极的部分区域或全部区域与栅极线的部分 区域重叠放置，这样，在像素电极与栅极线之间产生一个额外的存储电容C g。

23、s1 ，该像素电极 与栅极线之间的存储电容C gs1 与像素电极与公共电极之间的存储电容C st 可根据像素电极 的宽度变化同步增大或减少，从而，可以有效减小跳变电压V p 对工艺中像素电极的宽度a 变化的敏感度，进一步降低了TFT-LCD因工艺出现的出现面板亮度不均的几率。并且，由于 说 明 书CN 102789099 A 5/5页 7 提高了跳变电压vp的稳定度，还可消除数据线之间的串扰，减小了Flicker和残像的发 生率，提高了画面质量。 0054 上述实施例中，采用四次构图工艺形成阵列基板，但是本发明实施例不限于此， 还可采用五次，六次，或更多次构图工艺形成阵列基板。例如：通过五次构。

24、图工艺完成 TFT-LCD阵列基板的过程包括：通过第一次构图工艺在玻璃基板上形成透明的公共电极； 通过第二次构图工艺形成栅极线和偶数条数据线。通过第三次构图工艺形成有源层、薄膜 晶体管TFT的源漏金属电极，以及奇数条数据线；通过第四次构图工艺形成钝化层以及过 孔；沉积透明导电层，通过第五次构图工艺形成像素电极。其中，第五次构图工艺形成的像 素电极呈条状分布，每条像素电极平行放置，相邻的两条像素电极之间有间隔，且相邻的两 条像素电极的两端分别相连，并且，至少一条像素电极的部分区域或全部区域与所述栅极 线的部分区域重叠放置。其他具体的制作流程就不再累述。 0055 当然本发明实施例中，液晶显示器阵。

25、列基板可只包括一个上述像素结构，其他像 素结构与现有技术中一致；也可以包括两个，三个或多个上述像素结构。 0056 本发明实施例中，液晶显示器阵列基板的像素结构中，像素电极呈条状分布，并 且，至少一条像素电极的部分区域或全部区域与所述栅极线的部分区域重叠放置。这样，像 素电极与栅极线之间的存储电容C gsl 与像素电极与公共电极之间的存储电容C st 可根据像 素电极的宽度a变化同步增大或减少，从而，降低跃变电压V p 对工艺中像素电极的宽度 a变化的敏感度，进一步降低了TFT-LCD因工艺出现的面板亮度不均的几率，提高画面质量 的稳定性。 0057 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。 说 明 书CN 102789099 A 1/3页 8 图1 图2 说 明 书 附 图CN 102789099 A 2/3页 9 图3 说 明 书 附 图CN 102789099 A 3/3页 10 图4 说 明 书 附 图CN 102789099 A 10 。