具有多级状态信令的存储器系统和用于操作其的方法.pdf

具有多级状态信令的存储器系统和用于操作其的方法
    背景技术 现代的存储器系统包括可以单独操作的多个存储器芯片， 以便一些存储器芯片可 能在给定时间忙于处理指令， 而其他则空闲且准备好接收要处理的指令。传统的存储器系 统包括操作状态指示器， 其当存储器系统中的存储器芯片中的任一或任何多个存储器芯片 忙于处理指令时传输指示第一逻辑、 例如逻辑 0 状态的二进制逻辑信号， 仅当在存储器系 统中的所有存储器芯片空闲且准备好接收指令时传输指示第二逻辑状态 ( 第一逻辑状态 的相反 )、 例如逻辑 1 的二进制逻辑信号。还应该注意， 该状态信令方法不能识别多少或哪 个具体的存储器芯片是忙的还是闲的。
     虽然在包括很小数量的存储器芯片的小存储器系统中可接受上述状态信令方法， 但是， 应该理解， 在更大量存储器芯片中， 在上述状态信令方法中表现出低效。 例如， 如果大 量存储器芯片中的仅一个是忙的， 则存储器控制器将不接收准备就绪状态信号， 且将必须 等待向当前空闲的存储器芯片发送附加的指令， 直到一个忙的存储器芯片完成其处理操作 且变得空闲， 即使其他空闲存储器芯片准备好接收指令。 因此， 存储器控制器不能从二进制 逻辑状态信号中分辨存储器芯片中的哪一个是忙的。鉴于此， 寻找更多的智能方案以用于 在存储器系统中的状态信令。
     发明内容 在一个实施例中， 公开了一种存储器系统。 该存储器系统包括状态电路， 具有电连 接到多个存储器芯片的每个的各个状态焊盘 (status pad) 的公共状态节点。该存储器系 统还包括多个电阻器， 安置于状态电路内以定义用于在公共状态节点处生成不同电压电平 的分压器网络。不同电压电平的每个指示多个存储器芯片的具体操作状态组合。而且， 多 个存储器芯片的每个处于第一操作状态中或第二操作状态中。另外， 不同电压电平分布在 从电源电压电平延伸到参考地电压电平的电压范围内。
     在一个实施例中， 公开了一种包括组件级状态指示器电路的存储器系统。该存储 器系统包括多个存储器组件， 每个包括被定义为传送指示存储器组件状态的电信号的各个 状态引脚。存储器系统还包括多个电阻器， 分别连接在多个存储器组件的状态引脚和系统 级状态节点之间。多个电阻器的每个具有不同的电阻水平。而且， 所述多个电阻器形成分 压器网络， 以便流过多个存储器组件的各个唯一组合的状态引脚的电流在系统级状态节点 处生成唯一电压。 所述唯一电压指示所述多个存储器组件中的哪些处于第一操作状态中以 及所述多个存储器组件中的那些处于第二操作状态。
     在一个实施例中， 公开了一种包括芯片级状态指示器电路的存储器系统。该存储 器系统包括多个存储器芯片。多个存储器芯片的每个包括状态焊盘。在给定的状态焊盘处 出现的电信号指示包括给定的状态焊盘的存储器芯片的操作状态。 多个存储器芯片的每个 还包括状态电路， 从状态焊盘延伸到参考地电势， 且包括串联连接在状态焊盘和参考地电 势之间的开漏极输出器件和第一电阻器二者。 所述多个存储器芯片的状态焊盘连接到公共 状态节点。所述多个存储器芯片的第一电阻器形成分压器网络， 以便所述流过不同数量的
     多个存储器芯片的状态焊盘的电流在公共状态节点处分别生成不同电压电平。 在公共状态 节点处的不同电压电平的每个指示所述多个存储器芯片中的多少处于第一操作状态以及 所述多个存储器芯片中的多少处于第二操作状态。
     在一个实施例中， 公开了一种包括芯片级状态指示器电路的存储器系统。该存储 器系统包括多个存储器芯片。所述多个存储器芯片的每个包括状态焊盘。在给定的状态焊 盘处出现的电信号指示包括给定的状态焊盘的存储器芯片的操作状态。 多个存储器芯片的 每个还包括从状态焊盘延伸到参考地电势的状态电路。 状态电路包括串联连接在状态焊盘 和参考地电势之间的开漏极输出器件和第一电阻器二者。 第一电阻器的每个具有不同的电 阻水平。该存储器系统还包括多个第二电阻器。每个第二电阻器连接在唯一的一对状态焊 盘和公共状态节点之间， 以便每个状态焊盘连接到第二电阻器之一。多个第二电阻器的每 个具有不同的电阻水平。所述多个存储器芯片的第一电阻器和第二电阻器形成分压器网 络， 以便流过多个存储器芯片的每个唯一组合的状态电路的电流在公共状态节点处生成唯 一电压电平。 所述唯一电压电平指示所述多个存储器芯片中的哪个或哪些处于第一操作状 态以及所述多个存储器芯片中的哪个或哪些处于第二操作状态。
     在一个实施例中， 公开了用于操作存储器系统的方法。该方法包括操作存储器系 统的状态电路。 状态电路包括电连接到多个存储器芯片的每个的各个状态焊盘的公共状态 节点。该状态电路还包括多个电阻器， 安置为定义用于在公共状态节点处生成不同电压电 平的分压器网络。不同电压电平的每个指示多个存储器芯片的具体操作状态组合。多个存 储器芯片的每个处于第一操作状态或第二操作状态。而且， 不同电压电平分布在从电源电 压电平延伸到参考地电压电平的电压范围内。 该方法还包括用于测量在公共状态节点处的 电压电平的操作。 该方法还包括使用测量的电压电平来确定所述多个存储器芯片中的哪些 处于第一操作状态以及所述多个存储器芯片中的哪些处于第二操作状态。
     从以下详细描述、 所附权利要求和附图， 通过本发明的示例形式来例示， 本发明的 其他方面和优势将变得更明显。 附图说明
     图 1 示出了根据本发明的一个实施例的被定义为提供单级状态指示电路的存储 器系统。
     图 2 示出了根据本发明的一个实施例的被定义为提供组件级状态指示电路的存 储器系统。
     图 3 示出了根据本发明的一个实施例的存储器系统的组件级状态指示电路的示 例操作的表。
     图 4 示出了根据本发明的一个实施例的被定义为提供芯片级状态指示电路的存 储器系统。
     图 5 示出了根据本发明的一个实施例的存储器系统的芯片级状态指示电路的示 例操作的表。
     图 6 示出了根据本发明的另一个实施例的被定义为提供芯片级状态指示电路的 存储器系统。
     图 7 示出了根据本发明的一个实施例的存储器系统的芯片级状态指示电路的示例操作的表 ； 以及
     图 8 示出根据本发明的一个实施例的用于操作存储器系统的方法。 具体实施方式
     在以下描述中， 阐述多个具体细节以便提供本发明的全面的理解。但是， 将理解， 对本领域技术人员来说， 本发明可以被实现而不需要那些具体细节中的一些或全部。在其 他例子中， 没有详细描述公知处理操作， 以便不会不必要地混淆本发明。
     图 1 示出了根据本发明的一个实施例的被定义为提供单级状态指示电路的存储 器系统 100。该系统 100 包括存储器控制器 101 和多个存储器组件 (103A-103n)。在一 个实施例中， 存储器控制器 101 是闪存控制器， 存储器组件 (103A-103n) 是闪存组件。每 个存储器组件 (103A-103n) 包括各个状态引脚 (103A-p-103n-p)。存储器组件状态引脚 (103A-p-103n-p) 的每个电连接到公共状态节点 105。该公共状态节点 105 电连接到存储 器控制器 101 的状态端口 106。由存储器组件 (103A-103n) 通过其各个存储器组件状态引 脚 (103A-p-103n-p) 在公共状态节点 105 上放置的状态信号由存储器控制器 101 监视， 以 确定存储器系统 100 作为整体是处于忙操作状态还是空闲状态。在该实施例中， 忙操作状 态指示至少一个存储器组件 (103A-103n) 正忙于处理指令。在该实施例中， 空闲状态指示 所有存储器组件 (103A-103n) 是空闲的， 且等待接收要处理的指令。应该理解， 忙操作状态 和空闲状态可以被分别概括为第一操作状态和第二操作状态。 图 1 还示出存储器组件 0(103A) 状态电路的扩展视图。应该理解， 存储器组件 0(103A) 状态电路是在其他存储器组件 1-n(103B-103n) 内的状态电路的示例。 存储器组件 0(103A) 状态电路包括在状态引脚 103A-p 和对应于大量存储器芯片 ( 芯片 0- 芯片 n) 的大 量状态焊盘 (107-0-107-n) 的每个之间的电连接。 在每个存储器芯片 ( 芯片 0- 芯片 n) 内的 状态电路包括电连接在各个状态焊盘 (107-0-107-n) 和参考地电势 111 即参考地电压电平 之间的各个开漏极器件 (113-0-113-n)。 在给定的存储器芯片 ( 芯片 0- 芯片 n) 内的开漏极 器件 (113-0-113-n) 被定义且连接为当给定的存储器芯片 ( 芯片 0- 芯片 n) 处于忙的操作 状态时使得电流能够流过给定的存储器芯片 ( 芯片 0- 芯片 n) 的状态焊盘 (107-0-107-n) 而流向参考地电势 111。而且， 在给定的存储器芯片 ( 芯片 0- 芯片 n) 内的开漏极器件 (113-0-113-n) 被定义且连接为当给定的存储器芯片 ( 芯片 0- 芯片 n) 处于空闲的操作状 态时防止电流流过给定的存储器芯片 ( 芯片 0- 芯片 n) 的状态焊盘 (107-0-107-n) 而流向 参考地电势 111。
     公共状态节点 105 还通过上拉电阻器 (RPU) 电连接到电源电压 (VCC)。如上述， 当所有存储器组件 (103A-103n) 处于空闲状态时， 防止电流流过其各个开漏极输出器件 (113-0-113-n)。在该情况下， 公共状态节点 105 通过上拉电阻器 (RPU) 向电源电压 (VCC) 的连接使得公共状态节点 105 维持指示高逻辑状态 ( 逻辑 1) 的电压电平。因此， 在存储器 系统 100 的单级状态指示电路中， 指示在公共状态节点 105 处的高逻辑状态 ( 逻辑 1) 的电 压电平是缺省情况， 且指示所有存储器组件 (103A-103n) 处于空闲操作状态。另外， 当存储 器组件 (103A-103n) 的任何忙于处理指令时， 其对应的开漏极输出器件 (113-0-113-n) 允 许电流从公共状态节点 105 向参考地电势 111 流动。因此， 在存储器系统 100 的单级状态 指示电路中， 当存储器组件 (103A-103n) 中的任意忙于处理指令时， 在公共状态节点 105 处
     的电压电平降低到指示低逻辑状态 ( 逻辑 0) 的参考地电压电平 111。以此方式， 存储器控 制器 101 能够确定是否存储器组件 (103A-103n) 中的至少一个处于忙操作状态， 或是否所 有存储器组件 (103A-103n) 都处于空闲操作状态， 即准备好接收指令。
     另外， 在一个实施例中， 存储器控制器 101 被定义为生成并分别向存储器组件 (103A-103n) 传输芯片使能信号 (CE0-CEn)， 在一个实施例中， 状态轮询命令伴随给定的芯 片使能信号 (CE0-CEn) 的传输， 这使得在公共状态节点处的电压反映对应于被传输的给定 芯片使能信号的具体存储器组件。以此方式， 该存储器控制器 101 可以轮询存储器组件 (103A-103n)， 以获得存储器系统 100 的操作状态的更详细的了解。但是， 应该理解， 存储器 组件 (103A-103n) 的轮询可能以与轮询速率成比例的因子来增加存储器系统 100 的功耗。 另外， 应该理解， 在不存在轮询存储器组件 (103A-103n) 的情况下， 需要等待在公共状态节 点 105 处的电压来指示所有存储器组件 (103A-103n) 在确信任何具体存储器组件空闲之前 都已经变得空闲。这可能导致在存储器系统 100 的操作中的低效， 原因在于， 存储器控制器 101 可能不必要地延迟向实际上空闲、 即准备好接收指令的所选存储器组件发送指令， 因 为， 存储器控制器 101 不能从公共状态节点 105 中得知所选存储器组件实际上空闲， 直到所 有存储器组件都变得空闲。 在此公开了存储器系统实施例， 其包括状态电路实施方式， 其提供在由存储器控 制器监视的公共状态节点处的不同电压电平， 其中， 不同电压电平的每个指示哪些存储器 组件是忙的还是空闲的， 多少存储器芯片是忙的还是空闲的 ( 在一个或多个存储器组件 中 )， 或哪些存储器芯片是忙的还是空闲的 ( 在一个或多个存储器组件中 )。
     图 2 示出了根据本发明的一个实施例的被定义为提供组件级状态指示电路的存 储器系统 200。系统 200 包括存储器控制器 101 和存储器组件 (103A-103n)， 如先前参考 图 1 所描述的。在组件级状态指示电路中， 电阻器 (RCMP0-RCMPn) 分别电连接在存储器组件 (103A-103n) 的状态引脚和公共状态节点 105 之间。电阻器 (RCMP0-RCMPn) 形成分压器网络， 以便流过存储器组件 (103A-103n) 的不同数量的状态引脚 (103A-p-103n-p) 的电流在公共 状态节点 105 即在系统级状态节点 105 处生成唯一电压。在公共状态节点 105 处的唯一电 压指示存储器组件 (103A-103n) 中的哪些处于第一操作状态而存储器组件 (103A-103n) 中 的哪些处于第二操作状态。在一个实施例中， 给定的存储器组件的第一操作状态是指示给 定存储器组件正处理指令的忙操作状态。 而且， 在该实施例中， 给定存储器组件的第二操作 状态是指示给定存储器组件处于空闲且等待接收要处理的指令的准备就绪状态。
     在一个实施例中， 电阻器 (RCMP0-RCMPn) 的每个的电阻值基本上相等。 在该实施例中， 在公共状态节点 105 处的具体电压电平指示存储器组件 (103A-103n) 中的多少处于忙操作 状态， 多少处于准备就绪 ( 空闲 ) 操作状态。在另一个实施例中， 电阻器 (RCMP0-RCMPn) 的每 个的电阻值是唯一的。在该实施例中， 在公共状态节点 105 处的具体电压电平指示存储器 组件 (103A-103n) 中的具体组合处于忙操作状态还是处于准备就绪 ( 空闲 ) 操作状态。
     图 3 示出了根据本发明的一个实施例的存储器系统 200 的组件级状态指示电路的 示例操作的表。在图 3 的例子中， 存在两个存储器组件， 存储器组件 0(103A) 和存储器组件 1(103B)。 电阻器 RCMP0 具有 1000 欧姆 (ohm) 的电阻值， 电阻器 RCMP1 具有 2000 欧姆的电阻值， 以便电阻器 RCMP0 和 RCMP1 的并行电阻是 667 欧姆。当存储器组件 0 和 1(103A 和 103B) 两者 都处于忙操作状态时， 电流流过电阻器 RCMP0 和 RCMP1 二者， 由此在公共状态节点处建立 2.25V
     的电压电平， 其对应于来自 3.00V 的电源电平 (VCC) 的 750 毫伏 (mV) 的电压步阶。当存储 器组件 0(103A) 处于忙操作状态且存储器组件 1(103B) 处于准备就绪操作状态时， 电流流 过电阻器 RCMP0 而不流过电阻器 RCMP1， 由此在公共状态节点处建立 2.00V 的电压电平， 其对应 于来自可能在公共状态节点 105 处的次高电压电平 (2.25V) 的 250mV 的电压步阶。
     当存储器组件 0(103A) 处于准备就绪操作状态且存储器组件 1(103B) 处于忙操作 状态时， 电流流过电阻器 RCMP1 而不流过电阻器 RCMP0， 由此在公共状态节点处建立 1.50V 的电 压电平， 其对应于来自可能在公共状态节点 105 处的次高电压电平 (2.00V) 的 500mV 的电 压步阶。当存储器组件 0 和 1(103A 和 103B) 两者都处于准备就绪操作状态时， 电流不流过 电阻器 RCMP0 和 RCMP1 中的任意一个， 由此在公共状态节点处建立 3.00V 的电源级电压电平。
     给定图 2 的组件级状态指示电路的结构和图 3 的示例操作， 应该理解， 由电阻器 (RCMP0-RCMPn) 形成的分压器网络允许从在公共状态节点 105 处的单个电压电平值的测量来 收集 (glean) 存储器组件 (103A-103n) 的组合操作状态。另外， 如果电阻器 (RCMP0-RCMPn) 的每个具有相等的电阻值， 则在公共状态节点处测量的单个电压电平值将指示存储器组件 (103A-103n) 中的多少是忙的， 多少是空闲的。另外， 如果电阻器 (RCMP0-RCMPn) 的每个具有 不同的、 即唯一的电阻值， 则在公共状态节点处测量的单个电压电平值将指示存储器组件 (103A-103n) 中的哪些是忙的， 哪些是空闲的。
     图 4 示出了根据本发明的一个实施例的被定义为提供芯片级状态指示电路的存 储器系统 400。系统 400 包括存储器控制器 401 和多个存储器组件 (403A-403n)。在一个 实施例中， 存储器控制器 401 是闪存控制器， 且存储器组件 (403A-403n) 是闪存组件。每 个存储器组件 (403A-403n) 包括各个状态引脚 (403A-p-403n-p)。存储器组件状态引脚 (403A-p-403n-p) 的每个电连接到公共状态节点 405。该公共状态节点 405 电连接到存储 器控制器 401 的状态端口 406。
     图 4 还示出存储器组件 0(403A) 状态电路的扩展视图。应该理解， 存储器组件 0(403A) 状态电路是在其他存储器组件 1-n(403B-403n) 内的状态电路的示例。 存储器组件 0(403A) 状态电路包括在状态引脚 403A-p 和对应于大量存储器芯片 ( 芯片 0- 芯片 n) 的大 量状态焊盘 (407-0-407-n) 的每个之间的电连接。在每个存储器芯片 ( 芯片 0- 芯片 n) 内 的状态电路包括电连接在各个状态焊盘 (407-0-407-n) 和参考地电势 111 即参考地电压电 平之间的各个开漏极器件 (113-0-113-n)。
     在给定的存储器芯片 ( 芯片 0- 芯片 n) 内的开漏极器件 (113-0-113-n) 被定义且 连接为， 当给定的存储器芯片 ( 芯片 0- 芯片 n) 处于忙的操作状态时使能流过给定的存储 器芯片 ( 芯片 0- 芯片 n) 的状态焊盘 (407-0-407-n) 流向参考地电势 111 的电流。而且， 在给定的存储器芯片 ( 芯片 0- 芯片 n) 内的开漏极器件 (113-0-113-n) 被定义且连接为， 当给定的存储器芯片 ( 芯片 0- 芯片 n) 处于空闲的操作状态时防止流过给定的存储器芯片 ( 芯片 0- 芯片 n) 的状态焊盘 (407-0-407-n) 流向参考地电势 111 的电流。
     另 外， 在 芯 片 级 状 态 指 示 电 路 中， 电 阻 器 (RD0-RDn) 分 别 电 连 接 在 存 储 器 组 件 (403A-403n) 的状态焊盘 (407-0-407-n) 和参考地电势 111 之间。在图 4 的示例实施例中， 电阻器 (RD0-RDn) 分别电连接在开漏极器件 (113-0-113-n) 和参考地电势 111 之间。但是， 在另一实施例中， 电阻器 (RD0-RDn) 可以分别电连接在开漏极器件 (113-0-113-n) 和对应的 状态焊盘 (407-0-407-n) 之间。而且， 在图 4 的示例实施例中， 电阻器 (RD0-RDn) 分别置于存储器芯片 (407-0-407-n) 之内。在该实施例中， 电阻器 (RD0-RDn) 可以相同地定义为使能存 储器芯片 (407-0-407-n) 的相同制造。 但是， 在另一实施例中， 电阻器 (RD0-RDn) 可以分别置 于存储器芯片 (407-0-407-n) 外， 以便电连接存储器芯片 (407-0-407-n) 的对应接口。在 该实施例中， 电阻器 (RD0-RDn) 可以不同， 而不需要存储器芯片 (407-0-407-n) 不同。
     电阻器 (RD0-RDn) 形成分压器网络， 以便流过存储器芯片 (103A-103n) 的不同数量 的状态焊盘 (407-0-407-n) 的电流在公共状态节点 405 即在系统级状态节点 405 处生成 不同电压电平。在电阻器 (RD0-RDn) 的每个具有相等电阻值的该实施例中， 在公共状态节点 405 处的不同电压电平的每个指示多个存储器芯片 (407-0-407-n) 中的多少处于第一操作 状态以及多个存储器芯片 (407-0-407-n) 中的多少处于第二操作状态。在电阻器 (RD0-RDn) 的每个具有不同电阻值的该实施例中， 在公共状态节点 405 处的不同电压电平的每个指示 所述多个存储器芯片 (407-0-407-n) 中的哪些处于第一操作状态以及所述多个存储器芯 片 (407-0-407-n) 中的哪些处于第二操作状态。在一个实施例中， 给定的存储器芯片的第 一操作状态是指示给定的存储器组件正处理指令的忙操作状态。 而且， 在该实施例中， 给定 存储器芯片的第二操作状态是指示给定存储器组件处于空闲且等待接收要处理的指令的 准备就绪状态。 图 4 还示出公共状态节点 405 还通过多个上拉电阻器 (RPU0-RPUn) 而电连接到电源 电压 (VCC)。在图 4 的示例实施例中， 上拉电阻器 (RPU0-RPUn) 被示出为置于存储器控制器 401 中。但是， 应该理解， 在其他实施例中， 上拉电阻器 (RPU0-RPUn) 可以被置于存储器控制器 401 外， 只要上拉电阻器 (RPU0-RPUn) 电连接在电源电压 (VCC) 和公共状态节点 405 之间。
     上 拉 电 阻 器 (RPU0-RPUn) 分 别 与 存 储 器 组 件 (403A-403n) 相 关。 上 拉 电 阻 器 (RPU0-RPUn) 的每个串联连接到以电阻器 (RGATE0-RGATEn) 为代表的各个栅极， 其可被控制作为开 关来使能或禁用流过包括各个栅极的分支的电流。因此， 栅极电阻器 (RGATE0-RGATEn) 被用于 控制哪些上拉电阻器 (RPU0-RPUn) 在存储器系统 400 的芯片级状态指示电路中是活跃的。在 一个实施例中， 栅极电阻器 (RGATE0-RGATEn) 的控制被绑定于与存储器组件 (403A-403n) 相关 的芯片使能信号 (CE0-CEn)， 以便给定的芯片使能信号 (CE0-CEn) 的赋值将使得对应的栅 极电阻器 (RGATE0-RGATEn) 允许电流流过其上拉电阻器 (RPU0-RPUn) 分支， 由此使能在存储器系统 400 的芯片级状态指示电路中的对应的上拉电阻器 (RPU0-RPUn)。
     应该理解， 上拉电阻器 (RPU0-RPUn) 当使能时被包括在由电阻器 (RD0-RDn) 定义的分 压器网络中。在该角色中， 电阻器 (RPU0-RPUn) 用于对在电源电压 (VCC) 和参考地电势 111 之间延伸的电压范围分段， 以便在公共状态节点 405 处的给定的连续电压段被唯一地分配 给给定的存储器组件 (403A-403n)。因此， 当使能给定的上拉电阻器 (RPU0-RPUn) 时， 在公共 状态节点 405 处出现的电压电平指示在对应于给定的上拉电阻器 (RPU0-RPUn) 的存储器组件 (403A-403n) 内的存储器芯片 ( 芯片 0- 芯片 n) 的操作状态。
     图 5 示出了根据本发明的一个实施例的存储器系统 400 的芯片级状态指示电路的 示例操作的表。在图 4 的例子中， 存在四个存储器组件， 存储器组件 0(403A) 到存储器组 件 3(403D)。存在对应于存储器组件 0 到 3(403A-403D) 的四个上拉电阻器 (RPU0-RPU3)。这 四个上拉电阻器 (RPU0-RPU3) 分别具有 1000 欧姆、 14200 欧姆、 30000 欧姆和 48000 欧姆的电 阻值。当通过对应的芯片使能信号 (CE0-CE3) 来选择具体存储器组件 (403A-403D) 时， 使 能对应的上拉电阻器 (RPU0-RPU3)。在图 5 的表中， 在″ CE″栏中示出赋值的芯片使能信号
     (CE0-CE3)， 在″ RPU″栏中示出使能的上拉电阻器 (RPU0-RPU3) 的对应电阻值。而且， 在图 5 的例子中， 在每个存储器组件 0 到 3(403A-403D) 中实现的存储器芯片 ( 芯片 0- 芯片 3) 中 的电阻器 (RD0-RD3) 的每个具有 20000 欧姆的相等的电阻值。在″ RPD″栏中示出在芯片级 状态电路中的当前使能的电阻器 (RD0-RDn) 的并行电阻。 因此， 在图 5 的例子中， 在对应于赋 值的芯片使能信号 (CE0-CE3) 的存储器组件 (403A-403D) 中， 在公共状态节点 405 处测量 的电压电平 ( 如在″ VBusy″栏中示出 ) 指示存储器芯片 ( 芯片 0- 芯片 3) 中多少处于忙操 作状态， 多少处于准备就绪操作状态。
     给定图 4 的芯片级状态指示电路的结构和图 5 的示例操作， 应该理解， 由电阻器 (RD0-RDn) 和 (RPU0-RPU3) 形成的分压器网络允许从在公共状态节点 405 处的单个电压电平值 的测量来收集所选存储器组件 (403A-403n) 中的存储器芯片 ( 芯片 0- 芯片 n) 的组合操作 状态。另外， 如果电阻器 (RD0-RDn) 的每个具有相等的电阻值， 则在公共状态节点处测量的 单个电压电平值将指示在所选存储器组件 (403A-103D) 中的存储器芯片 ( 芯片 0- 芯片 n) 中多少是忙的， 多少是准备好的。 另外， 如果电阻器 (RD0-RDn) 的每个具有不同即唯一的电阻 值， 则在公共状态节点处测量的单个电压电平值将指示在所选存储器组件 (403A-403D) 中 的具体存储器芯片 ( 芯片 0- 芯片 n) 中哪些是忙的， 哪些是准备好的。 图 6 示出了根据本发明的另一个实施例的被定义以提供芯片级状态指示电路 的存储器系统 600。存储器系统 600 类似于存储器系统 400 之处在于， 其包括存储器控 制器 401 和上拉电阻器 (RPU0-RPU3)， 如参考图 4 的存储器系统 400 先前描述的。存储器系 统 600 包括存储器组件 (603A-603n)， 其分别具有电连接到公共状态节点 405 的状态引脚 (603A-p-603n-p)。如上所述， 该公共状态节点 405 电连接到存储器控制器 401 的状态端口 406。
     存储器系统 600 不同于存储器系统 400 之处在于， 分压器网络以及芯片级状态 指示电路的实施方式。如在存储器组件 0(603A) 状态电路的扩展图中所示， 存储器芯片 ( 芯片 0- 芯片 n) 包括以与先前参考图 4 的存储器系统 400 描述的相同方式布置的电阻器 (RD0-RDn)。但是， 在存储器组件 (603A-603D) 中， 附加的电阻器 (RDP0_1， RDP2_3， ...RDPn-1_n) 置 于存储器芯片 ( 芯片 0- 芯片 n) 外的状态电路内， 以便附加电阻器 (RDP0_1， RDP2_3， ...RDPn-1_n) 的每个电连接在唯一成对的状态焊盘 (607-0-607-n) 和公共状态节点 405 之间， 以便每个 状态焊盘 (607-0-607-n) 连接到附加电阻器 (RDP0_1， RDP2_3， ...RDPn-1_n) 之一。
     在一个实施例中， 电阻器 (RD0-RDn) 被定义为具有基本上相等的电阻水平， 以便 以类似的方式定义存储器芯片 ( 芯片 0- 芯片 n)。而且， 在该实施例中， 附加的电阻器 (RDP0_1， RDP2_3， ...RDPn-1_n) 被定义为每个具有不同的电阻水平。因此， 附加的电阻器 (RDP0_1， RDP2_3， ...RDPn-1_n) 还用于对在公共状态节点 405 处的可能的电压电平分段， 以便在公共状态 节点 405 处测量的具体电压电平指示在所选存储器组件 (603A-603n) 内的存储器芯片 ( 芯 片 0- 芯片 n) 的具体分组的操作， 即存储器芯片 ( 芯片 0- 芯片 n) 的具体操作状态组合。 另 外， 应该理解， 附加的电阻器 (RDP0_1， RDP2_3， ...RDPn-1_n) 可以被实现在存储器芯片 ( 芯片 0- 芯 片 n) 外， 诸如在存储器组件 (603A-603n) 的印刷电路板 (PCB) 上， 由此提供在存储器芯片 ( 芯片 0- 芯片 n) 的可能的操作状态组合之间进一步对在公共状态节点 405 处的可能的电 压电平分段的经济且直接的方式。
     图 7 示出了根据本发明的一个实施例的存储器系统 600 的芯片级状态指示电路的
     示例操作的表。在图 7 的例子中， 存在四个存储器组件， 存储器组件 0(603A) 到存储器组 件 3(603D)。存在对应于存储器组件 0 到 3(603A-603D) 的四个上拉电阻器 (RPU0-RPU3)。这 四个上拉电阻器 (RPU0-RPU3) 分别具有 64000 欧姆、 16000 欧姆、 4000 欧姆和 1000 欧姆的电 阻值。当通过对应的芯片使能信号 (CE0-CE3) 来选择具体存储器组件 (603A-603D) 时， 使 能对应的上拉电阻器 (RPU0-RPU3)。在图 7 的表中， 在″ CE″栏中示出赋值的芯片使能信号 (CE0-CE3)， 在″ RPU″栏中示出使能的上拉电阻器 (RPU0-RPU3) 的对应电阻值。
     而且， 在图 7 的例子中， 在每个存储器组件 0 到 3(603A-603D) 中实现的存储器芯 片 ( 芯片 0- 芯片 3) 中的电阻器 (RD0-RD3) 的每个分别具有 1750 欧姆 (ohm)、 2750 欧姆、 4000 欧姆和 5000 欧姆的不同电阻值。在″ RD1||RD0″和″ RD3||RD2″栏中示出在当前使能的 芯片级电阻器 (RD0-RDn) 的并行电阻。在″ RPD″栏中示出在芯片级状态电路中的当前使能 的电阻器 (RPU0-RPU3) 和 (RD0-RDn) 的总电阻。
     因此， 在图 7 的例子中， 在对应于赋值的芯片使能信号 (CE0-CE3) 的存储器组件 (603A-603D) 中， 在公共状态节点 405 处测量的电压电平 ( 如在″ VBusy″栏中示出 ) 指示存 储器芯片 ( 芯片 0- 芯片 3) 中哪些处于忙操作状态， 哪些处于准备就绪操作状态。给定图 6 的芯片级状态指示电路的结构和图 7 的示例操作， 应该理解， 由电阻器 (RD0-RDn)、 (RDP0_1， RDP2_3， ...RDPn-1_n) 和 (RPU0-RPU3) 形成的分压器网络允许从在公共状态节点 405 处的单个电压 电平值的测量来收集所选存储器组件 (603A-603n) 中的存储器芯片 ( 芯片 0- 芯片 n) 的组 合操作状态。
     图 8 示出根据本发明的一个实施例的用于操作存储器系统的方法。该方法包括操 作 801， 其中操作存储器系统的状态电路。 该状态电路包括电连接到多个存储器芯片的每个 的各个状态焊盘的公共状态节点， 诸如电连接到在上述实施例中的存储器芯片 ( 芯片 0- 芯 片 n) 的状态焊盘 (107-0-107-n， 407-0-407-n， 607-0-607-n) 的公共状态节点 (105/405)。 该状态电路还包括多个电阻器， 安置以定义用于在公共状态节点处生成不同电压电平的分 压器网络， 诸如在上述实施例中的电阻器 (RCMP0-RCMPn， RD0-RDn， RDP0_1-RDPn-1_n， RPU， RPU0-RPUn)。不 同电压电平的每个指示多个存储器芯片的不同操作状态组合。
     更具体地， 多个存储器芯片的每个处于第一操作状态中或第二操作状态中。在一 个实施例中， 给定的存储器芯片的第一操作状态是指示给定的存储器芯片正处理指令的忙 操作状态， 给定的存储器芯片的第二操作状态是指示给定的存储器芯片是空闲的且等待接 收要处理的指令的准备就绪状态。而且， 在公共状态节点处可能的不同电压电平分布在从 电源电压电平延伸到参考地电压电平的电压范围内。
     该方法还包括操作 803， 用于测量在公共状态节点处的电压电平。然后， 进行操作 805， 使用所测量的电压电平来确定所述多个存储器芯片中的哪些处于第一操作状态中以 及所述多个存储器芯片中的哪些处于第二操作状态。在一个实施例中， 所述不同电压电平 的每个指示不同数量的多个存储器芯片在第一操作状态还是第二操作状态下。 在另一个实 施例中， 所述不同电压电平的每个指示多个存储器芯片中的不同组合即哪些在第一操作状 态下， 哪些在第二操作状态下。
     该方法还可以包括用于发出芯片使能信号来选择多个存储器组件中的具体存储 器组件的操作。多个存储器组件的每个包括多个存储器芯片的分离的实例。因此， 发出芯 片使能信号来选择具体的存储器组件使得在公共状态节点处的电压电平传输所选择的具体存储器组件的多个存储器芯片的组合操作状态。
     该方法还包括以下操作， 其用于生成查找表， 来指定所述多个存储器芯片中的哪 些在公共状态节点处的不同电压电平的每个处处于第一操作状态还是第二操作状态。然 后， 使用在公共状态节点处测量的电压电平来通过在测量的电压电平处查询查找表， 来确 定所述多个存储器芯片中的哪些处于第一操作状态以及所述多个存储器芯片中的哪些处 于第二操作状态。在一个实施例中， 查找表包括在公共状态节点处可能的不同电压电平的 子集。该子集可以基于用户定义的存储器系统状态分辨率。例如， 如果用户关心可能的存 储器芯片操作状态情况的子集， 则可以定义查找表来通过排除其他可能的操作状态情况来 代表存储器芯片操作状态情况的子集。
     应该理解， 在此讨论的存储器组件、 存储器芯片和存储器控制器包括在此未描述 以避免不必要地混淆本发明的附加的电路和组件。 另外， 应该理解， 在此公开的存储器系统 包括状态电路和相关组件， 被定义为可兼容的且与各种存储器组件、 存储器芯片和存储器 控制器的附加电路相接口。
     应该理解， 在此公开的各种存储器系统状态电路实施例中所示的分压器网络拓补 可以有效地在现有存储器系统中实现。而且， 在状态电路内形成的这些分压器网络的电阻 器提供降低在状态电路内的宿电流的另外好处， 由此提供存储器系统的功耗的增加的效 率。 另外， 状态电路内的分压器网络的电阻器在一些实施例中提供短级别的过渡时间、 以及 相应地更短的电压步阶。
     在此描述的本发明可以被实现为在计算机可读介质上的计算机可读代码。例如， 该计算机可读代码可以包括其中存储了对应于存储器芯片的一个或多个布局的布局数据 文件。 在此提到的计算机可读介质是可以存储由计算机系统能够读取的数据的任意数据存 储器件。 计算机可读介质的例子包括硬盘、 附接网络存储器 (NAS)、 只读存储器、 随机存取存 储器、 CD-ROM、 CD-R、 CD-RW、 磁带和其他光纤和非光纤数据存储器件。计算机可读介质还可 以被分布在耦接计算机系统的网络上， 以便以分布方式存储和执行计算机可读代码。
     在此描述的形成本发明的部分的任意操作是有用的机器操作。 本发明还涉及用于 进行这些操作的器件或装置。 该装置可以特别构造为用于所需要的目的， 诸如专用计算机。 当被定义为专用计算机时， 该计算机还可以进行不是专用目的部分的其他处理、 程序执行 或例程， 而仍然能够操作用于专用目的。或者， 可以通过由在计算机存储器、 缓存中存储或 通过网络获得的一个或多个计算机程序来选择性地激活或配置的通用计算机来处理操作。 当在网络上获得数据时， 可以通过在网络上的其他计算机、 例如计算机资源云来处理数据。
     本发明的实施例还可以被定义为从一个状态向另一个状态变换数据的机器。 数据 可以表示能够被表示为电信号和电操纵数据的产品。 变换的数据可以在一些情况下可视地 在显示器上描绘， 表示来源于数据的变换的物理对象。 通常， 变换的数据可以被保存到存储 器， 或以使能物理和有形对象的构造或描绘的具体形式。 在一些实施例中， 可以通过处理器 来进行该操纵。在这种例子中， 处理器因而将数据从一个事物变换为另一个。另外， 由可以 在网络上连接的一个或多个机器或处理器来处理这些方法。 每个机器可以将数据从一个状 态或事物变换到另一个， 还可以处理数据， 保存数据到存储器， 在网络上传输数据， 显示结 果， 或将结果通信传输到另一机器。
     还应该理解， 在此公开的存储器系统可以被制造为半导体器件或芯片的部分。在诸如集成电路、 存储器单元等的半导体器件的制造中， 进行一系列制造操作来定义半导体 晶片上的特征。该晶片包括以在硅衬底上定义的多级结构的形式的集成电路器件。在衬底 级， 形成具有扩散区域的晶体管器件。 在随后级中， 之间连接的金属线被布图且电连接到晶 体管器件以定义期望的集成电路器件。而且， 布图的导电层通过介电材料与其他导电层绝 缘。
     虽然根据各个实施例描述了本发明， 但是将理解， 本领域技术人员在阅读先前说 明书并研究附图之后， 将实现各种替换、 添加、 转换及其等同。 因此， 意图本发明包括所有这 种替换、 添加、 转换及其等同， 其落入在本发明的真实精神和范围内。