解/编码器，带编/解码器的 重放装置和带编码器的记录装置 本发明涉及记录装置和重放装置，能够在/从记录介质，例如一个记录盘和一个记录磁带上记录/重放数据，诸如音乐信号，并涉及装在这些记录/重放装置上的编码电路。
能够在其上记录音频数据的用户数据可再写的磁光盘在本领域中已经公知。在那些盘介质中，特别是使用缓冲存储器改进的这种耐冲击功能的盘可以实现。
例如，在使用磁光盘能记录/重放音频数据的磁光盘系统中，在重放操作期间，从磁光盘中读出的音频数据，以高速率继续地写入缓冲器RAM中，反过来，音频数据以低速率连续地从缓冲器RAM中读出，以便把这些音频数据解调为音频重放信号。在重放操作期间，音频数据在缓冲器RAM中连续地保持一定的量。其结果是，即使当由于外界施加的振动发生磁迹跳变并从磁光盘的数据读出操作被暂时中断时，音频数据也能够连续地从缓冲器RAM读出，以便音频重放信号能够被输出，而没有任何中断。
此外，在记录操作期间，输入音频数据是以速率一次性连续写入缓冲器RAM，和一次性存储的音频数据继续地从其读出被提供到记录头，以致音频数据记录在磁光盘上。
如图1A中所示的，在上述磁光盘系统中的起记录介质作用的磁光盘中的记录磁迹是由多个组构成的。如图1B中所表明的，一个组是由具有4个扇区(1扇区＝2352个字节)地子数据区和具有32个扇区的主数据区构成。在该磁光盘中，在记录操作期间，一个组被用作最小单元。一个组相当于该磁光盘的2至3个磁迹。应该明白的是，地址记录在盘的每一个扇区上。
4个扇的子数据区被用作子数据和链接区，反过来TOC(目录表)数据和音频数据记录在32个扇区的主数据区中。
上述的扇区进一步再细分成声组。如图1C和图1D中所示的，2个扇区被细分成11个声组。2332个字节可用于一个扇区中的数据(＝2352字节)，而1声组相应于2332字节×2扇区÷11＝424字节/声组。在由424个字节/声组组成的声组中，被分为左声道和右声道的数据，以记录音频信号1声组是对应于11.6毫秒音频数据量。在左声道或右声道中构成数据区域的212字节叫做声帧。
在以这种格式已经记录在盘上的数据经缓冲器RAM记录或重放的情况下，数据记录操作在缓冲器RAM的扇区单元中完成。有关缓冲器RAM的存取地址是由扇区中的扇区地址和字节地址(0到2351字节)来处理。根据扇区地址和字节地址执行缓冲器RAM的数据读出/写入操作。
在上面说明的磁光盘系统中，两类时钟用在记录信号处理电路系统和重放信号处理电路系统中，这样的两个时钟相互是不同步的。
在重放装置的处理系统中，从盘中读出的数据用EFM(8-14调制)解码方式解码，还用ECC纠错码进一步处理，并被扇区解码。因此，最后处理/解码数据存储在缓冲器RAM中。扩展处理是对从相应于音频压缩处理的缓冲器RAM中读出的数据执行的。因此，就得到重放的音频数据。由于EFM信号被EFM解码，即从盘读出的数据包含有盘的抖动分量，在EFM解码过程期间，使用这样的时钟与盘旋转同步。换句话说，用PLL电路从EFM信号提取的时钟(PLL数据时钟)被利用了。
从另一方面来说，从晶体振荡器系统产生的主时钟被用在ECC处理电路之后的处理电路中。
此外，在记录装置的处理系统中，在输入信号被音频压缩编码之后，编码数据被存储在缓冲器RAM。然后从缓冲器RAM读出的数据经过扇区编码、ECC编码和EFM调制处理，处理后的数据提供到磁头。在这些处理操作中，采用从晶体振荡器系统产生的主时钟。
从另一方面来说，用从盘上该组提取的信息注入到PLL电路产生的时钟(PLL组时钟)用于盘旋转的伺服控制。
在图2和图3中，表示包括这样两个时钟信号系统的通常的重放装置的信号处理块(解码系统)，和包括这样两个时钟信号系统的通常读出装置的信号处理块(编码系统)。
在图2中表示了用于记录在重放装置中盘101上的音频信号的解码系统的装置。
盘101用从光头103来的激光照射，同时由主轴电机102以恒速旋转。
光头103把从盘101得到的反射光的检测信号输出到RF放大器104。RF放大器104从反射光的检测信号中提取重放RF信号。然后，该重放RF信号被数字化，以得到等于从盘101重放数据的EFM(8到14调制)信号。
该EFM信号加到EFM解码器105、PLL时间发生器106和EFM同步检测单元107。
EFM同步检测单元107检测在EFM信号帧中的同步图形。PLL时间发生器106检测EFM信号的边缘，然后把该检测边缘的输出加到PLL电路，以便产生PLL数据时钟PLCK。该PLL数据时钟PLCK与盘101的旋转同步，因此，该时钟包含了盘101的旋转抖动分量。
此外，PLL时间发生器106根据PLL数据时钟PLCK和EFM同步信号产生各种各样的时间信号。
EFM解码器105利用PLL数据时钟PLCK执行EFM解调处理，并把EFM解调的数据传送到数据总线110。由子码检测单元108从EFM调制数据提取子码信息，然后从109端送到系统控制器，用于控制整个装置。
已经EFM解调并传送到数据总线110的数据写入ECC-RAM111。当该数据写入ECC-RAM111时，写指令响应于与从PLL时间发生器106提供的EFM信号同步的写帧时钟发送到优先级的编码器112。写帧时钟NFCK也送到写基准计数器113，以便计数。
从另一方面来说，读指令响应于用分频晶体振荡器系统的主时钟MCK产生的读帧时钟RFCK信号，从时间发生器119发送到优先级的编码器112，提供到时间发生器119的晶体振荡器系统的主时钟MCK，以便从ECC-RAM111读出数据。此外，纠错指令发送到ECC解码器117。读帧时钟RFCK信号也加到读基准计数器115，以便计数。
由优先级编码器112从写指令和读指令中选择的指令经过数据总线110发送到ECC-RAM111。
ECC-RAM111的读/写地址是用地址发生器116产生的。地址发生器116根据相应于使用PLL时钟系统中的计数器的写基准计数器113的计数值产生读/写地址Ad1，和读基准计数器115的另一个计数值用于主时钟系统。
因为写指令是由优先级编码器112选择的，以及写地址Ad1是由地址发生器116根据写基准计数器113的计数值产生的，所以已经EFM解调并传送到数据总线110的数据被写入ECC-RAM111中。换句话说，写入操作是作为PLL时钟系统的操作来完成的。
从另一方面来说，由ECC处理单元117执行有关写入ECC-RAM111的数据的纠错。这样纠正，读指令经过优先级编码器112发送到ECC-RAM111。此外，由地址发生器116根据基准计数器115的计数值产生读地址Ad1，以便读出数据。
当执行ECC-RAM111的写处理操作和读处理操作时，用于这些处理操作的时钟是互相不同的，使得在读/写处理操作中的时基上都有抖动分量。由于写存取和读存取是与两个时钟同步执行的，所以就需要控制盘101的旋转，以便对存取判别器和抖动的低频分量进行补偿。因此，从写基准计数器113和读基准计数器115输出的计数供给到CLV处理器114。CLV处理器114根据在写基准计数器113和读基准计数器115的计数输出之间的差产生旋转伺服控制值，然后把该旋转伺服控制值输出到用于主轴电机102的伺服系统。
在ECC处理单元117中纠错的数据Dt经过数据总线110，从数据读接口单元118一次性传送到扇区解码器120。此外，当没有纠错执行时，鉴别信息CZPO在时间发生器119的定时控制下传送。
此外，与数据Dt同步的比特时钟BCK和LR时钟LRCK从时间发生器119供给到扇区解码器120。
在扇区解码器120中，解码一个叫做“CD-ROM格式”，并且把解码的格式传送到数据总线122。
对缓冲器RAM123的数据读和写操作是根据由优先级编码器121选择的指令和由地址发生器124产生的地址完成的。对优先级编码器121，写指令是从扇区解码器120发出，读指令是从音频扩展处理电路126发出，而且，无论写指令或读指令都是经过控制接口125，从系统控制器发出。如前所述的，由于数据写入缓冲器RAM123的数据传送率高于数据从缓冲器RAM123读出的数据传送率，通常，优先级编码器121选择从扇区解码器120发出的写指令，或选择从音频扩展处理单元126发生的读指令，以便调节数据传送率之间的差。
在从扇区解码器120传送到数据总线122的数据已经写入缓冲器RAM123之后，该数据根据从音频扩展处理单元126发出的读指令读出，然后经过数据总线122供给到音频扩展处理单元126。在音频扩展处理单元126中，对读数据实行反修正离散余弦变换音频扩展处理，使读读数据变换成具有16位量化比特和44.1KHz的取样频率的数字数据。该数字数据被D/A变换器127D/A变换成模拟信号，然后从128端作为重放音频信号输出。
接着，图3示意地表示在记录装置中构成的，用于音频信号的编码器系统。
输入到130端的音频信号在属于主时钟MCK系统的A/D变换器131中被处理，以得到44.1KHz的取样频率的16位量化数字数据。然后，该数字数据送到音频压缩处理单元132，以便被修正离散余弦变换处理，由这样的压缩处理，数据量被压缩1/5。
响应于从音频压缩处理单元132发出的写指令，该音频压缩数据经过数据总线122写入缓冲器RAM123中。在时间发生器119的控制下或在系统控制器的控制下，从地址发生器124发生缓冲器RAM123的读/写地址Ad4。时间发生器119产生用于主时钟MCK的各种各样的定时。
在记录操作期间，在存储在缓冲器RAM123中数据量达到超过1个组的预定量的情况下，就从缓冲器RAM123中读出数据，并且数据传送到扇区编码器133。
在扇区编码器133中，使用从时间发生器119提供的比特时钟BCK和LR时钟LRCK完成以扇区形式的编码处理，然后，编码的数据传送到数据写接口134。传送到数据写接口134的数据经过数据总线110写入ECC-RAM111中。
读/写到ECC-RAM111的地址Ad3是响应于由时间发生器119产生的FCK信号的地址发生器116产生的。
ECC编码器135读存储在ECC-RAM111中由附加奇偶校验位处理的数据。
在ECC编码器135中已经处理的数据传送到EFM编码器136，以便被EFM调制(8到14调制)。该EFM信号送到磁头驱动电路137，然后，磁头138相应于EFM信号把磁场加到盘101。
应该注意的是，在记录操作期间，上面说明的各种处理操作是根据晶体振荡器系统的主时钟MCK执行的。
从另一个方面来说，在记录操作期间，在盘101的盘旋转控制系统中，处理操作是响应于由应用与盘101旋转同步的PLL电路产生的时钟来完成的。
由主轴电机102旋转的盘101用光头103的激光照射，反射光信息加到RF放大器104。
在以上所述的可记录的磁光盘中，记录磁迹已经预先地用槽形成。此外，绝对位置信息(地址信息)是在该槽上(即摆动处理)根据与应用22.0±1KHz的载波的FM调制处理摆动。
在RF放大器104中，提取FM调制组信息GFM。该槽信息GFM加到槽PLL电路139，使得PLL槽时钟GCK与该槽信息GFM同步产生。
槽信息GFM送到槽同步检测单元140，通过该单元，用PLL槽时钟GCK执行同步检测，在槽地址解码器142中，地址解码处理是用PLL槽时钟GCK执行的，以便解调槽地址信息。槽同步和槽地址都加到系统控制器。
此外，槽信息、GFM和PLL槽时钟GCK都加到CLV(恒速)处理器114。CLV处理器114把根据晶体振荡系统从时间发生器119产生的时钟MCK1和PLL槽时钟GCK之间的频率和相位的误差分量输出到CLV伺服系统，作为主轴电机的伺服控制值。
如上所述，在磁光盘系统中，PLL数据时钟和主时钟二者应用在解码系统中，而PLL槽时钟和主时钟二者应用在编码系统中。就是说，两类互相不同步的时钟，即异步(不同步)，分别应用在解码系统和编码系统中。
由于应用这种不同的异步(不同步)时钟的种类，就存在下面的问题。
首先，在图2的解码系统中，到ECC-RAM111的数据写入系统和从ECC-RAM111来的数据读出系统是用不同时钟操作的。
关于到ECC-RAM111的数据写入操作，使用了包含由于盘101旋转起伏引起的抖动分量的PLL数据时钟PLCK。从另一方面来说，由于晶体振荡器系统的主时钟MCK用在数据读出操作中，用于补偿抖动的抖动边缘区域在ECC-RAM111中是必需的。
然而，由于在ECC-RAM111中所提供的存储空间显然是有限的存储空间，即使当CLV伺服系统被锁定时，如果ECC-RAM111溢出，则解码操作应中断。例如，当在CLV伺服中存在恒定偏差时，形成在ECC-RAM111上的抖动边缘区域将逐渐地被占用，这样将发生溢出。该恒定偏差将积累，然后积累的恒定偏差不能被ECC-RAM111中的拌动边缘区域吸收，其结果是解码操作的不稳定。
为了避免ECC-RAM111的溢出，CLV伺服在低频范围的增益必须足够地维持。这就要求放大器增加低频范围中的增益或电机具有高的转矩。其结果是，将要求增加不需要的电源消耗。因此，在电源节省方面就会存在问题。当记录/重放装置用电池供电时，则电池的寿命将会缩短。
此外，为了从ECC-RAM111读出数据和把数据写入ECC-RAM111，就要求分离基准计数器，即，分离写基准计数器113和读基准计数器115。而且，要求优先级编码器112以便控制操作。另外，CLV处理器114就需要用来把这些时钟之间的抖动控制反射到CLV伺服系统。
因为上述的情况，总电路系统将变得复杂，从电路规模和制造成本的观点来看，还存在着缺点。
接下来，在图3中所示的编码系统注意到，主时钟MCK是用在数据编码系统中，而PLL槽时钟是用在CLV伺服系统。
为了使盘101上的槽信息GFM与记录(EFM信号)在预选在公差VS抖动之内的数据同步，系统控制器必须在从缓冲器RAM123中读出数据的起始定时执行这种处理操作，然后，经过扇区编码器133传送到ECC处理系统，再用槽同步检测地确定为基准，同时考虑把从EFM编码器136到磁头驱动电路137规定为所谓的“编码延迟”。此外，在记录操作期间，监视在PLL槽时钟GCK中的偏差，以及监视在槽地址和扇区地址之间编码成数据的相位差。当这些偏差和相位着都偏离预选范围时，该记录操作中断一次。在盘101的预定首部地址存取之后，记录操作再重新开始。
在这种情况下，磁光盘系统将带进记录操作不应补偿的系统，而且，同时槽PLL电路139是在锁定的状态下。此外，应维持足够的CLV伺服带和足够的CLV伺服增益。编码操作的稳定性不能充分地达到类似解码器操作的稳定性，而且还存在电源消耗的问题。
此外，在该编码器系统中要求CLV处理器114，以便把这些不同时钟之间的抖动控制反射到CLV伺服系统。这样就导致电路规模和成本的不利。
本发明已经解决了上述的问题，因而，本发明的目的是提供一种能在低电源消耗下实现稳定操作的记录装置、重放装置、编码器电路和解码器电路。
本发明提供具有解码器的重放装置，所提供的解码器是响应于从记录介质读出的同步信号执行把从记录介质中读入的暂存数据的存储器的数据写入操作，反过来，响应于稳定的时钟执行从该存储器的数据读出操作。
为达到这些目的，根据本发明的一个方面，重放装置的特征包括：
重放头，用于从记录介质读出数据；
信号处理器，用于由重放头读出的数据执行预定的信号处理；
存储器，用于由信号处理器处理暂时存储在其中的数据；
写入操作控制器，用于控制信号处理的数据写入存储器的操作；
读出操作控制器，用于控制从暂时存入存储器中读出数据的操作；
第一时钟发生器，用于从记录介质重放的数据中提取与记录介质驱动同步的时钟；
第二时钟发生器，用于产生稳定的时钟；和
控制器，用于根据从第一时钟发生器产生的第一时钟控制信号处理器和写操作控制器，也用于根据从第二时钟发生器产生的稳定时钟控制读出操作控制器。
此外，根据本发明的另一个方面，解码器电路的特征包括：
信号处理器，用于根据与记录介质操作同步的第一时钟，执行从记录介质读出的数据的预定信号处理；
存储器，用于由信号处理器处理暂存在其中的数据；
写入控制器，用于根据第一时钟信号处理的数据写入存储器；和
读出控制器，用于根据相应于稳定时钟的第二时钟读出存储器中的数据。
因此，本发明提供一种具有编码器的记录装置，所提供的是这样的一种编码器，即当被写入记录介质的提供是一次性写入存储器时，数据写入存储器的操作是根据稳定时钟执行的，而且，从存储器数据读出的操作是响应于记录在记录介质上的同步信号执行的。
为此目的，根据本发明的另一方面，记录装置的特征包括：
数据输入端；
存储器，用于把输入的数据暂时存入在其中；
写控制器，用于控制数据写入数据器的操作；
读控制器，用于控制从暂时存入存储器中读出数据的操作；
信号处理，用于执行从存储器中读出的数据的预定信号处理；
记录头，用于把由记号处理器处理的数据记录在记录介质上；
第一时钟发生器，用于提取先前记录在记录介质上的同步信号，由此产生第一时钟；
第二时钟发生器，用于产生稳定的时钟；和
控制器，用于根据从第一时钟发生器产生的第一时钟控制信号处理器和读控制器，还用于根据从第二时钟发生器来的稳定时钟控制写控制器。
此外，根据本发明的其它方面，编码器电路的特征包括：
存储器，用于在其中暂存输入的数据；
写控制器，用于根据相应于稳定时钟的第一时钟把输入的数据写入存储器；
读控制器，用于根据与记录介质的驱动同步的第二时钟读出存入存储器中的数据；和
信号处理器，用于根据第二时钟由读控制器读出的数据执行预定的信号处理。
为了更好地理解本发明，结合附图进行详细描述，其中：
图1A表示记录在盘上数据的组单元的示意图；
图1B表示上述组单元由多个扇区排列的数据结构的示意图；
图1C表示声帧的数据结构的示意图；
图1D表示上述的多个声帧构成的声帧的示意图；
图1E表示声组的数据结构示意图；
图2是普通重放装置的示意方框图；
图3是普通记录装置的示意方框图；
图4表示构成本发明的解码器和编码器的主要装置的示意方框图；
图5表示根据本发明的第二实施例的解码器和编码器的示意方框图；
图6是说明本发明的装置的整个装置的示意图；
图7是表示构成本发明第一实施例的解码器的示意图；
图8表示构成本发明第二实施例的解码器的示意图；
图9是表示构成本发明第一实施例的编码器的示意图；
图10是表示构成本发明第二实施例的编码器的示意图；
现在将对本发明的实施例进行描述， 该实施例是应用在记录/重放装置的解码器电路或编码器电路，和把磁光盘用作记录介质的记录/重放装置。
将按照下面顺序进行描述：
1.本发明应用到磁光盘系统的构思方案。
2.记录/重放装置的整个装置。
3.解码器系统的装置。
4.解码器系统的改进型装置。
5.编码器系统的装置。
6.编码器系统的改进型装置。
1)本发明应用到磁光盘系统的构思方案。
本发明实施例的磁光盘系统的数据传送系统的构思方案如图4中所示。
在重放操作期间，由光头从磁光盘中读出的EFM信号，从图4的1a端送到编码器/解码器单元2。在编码器/解码器单元2中，在EFM解调数据存入ECC-RAM3之后，就执行纠错操作，并完成扇区解码操作。
在编码器/解码器单元2中的解码数据，通过在存储控制器4驱动侧的接口4a的处理操作写入缓冲器RAM5，通过提供在音频压缩或音频扩展的接口4b的处理操作，从缓冲器RAM5读出。从缓冲器RAM5读出的数据送到编码器/解码器单元6，用于音频压缩/扩展处理，以便音频扩展。然后，对该数据进行反修正离散余弦变换，以便把以44.1KHz取样形式的16位量化数字音频数据提供到端9。
在记录操作期间，提供到端9的数字音频数据在音频压缩或扩展编码器/解码器单元6中进行修正离散余弦变换处理，以使处理的数据量被压缩约1/5。然后，处理的数据经过音频压缩或扩展接口4b的处理操作写入缓冲器RAM5，并经过驱动侧的接口4a的操作处理从缓冲器RAM5读出数据。从缓冲器RAM5中读出的数据在编码器/解码器单元2中用扇区编码操作、ECC奇偶校验编码操作、和EFM调制操作进行处理，然后，处理的数据从端16提供到磁头。
应当理解的是，先前已记录在盘上，并且在记录操作期间，由光头读出的槽信息从端1a加到PLL系统时钟发生单元7。
在该实施例中，在PLL系统时钟发生单元7中产生的时钟被限定用在光盘到驱动侧接口4a的处理系统中，反之，从主时钟发生单元8中产生的时钟限定用在从音频压缩或扩展侧接口4b到端9的处理系统中，用于输入/输出数据。
这就是说，在包含具有相当大容量的缓冲器RAM5的系统中，以便达到耐震动能力，沿着信号流在缓冲器RAM5的前/后形成使用时钟的边界。
图5表示本发明的另一个构思方案。该构思方案是这样的，使得在图4中所示的缓冲器RAM5和ECC-RAM3由单个RAM10整体形成。换句话说，ECC区域10a和缓冲器区域10b制备在该单个RAM10中。由于这种结构，数据处理系统可以做得很小，或制作在一个芯片中。
现在将描述具体的装置，根据实施例，包含在上述说明的构思结构，如图4和图5中所示的。
2)记录/重放装置的装置
在图6中表示根据本发明实施例的记录/重放装置的整个装置。
在图4中，例如，音频数据已经记录在磁光盘11上，而且在记录和重放操作(即，记录/重放操作)期间，该磁光盘11是由主轴电机12驱动而旋转的。
在记录/重放操作期间，从光头13发射的激光照射在旋转盘11上。在记录操作期间，光头13输出高功率激光，使得盘11的记录磁迹加热到居里温度，并且在重放操作期间，输出具有相当低能级的激光，以便检测由于磁克尔(kern)效应从反射激光的数据。用系统控制器20控制激光输出的接通/关断和控制激光输出的能级。
作为激光二极管的激光输出装置，这样的光学系统由偏振分光器的物镜、以及用于检测反射激光的检测器构成，它们被安装在激光头13上。物镜13a是以该物镜能够沿盘11的径向，并且也沿盘11的接通/分离方向位移的方式，被两轴机构14固定。
磁头16位于具有夹入盘11的光头13的对面，由在记录操作期间提供的数据调制的磁场使磁头16的操作施加到盘11。
由螺纹机构15把整个光头13和磁头16沿着盘11的径向方向传动。
由光头13的重放操作从盘11检测的信息供给到RF放大器18。RF放大器18执行处理，以计算提供的信息，以便提取重放RF信号、跟踪误差信号、聚焦误差信号、组信息(在盘11上形成的振动组上FM调制绝对位置信息)等等。
于是，提取的重放RF信号相当于所谓终止的“EFM信号”，即二进制信号。该EFM信号送到编码器和解码器单元30。跟踪误差信号和聚焦误差信号供给到伺服电路19，组信息送到地址解码器70。
伺服电路19根据由微计算机构成的系统控制器20得出的跟踪误差信号和聚焦误差信号、还有磁迹跳变指令、存取指令和转速检测信息(CLV伺服信号)产生各种各样的伺服驱动信号。伺服电路19控制2轴机构14和螺纹机构15，以便执行聚焦控制和跟踪控制。此外，伺服电路19把主轴电机12控制在恒速上。
在地址解码器70中，组信息加到PLL电路，由此产生盘旋转同步的PLL槽时钟。地址解码器70用PLL槽时钟检测槽同步，并还解调槽地址。
槽同步和槽地址经过编码器/解码器单元30供到系统控制器20。应当注意的是，PLL槽时钟、槽同步和槽地址相当于在记录操作期间使用的信号。
重放RF信号送到编码器/解码器30，以便提取解码和子码数据，提取作为数据记录的地址，和产生EFM信号同步的PLL数据时钟。
子码信息和地址信息送到系统控制器20。
有关主轴电机的CLV伺服控制，PLL数据时钟用于重放操作期间，而PLL槽时钟则用在记录操作期间。
根据EFM解调制、CIRC(交叉交错里德所曼门码)纠错，和扇区解码操作，用编码器/解码器单元30处理起音频数据作用的重放RF信号。此外，已处理的信号由存储器控制器50一次性写入缓冲器RAM27。应当指出的是，该数据由光头13从盘11读出、和数据从光头13以1.41兆比特/秒速率传送到缓冲器RAM27，以及还有这些数据读出和数据传送操作都是断续完成的。
写入缓冲器RAM27的数据，是在重放数据的传送速度变成0.3兆比特/秒时刻读的，然后，送到音频压缩/扩展编码器/解码器60。然后已经被修正离散余弦变换压缩处理并记录在盘上的音频信号再按照反修正离散余弦变换处理。然后，已处理的信号用D/A变换器23变换成模拟信号，该模拟信号从输入端24提供到预定的放大电路单元，以便重放。例如，把该重放信号输出作为右和左声道的模拟音频信号。
数据写入缓冲器RAM27和从缓冲器RAM27读出数据的操作是通过指示由存储控制器控制50控制写指示字和读指示字地址来执行的。如上所说明的，写指示字(写地址)是以1.41兆比特/秒的定时增加，而读指示字(读地址)是以0.3兆比特/秒的定时增加的。由于在写入比特率和读出比特率之间存在差别，于是，在缓冲器RAM27中已经存储有一定的数据量。当在缓冲器RAM27中已经存储满数据的全部容量时，写指示字的增量就停止了。然而，因为读出指示字的增量是连续进行的，所以重放音频输出信号就没有任何的中断。
现在假设仅仅是从缓冲器RAM27数据读出操作是连续执行的，而缓冲器RAM27的数据存储量在一定的时刻变成在预定数据量之下，则由光头13的数据读出操作和写指示字的增量这二者重新开始，以致数据被再存入缓冲器RAM27中。
如上所述，由于音频信号是经过缓冲器RAM27输出的，甚至当由光头的跟踪操作，由于例如是一种干扰而被扰乱时，此时从光盘连续重放的信号被中断时，重放操作的音频信号也不会中断。同时数据仍然存储在缓冲器RAM中，例如，光头存取到校正跟踪位置，以便重新开始数据读出操作。从而，操作能够连续地进行，而对音频信号的重放没有任何不利的影响。换言之，记录/重放装置的耐冲击功能将能够大大地改进。
从另一方面来说，当对盘11执行的记录操作时，加到输入端26的记录信号(模拟音频信号)由A/D变换器25变换成数字数据，之后，该数字数据送到音频压缩/扩展编码/解码单元60，以便被音频压缩处理(修正离散余弦变换)进行处理。
由音频压缩/扩展编码器/解码器单元60压缩的记录数据，由存储控制器50一次性写入缓冲器RAM27，并在预选的时刻从缓冲器RAM27中读出，然后，读出的记录数据被送到编码器/解码器单元30。例如，在存储在缓冲器RAM27中的数据量变到超过1组的预选数据量的时刻，从缓冲器RAM27中读出的数据将传送到编码器/解码器单元30。
在编码器/解码器单元30中，对该记录的音频数据执行如扇区编码、CIRC编码(奇偶校验相加)和EFM调制的处理操作，之后，处理的记录音频数据送到磁头驱动电路17。
响应于编码的记录数据(EFM信号)，磁头驱动电路17把磁头驱动信号加到磁头16。换言之，磁头驱动电路17使磁头16把N-极磁场或S-极磁场加到盘11。此时，系统控制器20把控制信号提供到光头，使其从光头输出具有高记录电平的激光。其结果是，进入输入端26的音频数据能够记录在盘11上。
在记录/重放装置中，显示单元21在记录操作或重放操作期间，显示记录在盘11上的模式状态和操作状态、还显示节目数字、时间信息、字符信息。显示单元21，例如，是由液晶显示器构成，其工作是由系统控制器20控制。
此外，安装在记录/重放装置上的操作单元22，由用户执行各种操作。在操作单元22中，有供用户操作的记录键、重放键、停止键、AMS(自动音乐扫描)键和搜索键。
晶体振荡器系统使用的时钟发生单元80，以便操作系统控制器20和类似的装置。从时钟发生单元80产生的主时钟MCK加到系统控制器20，并经过系统控制器20也加到各个电路部件。
当执行有关盘11的记录操作或重放操作时，必须读出记录在盘11上的管理信息，即P-TOC(预先主要的目录表)和U-TOC(用户目录表)。系统控制器20根据上述的管理信息识别从重放区域的地址被记录在盘11上一区域的地址。该管理信息保持在缓冲器RAM27。结果是，再细分为用于存储上述的记录数据或重放数据的缓冲区和用于存储管理信息的区域。
然后，系统控制器20由重放记录在盘的最里周沿部分的磁迹读出管理信息，当装入盘11时，在该磁迹上已经记录有管理信息。读出的管理信息存入缓冲器RAM27中，以便当对盘11依次执行记录或重放操作时，可查阅该管理信息。
如所知的，U-TOC是与数据记录操作和数据消除操作有关的重写编辑的。系统控制器20在每次执行记录操作和消除操作时对存储在缓冲器RAM27中的U-TOC信息执行该编辑处理。响应于该重写操作，盘11的U-TOC区域。在预先的时刻再被重写。
3)解码器系统的装置
在图7中，表示在重放操作期间使用在上述记录/重放装置中的解码系统其作用的详细方框图。
即，图7表示图6装置中的编码器/解码器单元30、存储控制器50和音频压缩/扩展编码器/解码器单元60的详细装置。
作为包括在图7中所示的解码系统中的图6的编码器/解码器单元30的结构部件，有EFM解码器31、PLL时间发生器32、EFM同步检测单元33、子码检测单元34、端35、数据总线36、ECC-RAM37、ECC-RAM37、ECC解码器38、基准计数器39、地址发生器40和数据读出接口41。
作为包括在存储控制器50中的结构部件，有扇区解码器51、数据总线52、优先级编码器53、地址发生器54、控制器接口55和时间发生器56。
此外，作为包括在音频压缩/扩展编码器/解码器单元60中的结构部件，有音频压缩解码器61。
现在将描述这种解码器系统的组成。
在重放操作期间，在盘11由主轴电机12在恒速旋转的同时，激光从光头13照射在盘上。
光头13把反射光检测信号从盘11输出到RF放大器18，RF放大器18从反射光检测信号中提取重放RF信号。数字化的重放RF信号是相应于从盘11重放数据的所谓“EFM信号”。
该EFM信号送到EFM解调器31、时间发生器32和EFM同步检测单元33。
EFM同步检测单元33检测在EFM信号帧中的同步图形。PLL时间发生器32检测EFM信号的边缘，然后检测输出的该边缘加到PLL电路，以产生PLL数据时钟PLCK。该PLL数据时钟PLCK与盘11的旋转同步，因此是包含有盘11旋转抖动分量的这样一个时钟。
此外，PLL时间发生器32根据PLL数据时钟PLCK和EFM同步产生各种各样的时间信号。
EFM解码器31利用PLL数据时钟PLCK执行EFM解调处理，并把EFM解调的数据传送到数据总线36。由于码检测单元34从EFM解调的数据提取子码信息，并从端35提供到系统控制器20。
已经EFM解调和传送到数据总线36的数据写入ECC-RAM37。为了该数据写入操作，从PLL时间发生器32产生响应于PLL数据时钟PLCK的读或写帧时钟RWFCK，并由基准计数器39计数。在地址发生器40中的地址产生操作由PLL时间发生器32控制，由此产生接口或扰频效果的地址。
然后，EFM解调的数据，由读或写帧时钟RWFCK根据从地址发生器40产生的写地址控制在一定的相位时刻(基准计数值)写入在ECC-RAM37。
另一方面，ECC解码器38从ECC-RAM37中读数据，以执行去交叉或纠错处理。从该ECC-RAM37中读出操作也由读或写帧时钟RWFCK控制。换言之，该指令是在不同于由读或写帧时钟RWFCK写入操作的相位时刻的相位时刻(基准计数值)，由ECC解码器38发出的。根据从地址发生器40产生的读地址，从ECC-RAM37读出该数据。
由ECC解码器38纠错的数据Dt也是由读/写帧时钟RWFCK控制在一定的时刻(基准计数值)，从数据读接口单元41经过数据总线36传送到扇区解码器51。
此外，与数据Dt同步的位时钟BCK和LR时钟LRCK，从时间发生器32提供到扇区解码器51。即扇区解码器51也随着PLL数据时钟而操作。
在扇区解码器51中，所谓的解码“CD-RDM格式”被解码，并且解码的格式传送到数据总线52。
对缓冲器RAM27的数据读和写的操作是根据由优先级编码器53选择的指令和由地址发生器54产生的地址来完成的。对优先级编码器53来说，写指令是从扇区解码器51发出的，而读指令是从扇区解码器51发出的，而读指令是从音频压缩解码器61发出的，而写指令或读指令是从系统控制器20经过控制接口55发出的。如上所说明的，因为数据写入缓冲器RAM27的数据传送率是高于数据从缓冲器RAM27读出的数据传送率，所以一般来说，优先级编码器53选择从扇区解码器51发出的写指令，以便调节在数据传送单元之间的差。
在数据从扇区解码器51传送到数据总线52已经写入缓冲器RAM27之后，该数据响应于从音频压缩解码器61发出的读指令而读出，然后经过数据总线52提供到音频压缩解码器61。
应该理解的是，跟随在从缓冲器RAM27数据读出操作之后的操作是在与主时钟MCK同步的时间发生器56的时间控制下完成的。
在音频压缩解码器61中，对读数据进行反修正离散余弦变换音频压缩处理，使得该读数据被变换成具有16位量化比特和44.1KHz的取样频率的数字数据。该数字数据由D/A变换器23D/A变换成模拟信号，然后从端24作为重放音频信号输出。
在根据该实施例的解码器系统的情况中，直到把数据写入缓冲器RAM28为止执行的处理操作是根据PLL数据时钟PLCK完成的，而在数据从缓冲器RAM28中读出之后的处理操作是根据主时钟MCK完成的。
也就是说，直到EFM解码、去交叉、纠错、数据传送、扇区解码和数据写入缓冲器RAM27的处理操作是相当于与盘11的旋转同步的信号处理操作。结果是，在该处理系统中，只要在PLL时间发生器32中的PLL电路被锁定，则该处理系统就能完全不含有抖动分量，要求不打算使用抖动边缘。
结果，在ECC-RAM37中就需要所谓的“抖动边缘区域”。此外，该槽仅相对于读/写存取分配到ECC-RAM37，考虑抖动分量就不需要调节，以致就能达到较简单的控制。换言之，与图2相比较，结果是很明显的，用于存取ECC-RAM37的优先级编码器就不再需要了。此外，两个独立基准计数器不需要写控制和读控制，仅需要一个基准计数器39。
在该实施例中，在两个时钟系统之间的边界相对于缓冲器RAM123。当初，缓冲器RAM123本身就具有相当大的存储容量，例如4兆位，以使达到耐冲击功能。在这些两个时钟系统之间基本上就不存在由于抖动的不利影响。换言之，由盘11的旋转起伏引起的时基抖动方面，基本上就不存在不利的影响。
因为在不同时钟之间抖动的不利影响不需要反射到CLV伺服系统，所以，就不再使用如图2中所示的CLV处理器114。此外，作为CLV伺服系统的操作，对主轴电机12的旋转就不需要宽的CLV伺服范围，但是，如果在PLL电路的锁定范围中存在有误差的话，那么能容许恒定偏差的那种系统是可实现的。结果是，考虑由于抖动分量的不利影响，也不需要增加伺服增益或扩展伺服范围，因此，就能达到节省电源的目的。
4)解码系统的改进型装置，
图8表示解码系统的改进型装置。应当注意的是，在图7中表示的相同标号用于该改进型相同电路部件的标号，并将省略其说明。
在改进型装置中，应用了RAM28。该RAM28是由ECC-RAM38与图7中缓冲器RAM27组合一起构成的。在RAM28中提供有一个缓冲RAM区28b，用于在其中存储数据，以实现耐冲击功能，和一个ECC-RAM区28a用在ECC处理。
RAM28的地址是从与ECC-RAM28区28a一致的地址发生器40产生的，并还从与缓冲器RAM区28b一致的地址发生器54产生的。然后，在PLL数据时钟系统的PLL时间发生器32和主时钟系统的时间发生器56的控制下，存取地址是由地址选择单元44选择的，然后，选择的存取地址送到RAM28。
利用这种装置，因为RAM28提供有数据缓冲器功能的ECC数据保持功能，所以相对于集成电路来说，它就可能减少存储片。此外，在图6中所示的编码器/解码器30，存储控制器50和音频压缩/扩展编码器/解码器60最好是做成一个单片。
尤其是，在图7中说明的装置中，在处理系统中，仅需要一个用于RAM处理操作的优先级编码器。从这个观点来看，ECC-RAM区28a和缓冲器RAM区28b很容易组合成如图8中说明的整体形式。
5)编码器系统的装置
接着，现在将描述图6中所示的记录/重放装置中，在记录操作期间的编码系统的构成。图9所表示的该编码器系统的详细装置。在图9中表示图6装置中关于编码器/解码器30、存储控制器50、音频压缩/扩展编码器/解码器60和地址解码器70的详细装置。
在图9所示的编码系统中，作为包括在图6的编码器/解码器单元30中的结构部件有数据总线36、ECC-RAM37、地址发生器40、时间发生器42、数据读接口43、ECC编码器45和EFM编码器46。
此外，作为包括在存储控制器50中的结构部分应用有数据总线52、地址发生器54、控制器接口55和扇区编码器57。此外，作为包括在音频压缩/扩展编码器/解码器单元60中的结构部件提供有音频压缩编码器62。
作为包括在地址解码器70中的结构部件应用有槽PLL电路71、槽同步检测单元72，和槽地址解码器73。
现在将说明这种编码器系统的工作。
在记录操作期间，从输入端26进入的音频信号，由应用主时钟MCK的A/D变换器25变换成具有44.1KHz取样的16位量化数字数据。然后，该数字数据提供给音频压缩编码器62，在其中数据量压缩大约为1/5。
音频压缩数据响应从音频压缩编码器132发出的写指令，经过数据总线52写入缓冲器RAM27。到控制器RAM27的读/写地址是由地址发生器54根据时间发生器42的控制和经过控制器接口55的系统控制器20的控制产生的。
在该实施例中，由A/D变换器25的A/D变换、由音频压缩编码器62的音频压缩编码操作、和到缓冲器RAM27的写操作是响应从时钟产生单元80产生的主时钟MCK完成的。
在记录操作期间，存储在缓冲器RAM27中的数据量达到超过1组的预定量时，数据就从缓冲器RAM27中读出，并且数据能传送到扇区编码器57。
在扇区编码器57中，以扇区形式的编码处理是用从时间发生器提供的位时钟BCK和LR时钟LRCK完成的。然后，编码的数据传送到数据写接口43。传送到数据写接口43的数据经过数据总线36写入ECC-RAM37中。
到ECC-RAM37的读/写地址是响应于时间发生器42产生的帧时钟FCK从地址发生器40产生的。
ECC编码器45读存储在ECC-RAM37中被加奇偶校验位处理的数据。
在ECC编码器45中已经被处理的数据传送到EFM编码器46，以便被EFM调制(8-14调制)。该EFM信号送到磁头驱动电路17，然后，磁头16响应于EFM信号把磁场加到盘11。
在这种记录操作期间，在盘11的旋转控制系统中，根据应用与盘11旋转同步的PLL电路产生的时钟执行各种处理操作。
由光头13将激光照射在由主轴电机12旋转的盘11上，并且反射光信号送到RF放大器18。
在可记录的磁光盘中，记录的磁迹先前已经用所谓“槽”预先形成。此外，绝对位置信息(地址信息)在该槽上的颤动(即，颤动处理)与应用22.0±1KHz的载波FM调制处理一致。在RF放大器18中，提取这样的FM调制组信息GFM。该槽信息GFM加到槽PLL电路71，以致PLL槽时钟GCK与该槽信息GFM同步产生。
槽信息GFM加到用PLL槽时钟GCK执行同步检测的槽同步检测单元72。在槽地址解码器中，用PLL槽时钟GCK执行地址解码处理，使得槽地址信息被解调。槽同步和槽地址都加到系统控制器20。
在PLL槽时钟GCK和槽同步都加到时间发生器42的情况下，时间发生器42的安排使得在可操作的同时使PLL槽时钟GCK作为基准时钟。
结果是，在从缓冲器RAM27到磁头16的数据读出操作的处理系统中，是根据与盘11的旋转同步产生的PLL槽时钟GCK来完成操作的。
如以前所说明的，在按照本发明的本实施例编码系统的情况中，直到数据写入操作进入缓冲器RAM28的处理操作是响应主时钟MCK执行的，而从缓冲器RAM28中数据读出操作以后的处理操作则是根据PLL槽时钟GCK完成的。
换句话说，各种处理操作，例如从缓冲器RAM27中数据读出操作、扇区编码操作、数据传送操作、奇偶校验位相加、交叉操作和EFM编码操作都是与盘11的旋转同步的信号处理操作。其结果是，在该处理系统中，只要在槽PLL电路71中的PLL电路被锁定，则编码系统就完全免除了抖动问题。
此外，由于在两个时间之间由于抖动分量带来的不利影响，就是说在主时钟MCK和PLL槽时钟GCK之间的频率/相位误差分量不需要反射到CLV伺服系统，因此就不再使用如图3中所示的CLV处理器114。此外，如CLV伺服系统的操作，就不要求主轴电机12旋转有宽的CLV伺服范围，但是，如果在PLL电路的锁定范围内存在有误差的话，那么能够允许恒定偏差的系统就能实现。因此，在考虑到抖动分量的不利影响时，可不需要增加伺服增益或加宽伺服范围，因此，就能达到节省电源的目的。
6)编码系统的改进型装置
图10表示编码系统的改进型装置，应当注意的是，在图9中所示的相同标号将用于表示该改进型的相同电路，并由此将省略其说明。
在该改进型装置中应用RAM28。该RAM28是图9中的ECC-RAM37与缓冲器RAM27相组合构成的。在RAM28中装置有用于在其中存储数据用以实现耐冲击功能的缓冲器RAM区28b和用于ECC处理的ECC-RAM区28a。
写到RAM28的地址是从与ECC-RAM区28a一致的地址发生器产生的，也是从与缓冲器RAM区28b一致的地址发生器54产生的。然后，存取地址是在用于PLL槽时钟系统的PLL时间发生器42和系统控制器20的控制下由地址选择单元44选择的，然后，选择的存取地址送到RAM28。
利用这种装置，因为RAM28具有数据缓冲功能和ECC数据保持功能，所以相对于集成电路而言就可能减少存储片。此外，图6中所示，最好把编码器/解码器单元30、存储控制器50、和音频压缩/扩展编码器/解码器单元60和地址解码器70做成一个单片。
应该明白的是，虽然在上述的实施例已经描述本发明已经应用于磁光盘记录/重放装置，但是本发明还可用于装备有所谓“耐冲击”功能的缓冲器RAM的CD重放机和DAT重放机。尤其是，在没有扇区构思的CD系统情况下，在解码系统和缓冲器RAM之间数据传送处理，而又要求正确连续又消除抖动问题的不利影响是非常麻烦的处理操作。由于达到对缓冲器RAM的数据写入操作是与PLL系统同步进行的，因此，如不小心就会带进抖动的不利影响。因此，例如，对缓冲器RAM的写入时间和类似的就可根据，例如子码很容易地产生。
如以前所述的，在根据本发明的重放装置和解码电路中，PLL系统时钟是用于限定从记录介质到进入缓冲器RAM的数据写入操作的系统，而晶体振荡系统的时钟则用在限定从缓冲器RAM的数据读出的系统。因此，只要PLL时钟保持在解码装置和写控制装置中，则系统就没有抖动问题，也就是，在用于解码处理的存储器中，就不再要求抖动边缘区域。因此，就存取控制的存储器用于解码处理而论，就既不需要优先级编码器和作为处理抖动的不利影响装置的其它电路部件，也不需要把抖动的不利影响反射到旋转伺服系统的CLV处理器电路。
从这些事实很明显看到，用于执行发生抖动的解码处理的存储器没有溢出，因此，稳定解码操作就能大大地改进。因此，整个电路装置就能大大地简化和由从缓冲器RAM数据读出电路限定的电路装置就很容易地做成一个单片的优点。
就在不同时钟之间发生抖动的不利影响而言，这种不利影响可用具有相当大的存储空间的缓冲器RAM来控制或抑制。由于解码系统设有抖动问题，于是，这种系统就能允许在旋转伺服系统内部的恒定偏差。于是，伺服增益/伺服范围就能减小。其结果，通常就能实现节省电源的目的。
此外，在记录装置和编码电路中，根据本发明的晶体振荡器系统是用于限定把输入缓冲器RAM的数据写入操作的系统，而PLL系统的时钟则用于限定从缓冲器RAM的数据读出操作直到写入记录介质的数据写入操作的系统。因此，只要在读控制装置和编码装置中保持有PLL时钟，那么该系统就没有抖动。于是稳定的编码操作就能改进，而用于把抖动的不利影响反射到旋转伺服系统的CLV处理电路就不再需要了，因此，整个电路装置就能做得简单。
就发生在不同时钟系统之间抖动的不利影响而言，这种不利影响可用具有相当大的存储空间的缓冲器RAM来控制或抑制。由于编码系统没有抖动问题，于是这种系统就不能容许在旋转伺服系统内部存在恒定偏差。因此，伺服增益/伺服范围就能减小。结果是，一般就可实现节省电源的目的。