发光二极管的制备方法.pdf

本发明提供一种发光二极管的制备方法，包括以下步骤：提供一发光二极管芯片预制体，所述发光二极管芯片预制体包括依次层叠设置的第一半导体层、活性层及第二半导体层；在所述第一半导体层表面设置图案化的掩模层，所述图案化的掩模层包括多个并排延伸的条形凸起结构，相邻的条形凸起结构之间形成一沟槽，所述第一半导体层通过该沟槽暴露出来；刻蚀所述第一半导体层，在此过程中相邻的多个条形凸起结构依次两两闭合，形成多个三维纳米结构预制体；去除所述掩模层，在所述第一半导体层远离活性层的表面形成多个M形三维纳米结构；设置一第一电极至少覆盖所述多个三维纳米结构远离活性层的部分表面；以及设置一第二电极与所述第二半导体层电连接。

权利要求书一种发光二极管的制备方法，包括以下步骤：
提供一发光二极管芯片预制体，所述发光二极管芯片预制体包括依次层叠设置的第一半导体层、活性层及第二半导体层；
在所述第一半导体层表面设置图案化的掩模层，所述图案化的掩模层包括多个并排延伸的条形凸起结构，相邻的条形凸起结构之间形成一沟槽，所述第一半导体层通过该沟槽暴露出来；
刻蚀所述第一半导体层，在此过程中相邻的多个条形凸起结构依次两两闭合，形成多个三维纳米结构预制体；
去除所述掩模层，在所述第一半导体层远离活性层的表面形成多个M形三维纳米结构；
设置一第一电极至少覆盖所述多个三维纳米结构远离活性层的部分表面；以及
设置一第二电极与所述第二半导体层电连接。
如权利要求1所述的发光二极管的制备方法，其特征在于，所述刻蚀所述第一半导体层的过程中，相邻两个凸起结构的顶端逐渐靠在一起，使所述多个凸起结构两两闭合。
如权利要求2所述的发光二极管的制备方法，其特征在于，在所述相邻两个凸起结构闭合的过程中，对应闭合位置处的第一半导体层层被刻蚀的速度小于未闭合位置处第一半导体层被刻蚀的速度。
如权利要求3所述的发光二极管的制备方法，其特征在于，在所述闭合的两个凸起结构之间的第一半导体层表面形成一第一凹槽，未闭合的相邻的两个凸起结构之间形成的第一半导体层表面形成一第二凹槽，且所述第一凹槽的深度小于第二凹槽的深度，形成所述M形三维纳米结构。
如权利要求1所述的发光二极管的制备方法，其特征在于，所述刻蚀第一半导体层的方法为等离子体刻蚀，具体包括以下步骤：
对未被掩模层覆盖的第一半导体层表面进行刻蚀，使第一半导体层表面形成多个凹槽，所述凹槽的深度基本相同；
在所述等离子体的轰击作用下，所述掩模层中相邻的两个凸起结构逐渐相向倾倒，使所述两个凸起结构的顶端逐渐两两靠在一起而闭合，所述等离子体对该闭合位置内所述第一半导体层的刻蚀速率逐渐减小，从而在该位置处形成一第一凹槽，在未发生闭合的两个凸起结构之间，形成一第二凹槽，且形成的所述第二凹槽的深度大于所述第一凹槽的深度。
如权利要求1所述的发光二极管的制备方法，其特征在于，所述第一半导体层的刻蚀方法为在一感应耦合等离子体系统中通过等离子刻蚀的方法。
如权利要求6所述的发光二极管的制备方法，其特征在于，所述等离子体刻蚀中的刻蚀气体包括Cl2、BCl3、O2及Ar2气体。
如权利要求7所述的发光二极管的制备方法，其特征在于，所述刻蚀气体的通入速率为8sccm~150sccm，形成的气压为0.5帕~15帕，刻蚀时间为5秒~5分钟。
如权利要求8所述的发光二极管的制备方法，其特征在于，所述Cl2的通入速率为2sccm～60sccm，所述BCl3的通入速率为2sccm～30sccm，所述O2的通入速率为3sccm～40sccm，所述Ar2的通入速率为1sccm～20sccm。
如权利要求1所述的发光二极管的制备方法，其特征在于，所述掩模层包括一第一掩模层及第二掩模层依次层叠设置于第一半导体层表面。
如权利要求1所述的发光二极管的制备方法，其特征在于，所述图案化掩模层的方法包括以下步骤：
提供一表面具有纳米图形的模板；
将模板形成有纳米图形的表面与所述第二掩模层贴合；
在常温下挤压所述模板与第二掩模层后并脱模，在第二掩模层中形成多个凹槽；
通过刻蚀去除所述凹槽底部的部分第二掩模层，露出第一掩模层；
刻蚀凹槽底部的第一掩模层，露出第一半导体层，形成一图案化的掩模层。
如权利要求11所述的发光二极管的制备方法，其特征在于，所述模板表面具有多个并排延伸的条形凸部，相邻的凸部之间具有一凹槽。
如权利要求1所述的发光二极管的制备方法，其特征在于，在第二半导体层表面形成一条形第一凸棱及一条形第二凸棱，所述第一凸棱与第二凸棱沿同一方向并排延伸。
如权利要求1所述的发光二极管的制备方法，其特征在于，在第一半导体层表面形成多个三维纳米结构按照等间距排布、同心圆环排布或同心回形排布。
如权利要求1所述的发光二极管的制备方法，其特征在于，形成的多个三维纳米结构按同一周期或多个周期在第二半导体层表面排布形成一三维纳米结构阵列。
如权利要求1所述的发光二极管的制备方法，其特征在于，进一步包括一在所述第一半导体层表面设置反射层的步骤。
如权利要求1所述的发光二极管的制备方法，其特征在于，进一步包括一在所述第二半导体层远离活性层的表面设置多个M形三维纳米结构的步骤。

说明书发光二极管的制备方法
技术领域
本发明涉及一种发光二极管的制备方法，尤其涉及一种具有三维纳米结构阵列的发光二极管的制备方法。
背景技术
由氮化镓半导体材料制成的高效蓝光、绿光和白光发光二极管具有寿命长、节能、绿色环保等显著特点，已被广泛应用于大屏幕彩色显示、汽车照明、交通信号、多媒体显示和光通讯等领域，特别是在照明领域具有广阔的发展潜力。
传统的发光二极管通常包括N型半导体层、P型半导体层、设置在N型半导体层与P型半导体层之间的活性层、设置在P型半导体层上的P型电极(通常为透明电极)以及设置在N型半导体层上的N型电极。发光二极管处于工作状态时，在P型半导体层与N型半导体层上分别施加正、负电压，这样，存在于P型半导体层中的空穴与存在于N型半导体层中的电子在活性层中发生复合而产生光子，且光子从发光二极管中射出。
现有的发光二极管的光取出效率(光取出效率通常指活性层中所产生的光从发光二极管内部释放出的效率)较低，其主要原因是由于半导体（通常为氮化镓）的折射率大于空气的折射率，来自活性层的大角度光在半导体与空气的界面处发生全反射，从而大部分大角度光被限制在发光二极管的内部，直至以热等方式耗散。为了解决上述问题，人们通过各种手段来提高发光二极管的光取出效率，例如，使出光表面粗糙化以减少反射。然而，通过现有技术制备的发光二极管，对所述发光二极管的光取出效率的提高能力有限，进而限制了发光二极管的应用。
发明内容
有鉴于此，确有必要提供一种能够进一步提高发光二极管的光取出效率的发光二极管制备方法。
一种发光二极管的制备方法，包括以下步骤：提供一发光二极管芯片预制体，所述发光二极管芯片预制体包括依次层叠设置的第一半导体层、活性层及第二半导体层；在所述第一半导体层表面设置图案化的掩模层，所述图案化的掩模层包括多个并排延伸的条形凸起结构，相邻的条形凸起结构之间形成一沟槽，所述第一半导体层通过该沟槽暴露出来；刻蚀所述第一半导体层，在此过程中相邻的多个条形凸起结构依次两两闭合，形成多个三维纳米结构预制体；去除所述掩模层，在所述第一半导体层远离活性层的表面形成多个M形三维纳米结构；设置一第一电极至少覆盖所述多个三维纳米结构远离活性层的部分表面；以及设置一第二电极与所述第二半导体层电连接。
与现有技术相比较，本发明所述发光二极管的制备方法中，通过在所述发光二极管的出光面利用掩模层及刻蚀的方法形成多个M形三维纳米结构，并以阵列形式设置形成一三维纳米结构阵列，制备工艺简单，效率高，并且有利于在发光二极管的出光面制备大面积的三维纳米结构阵列，进而可方便且批量的制备高效率的发光二极管。
附图说明
图1为本发明第一实施例提供的发光二极管的结构示意图。
图2为图1所示的发光二极管中三维纳米结构阵列的结构示意图。
图3为图2所示的三维纳米结构阵列的扫描电镜照片。
图4为图2所示的三维纳米结构阵列沿IV‑IV线的剖视图。
图5为本发明第一实施例提供的发光二极管的制备方法的流程图。
图6为图5所示的发光二极管的制备方法中发光二极管芯片的制备方法的流程图。
图7为图5所示发光二极管制备方法中三维纳米结构阵列的制备方法的流程图。
图8为本发明第二实施例提供的发光二极管的结构示意图。
图9为本发明第二实施例提供的发光二极管的制备方法的流程图。
主要元件符号说明
发光二极管10, 20发光二极管芯片预制体12基底100外延生长面101掩模层103凸起结构1031第一掩模层1032沟槽1033第二掩模层1034第一半导体层110第一电极112活性层120第二半导体层130第二电极132三维纳米结构阵列140第一三维纳米结构阵列140a第二三维纳米结构阵列140b三维纳米结构142第一三维纳米结构142a第二三维纳米结构142b三维纳米结构预制体1421第一凸棱1422第二凸棱1424第一凹槽1426第二凹槽1428第一棱面1422a，1424a第二棱面1422b，1424b模板200
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了对本发明作更进一步的说明，举以下具体实施例并配合附图详细描述如下。
请参阅图1，本发明第一实施例提供一种发光二极管10，其包括：一第一半导体层110、一活性层120、一第二半导体层130、一第一电极112、一第二电极132以及一三维纳米结构阵列140。所述第一半导体层110、活性层120以及第二半导体层130依次层叠设置，所述活性层120设置于第一半导体层110与第二半导体层130之间。所述第一电极112与所述第一半导体层110电连接。所述第二电极132与所述第二半导体层130电连接。所述三维纳米结构阵列140设置于第一半导体层110远离活性层120的表面。
所述第一半导体层110、第二半导体层130分别为N型半导体层和P型半导体层两种类型中的一种。具体地，当该第一半导体层110为N型半导体层时，第二半导体层130为P型半导体层；当该第一半导体层110为P型半导体层时，第二半导体层130为N型半导体层。所述N型半导体层起到提供电子的作用，所述P型半导体层起到提供空穴的作用。N型半导体层的材料包括N型氮化镓、N型砷化镓及N型磷化铜等材料中的一种或几种。P型半导体层的材料包括P型氮化镓、P型砷化镓及P型磷化铜等材料中的一种或几种。所述第一半导体层110的厚度为1微米至5微米。本实施例中，第一半导体层110的材料为N型氮化镓。
所述第一半导体层110具有相对的第一表面及第二表面（图未示），所述第一电极112设置于所述第一半导体层110的第一表面，所述活性层120及第二半导体层130依次层叠设置于所述第一半导体层110第二表面。所述第一表面设置有所述三维纳米结构阵列140，所述三维纳米结构阵列140包括多个三维纳米结构142。所述三维纳米结构142的材料或定义该三维纳米结构142的材料可以与第一半导体层110的材料相同或不同。所述三维纳米结构142的材料与第一半导体层110相同时，所述三维纳米结构142的材料与第一半导体层110可形成一一体结构。所述多个三维纳米结构142在第一半导体层110的第一表面以一维阵列形式设置。所述阵列形式设置指所述多个三维纳米结构142可以按照等间距排布、同心环状排布、同心回形排布等方式排列。所述相邻的两个三维纳米结构142之间的距离相等，为10纳米~1000纳米，优选为10纳米~30纳米。本实施例中，所述多个三维纳米结构142以等间距行列式排列，且相邻两个三维纳米结构142之间的距离约为10纳米。
所述多个三维纳米结构142可在第一半导体层110表面以直线、折线或曲线的形式并排延伸，延伸方向平行于所述第一半导体层110表面。所述“并排”是指所述相邻的两个三维纳米结构142在延伸方向的任一相对位置具有相同的间距，该间距范围为0纳米～200纳米。所述多个三维纳米结构142的延伸方向可以是固定的，也可以是变化的。当所述延伸方向固定时，所述多个三维纳米结构142以直线的形式并排延伸，在垂直于该延伸方向上，所述多个三维纳米结构142的横截面均为形状、面积一致的M形；当所述延伸方向变化时，所述多个三维纳米结构142可以折线或曲线的形式并排延伸，在所述延伸方向上的任意一点位置处，所述多个三维纳米结构142在该点的横截面均为形状、面积一致的M形。请一并参阅图2及图3，在本实施例中，所述三维纳米结构142为一条形凸起结构，所述凸起结构为从所述第一半导体层110的表面向远离所述第一半导体层110的方向突出的凸起实体。所述多个三维纳米结构142在第一半导体层110表面以阵列形式分布。所述多个条形凸起结构基本沿同一方向延伸且彼此平行设置于所述第一半导体层110表面。定义该多个条形凸起结构的延伸方向为X方向，垂直于所述凸起结构的延伸方向为Y方向。则在X方向上，所述条形凸起结构的两端分别延伸至所述第一半导体层110的边缘；在Y方向上，所述三维纳米结构142为一双峰凸棱结构，所述多个三维纳米结构142并排排列，且所述条形凸起的横截面的形状为M形，即所述三维纳米结构142为一M形三维纳米结构。
请一并参阅图4，所述M形三维纳米结构142包括一第一凸棱1422及一第二凸棱1424，所述第一凸棱1422与第二凸棱1424的延伸方向相同且均沿X方向并排延伸。所述第一凸棱1422具有相交的两棱面，即一第一棱面1422a及一第二棱面1422b，所述第一棱面1422a与第二棱面1422b相交形成所述第一凸棱1422的棱角。所述第一棱面1422a及第二棱面1422b可分别为平面，曲面或折面。本实施例中，所述第一棱面1422a及第二棱面1422b分别为平面。所述第一棱面1422a与所述第一半导体层110的表面形成一定角度α，所述α大于0度小于等于90度。所述第一棱面1422a具有相对的两端，一端与所述第一半导体层110的表面相交接；另一端以α角向远离第一半导体层110的方向延伸，并与所述第二棱面1422b相交。所述第二棱面1422b与所述第一半导体层110表面所形成的角度β大于0度小于90度，可与α相同或不同。所述第二棱面1422b具有相对的两端，一端与所述第二凸棱1424相交，另一端向远离第一半导体层110的方向延伸并与所述第一棱面1422a相交，形成所述第一凸棱1422的棱角θ。所述棱角θ大于零度小于180度，优选的，所述棱角θ大于等于30度小于等于60度。
同样，所述第二凸棱1424的结构与第一凸棱1422基本相同，包括一第一棱面1424a与第二棱面1424b，所述第一棱面1424a与第二棱面1424b分别向远离第一半导体层110的方向延伸，并相交形成所述第二凸棱1424的棱角。所述第二凸棱1424的所述第一棱面1424a一端与所述第一半导体层110的表面相交接，另一端以角度α向远离第一半导体层110的方向延伸。所述第二棱面1424b具有相对的两端，一端与所述第一凸棱1422中第二棱面1422b的一端在靠近第一半导体层110的表面相交，从而形成三维纳米结构142的第一凹槽1426，另一端与所述第一棱面1424a相交于第二凸棱1424的棱角。所述多个三维纳米结构142在第一半导体层110的表面并排排列，相邻的三维纳米结构142之间形成一第二凹槽1428，故一个三维纳米结构142中的第二凸棱1424的第二棱面1424b和与其相邻的另一个三维纳米结构142的第一凸棱1422的第一棱面1422a在所述第一半导体层110的表面相交接形成所述第二凹槽1428。
所述第一凸棱1422与第二凸棱1424从第一半导体层110表面向远离该第一半导体层110的该表面突出的高度不限，所述高度是指从第一半导体层110的表面至所述第一凸棱1422或所述第二凸棱1424的最高点之间的距离，所述第一凸棱1422与第二凸棱1424的高度可以相等或不相等，所述第一凸棱1422与第二凸棱1424的高度可为150纳米～200纳米。所述第一凸棱1422或所述第二凸棱1424的最高点的集合体可为直线形或非直线形线，如折线或曲线等，也即所述第一凸棱1422中所述第一棱面1422a与第二棱面1422b相交形成的线可为直线、折线或曲线等，同样所述第二凸棱1424的所述第一棱面1424a与第二棱面1424b相交形成的线也可为直线、折线或曲线等。同一个三维纳米结构142中，第一凸棱1422的最高点与所述第二凸棱1424最高点之间的距离可为20纳米～100纳米。本实施例中，所述第一凸棱1422与第二凸棱1424的高度相同，均为180纳米，且最高点的集合形成一直线。所述第一凸棱1422及第二凸棱1424沿X方向延伸，在Y方向上，所述第一凸棱1422及第二凸棱1424横截面的形状可为梯形或锥形。本实施例中，所述第一凸棱1422及第二凸棱1424的横截面为锥形。所述第一凸棱1422及第二凸棱1424的横截面组合呈M形，即所述三维纳米结构142的横截面为M形。所述第一凸棱1422与第二凸棱1424形成一双峰凸棱结构。所述第一凸棱1422、第二凸棱1424及第一半导体层110为一一体成型结构，即所述第一凸棱1422与所述第二凸棱1424之间无间隙或间隔，且与所述第一半导体层110无间隙的结合。可以理解，由于工艺的限制及其他因素的影响，所述第一凸棱1422的第一棱面1422a与1422b并非绝对的平面，可存在一定的误差，因此第一棱面1422a与第二棱面1422b相交形成的棱角θ也并非一绝对的尖角，可能为一弧形角等其他形式，但所述棱角的具体形状并不影响所述第一凸棱1422的整体结构，属于本发明的保护范围。同理，所述第二凸棱1424的棱角亦是如此。
同一个M形三维纳米结构142中，所述第一凸棱1422与第二凸棱1424之间，形成所述第一凹槽1426，所述第一凸棱1422中第二棱面1422b与所述第二凸棱1424中的第二棱面1424b作为第一凹槽1426的两个侧面，两个侧面相交处形成所述第一凹槽1426的底部。所述第一凹槽1426的延伸方向与所述第一凸棱1422或第二凸棱1424的延伸方向相同。所述第一凹槽1426横截面形状为V形，且所述多个第一凹槽1426深度h1均相等。所述第一凹槽1426的深度h1是指所述第一凸棱1422或第二凸棱1424的最高点与所述第一凹槽1426之间的距离。在第一半导体层110表面，所述多个三维纳米结构142彼此平行且等间距排列，相邻的M形三维纳米结构142之间形成的所述第二凹槽1428，所述第二凹槽1428的延伸方向与所述三维纳米结构142的延伸方向相同。所述第二凹槽1428的横截面为V形或倒梯形，在X方向上，所述横截面的形状及大小均基本相同。可以理解，由于工艺的限制或其他外界因素的影响，所述第一凹槽1426及第二凹槽1428横截面的形状、大小、深度并非绝对的相同，可存在一定的误差，但该误差并不影响所述横截面的整体形状及总体趋势。所述第二凹槽1428的深度h2均相等，所述第二凹槽1428的深度h2是指所述第一凸棱1422或第二凸棱1424的最高点与第一半导体层110表面之间的距离。所述第二凹槽1428的深度h2与第一凹槽1426的深度h1不同，可根据实际需要进行选择。所述第二凹槽1428的深度h2大于所述第一凹槽1426的深度h1，进一步的，所述第一凹槽1426的深度h1与第二凹槽1428的深度h2的比值满足：1:1.2≤h1:h2≤1:3。所述第一凹槽1426的深度h1可为30纳米～120纳米，所述第二凹槽1428的深度h2可为100纳米～200纳米。本实施例中，所述第一凹槽1426的深度h1为80纳米，所述第二凹槽1428的深度h2为180纳米。
所述M形三维纳米结构142的宽度λ可为100纳米～300纳米。所述三维纳米结构142的“宽度”是指所述M形三维纳米结构142在Y方向上延伸的最大长度。本实施例中，所述三维纳米结构142宽度是指在Y方向上，所述每一三维纳米结构142在基底100表面扩展的长度。并且在远离基底100的方向上，该长度逐渐减小，也即每一三维纳米结构中，第一凸棱1422与第二凸棱1424的最高点之间的距离，小于该三维纳米结构的宽度。所述多个三维纳米结构142可间隔分布，任意两个相邻的三维纳米结构142之间具有相同的间距。所述间隔即形成所述第二凹槽1428，且所述第二凹槽1428为一倒梯形结构。所述相邻两个三维纳米结构142之间的间距λ0可相等或不等。所述间距λ0可随所述第一凸棱1422或第二凸棱1424高度的增加而增加，随其高度的减小而减小。在Y方向上，所述间距λ0也可逐渐变化，如逐渐变大或逐渐变小或周期性变化。相邻两三维纳米结构142之间的间距λ0可为0纳米～200纳米。当所述λ0为0时，所述第二凹槽1428横截面的形状为V形；当λ0大于0时，所述第二凹槽1428横截面的形状为倒梯形。在Y方向上，所述多个三维纳米结构142彼此平行设置于所述第一半导体层110的表面，并且呈周期性分布。所述三维纳米结构142的周期P可为100纳米～500纳米。进一步的，所述周期P、三维纳米结构142的宽度λ以及相邻两三维纳米结构142之间的的间距λ0满足如下关系：
P＝λ＋λ0。
所述周期P、三维纳米结构142的宽度λ以及相邻两三维纳米结构142之间的的间距λ0的单位均为纳米。所述周期P可为一固定值，此时当所述λ0增加时，则λ相应减小；当λ0减小时，所述λ相应增加。进一步的，所述多个三维纳米结构142可以多个周期形成于所述第一半导体层110表面，即部分三维纳米结构142以周期P排列，另一部分以周期P′（P′≠P）分布。所述三维纳米结构142以多周期分布时，可进一步扩展其应用前景。在本实施例中，所述P约为200纳米，所述λ约为190纳米，所述λ0约为10纳米。本实施例中，所述三维纳米结构142与所述第一半导体层110为一体成型结构，因此该三维纳米结构阵列140具有更加优良的性能。
所述活性层120设置于所述第一半导体层110的第二表面，所述活性层120为包含一层或多层量子阱层的量子阱结构(Quantum Well)。所述活性层120用于提供光子。所述活性层120的材料为氮化镓、氮化铟镓、氮化铟镓铝、砷化稼、砷化铝稼、磷化铟镓、磷化铟砷或砷化铟镓中的一种或几种，其厚度为0.01微米至0.6微米。本实施例中，所述活性层120为两层结构，包括一氮化铟镓层及一氮化镓层，其厚度为0.03微米。
所述第一电极112与所述第一半导体层110电连接，所述第一电极112可覆盖所述第一半导体层110的部分第一表面，优选的，所述第一电极112覆盖所述第一半导体层110的整个第一表面，进而可分散所述发光二极管10中的传导电流。具体的，由于所述第一表面具有三维纳米结构阵列140，因此所述第一电极112可部分沉积于所述三维纳米结构阵列140中。所述第一电极112为一整体的层状结构，所述第一电极112可以为N型电极或P型电极，其与第一半导体层110的类型相同。所述第一电极112的材料为钛、银、铝、镍、金或其任意组合，也可以为ITO或碳纳米管。本实施例中，所述第一电极112为两层结构，一层为厚度15纳米的钛，另一层为厚度200纳米的金。
所述第二半导体层130设置于所述活性层120远离第一半导体层110的表面，具体的，所述第二半导体层130覆盖所述活性层120远离第一半导体层110的整个表面。所述第二半导体层130的厚度为0.1微米～3微米。所述第二半导体层130可为N型半导体层或P型半导体层两种类型，并且所述第二半导体层130与第一半导体层110分属两种不同类型的半导体层。所述第二半导体层130远离活性层120的表面作为发光二极管10的出光面。本实施例中，所述第二半导体层130为镁(Mg)掺杂的P型氮化镓，其厚度为0.3微米。
所述第二电极132类型可以为N型电极或P型电极，其与第二半导体层130的类型相同。所述第二电极132的形状不限，可根据实际需要进行选择。所述第二电极132设置于第二半导体层130远离活性层120的表面的一个区域，并与该部分区域表面接触，即所述第二电极132设置于所述发光二极管10的出光面。所述第二电极132的形状及设置位置基本不影响所述发光二极管10的光取出率。当所述第二电极132为一透明电极时，所述第二电极132可覆盖所述第二半导体层130的整个表面。所述第二电极132至少为一层结构，其材料为钛、银、铝、镍、金或其任意组合，也可为ITO或碳纳米管。本实施例中，所述第二电极132为P型电极，位于第二半导体层130表面的一端。所述第二电极132为两层结构，一层为厚度为15纳米的钛，另一层为厚度为100纳米的金，形成一钛/金电极。
进一步的，在所述第一半导体层110的第一表面设置一反射层（图未示），所述反射层设置于所述第一半导体层110与所述第一电极112之间。具体的，所述反射层设置于所述三维纳米结构阵列140与第一电极112之间，并且所述反射层覆盖所述三维纳米结构阵列140。所述反射层的材料可为钛、银、铝、镍、金或其任意组合。当活性层中产生的光子到达该反射层后，所述反射层可将光子反射，从而使之从所述发光二极管10的出光面射出，进而可进一步提高所述发光二极管10的出光效率。可以理解，当所述第一电极112为一透明电极时，所述反射层与所述第一电极的位置也可以互换。
当由活性层120发出的大角度光在发光二极管内部传播时，遇到三维纳米结构阵列140，会经第一电极或反射层与三维纳米结构阵列140接触的表面的反射，使之变为小角度光而从发光二极管10中出射，从而实现了发光二极管10的大角度光的取出，提高了发光二极管10的光取出效率。由于本发明的三维纳米结构阵列140的三维纳米结构142为M形三维纳米结构，相当于包括至少两层三维纳米结构或两层光子晶体结构，可以更加有效的将大角度的光改变为小角度的反射光，进而更加有效的提高发光二极管10的光取出效率。
请参阅图5，本发明进一步提供一种所述发光二极管10的制备方法，具体包括以下步骤：
步骤S11，提供一发光二极管芯片预制体12，所述发光二极管芯片预制体12包括依次层叠设置的第一半导体层110，活性层120以及第二半导体层130；
步骤S12，在所述第一半导体层110远离活性层120的表面设置一三维纳米结构阵列140；
步骤S13，设置一第一电极112与所述第一半导体层110电连接；
步骤S14，设置一第二电极132与所述第二半导体层130电连接。
请一并参阅图6，在步骤S11中，所述发光二极管芯片预制体12可通过以下方法制备：
步骤S111，提供一基底100，所述基底100具有一外延生长面101;
步骤S112，在所述外延生长面101依次生长一第一半导体层110、一活性层120及一第二半导体层130；
步骤S113，去除所述基底100，形成所述发光二极管芯片预制体12。
在步骤S111中，所述基底100提供了生长第一半导体层110的外延生长面101。所述基底100的外延生长面101是分子平滑的表面，且去除了氧或碳等杂质。所述基底100可以为单层或多层结构。当所述基底100为单层结构时，该基底100可以为一单晶结构体，且具有一晶面作为第一半导体层110的外延生长面101。当所述基底100为多层结构时，其需要包括至少一层所述单晶结构体，且该单晶结构体具有一晶面作为第一半导体层110的外延生长面101。所述基底100的材料可以根据所要生长的第一半导体层110来选择，优选地，使所述基底100与第一半导体层110具有相近的晶格常数以及热膨胀系数。所述基底100的厚度、大小和形状不限，可以根据实际需要选择。所述基底100不限于所述列举的材料，只要具有支持第一半导体层110生长的外延生长面101的基底100均属于本发明的保护范围。
在步骤S112中，所述第一半导体层110、活性层120以及第二半导体层130的生长方法可以分别通过分子束外延法（MBE）、化学束外延法（CBE）、减压外延法、低温外延法、选择外延法、液相沉积外延法（LPE）、金属有机气相外延法（MOVPE）、超真空化学气相沉积法（UHVCVD）、氢化物气相外延法(HVPE)、以及金属有机化学气相沉积法（MOCVD）等中的一种或多种实现。优选地，所述第一半导体层110、活性层120以及第二半导体层130采用相同的半导体材料，以减小生长过程中位错带来的缺陷。
本实施例中，所述第一半导体层110为Si掺杂的N型氮化镓。本实施例采用MOCVD工艺制备所述第一半导体层110，所述第一半导体层110的生长为异质外延生长。其中，采用高纯氨气(NH3)作为氮的源气，采用氢气(H2)作载气，采用三甲基镓(TMGa)或三乙基镓(TEGa)作为Ga源，采用硅烷(SiH4)作为Si源。所述第一半导体层110的生长具体包括以下步骤：
步骤S112a，将蓝宝石基底100置入反应室，加热到1100℃~1200℃，并通入H2、N2或其混合气体作为载气，高温烘烤200秒~1000秒。
步骤S112b，继续同入载气，并降温到500℃~650℃，通入三甲基镓或三乙基镓，并同时通入氨气，低温生长GaN层，所述低温GaN层作为继续生长第一半导体层110的缓冲层。由于第一半导体层110与蓝宝石基底100之间具有不同的晶格常数，因此所述缓冲层用于减少第一半导体层110生长过程中的晶格失配，降低生长的第一半导体层110的位错密度。
步骤S112c，停止通入三甲基镓或三乙基镓，继续通入氨气和载气，同时将温度升高到1100℃~1200℃，并恒温保持30秒~300秒。
步骤S112d，将基底100的温度保持在1000℃~1100℃，同时重新通入三甲基镓及硅烷，或三乙基镓及硅烷，在高温下生长出高质量的第一半导体层110。
进一步的，在步骤S112c之后，可将基底100的温度保持在1000℃~1100℃，重新通入三甲基镓或三乙基镓一定时间，生长一未掺杂的半导体层，然后再通入硅烷，继续生长第一半导体层110。该未掺杂的半导体层可进一步减小生长所述第一半导体层110的晶格缺陷。
所述活性层120的生长方法与第一半导体层110基本相同。具体的，在生长完第一半导体层110之后，采用三甲基铟作为铟源，所述活性层120的生长包括以下步骤：
步骤(a1)，停止通入硅烷，将反应室的温度保持在700℃~900℃，使反应室压强保持在50托~500托；
步骤(a2)，向反应室通入三甲基铟，生长InGaN/GaN多量子阱层，形成所述活性层120。
本实施例中，所述第二半导体层130为镁(Mg)掺杂的P型氮化镓，其厚度为0.3微米。所述第二半导体层130的生长方法与第一半导体层110基本相同，具体的，在生长完活性层120之后，采用二茂镁作(Cp2Mg)为镁源，所述第二半导体层130的生长包括以下步骤：
步骤(b1)，停止通入三甲基铟，将反应室的温度保持在1000℃~1100℃，使反应室压强保持在76托~200托；
步骤(b2)，向反应室通入二茂镁，生长Mg掺杂的P型GaN层，形成所述第二半导体层130。
在步骤S113中，所述基底100的去除方法可为激光照射法、腐蚀法或温差自剥离法。所述去除方法可根据基底100以及第一半导体层110材料的不同进行选择。本实施例中，所述基底100的去除方法为激光照射法。具体的，所述去除方法包括以下步骤：
S113a，将所述基底100中未生长第一半导体层110的表面进行抛光并清洗；
S113b，将经过表面清洗的基底100放置于一平台（图未示）上，并利用激光对所述基底100与第一半导体层110进行扫描照射；
S113c，将经激光照射后的基底100浸入溶液中去除所述基底100。
在步骤S113a中，所述抛光方法可为机械抛光法或化学抛光法，使所述基底100的表面平整光滑，以减少后续激光照射中激光的散射。所述清洗可用盐酸、硫酸等冲洗所述基底100的表面，从而去除表面的金属杂质以及油污等。
在步骤S113b中，所述激光从基底100抛光后的表面入射，且入射方向基本垂直于所述基底100抛光后的表面，即基本垂直于所述基底100与第一半导体层110的界面。所述激光的波长不限，可根据第一半导体层110以及基底100的材料选择。具体的，所述激光的能量小于基底100的带隙能量，而大于第一半导体层110的带隙能量，从而激光能够穿过基底100到达第一半导体层110，在第一半导体层110与基底100的界面处进行激光剥离。所述界面处第一半导体层110的缓冲层对激光产生强烈的吸收，从而使得界面处的缓冲层温度快速升高而分解。本实施例中所述第一半导体层110为GaN，其带隙能量为3.3ev；基底100为蓝宝石，其带隙能量为9.9ev；所述激光器为KrF激光器，发出的激光波长为248nm，其能量为5ev，脉冲宽度为20～40ns，能量密度为400～600mJ/cm2，光斑形状为方形，其聚焦尺寸为0.5mm×0.5mm；扫描位置从所述基底100的边缘位置开始，扫描步长为0.5mm/s。在扫描的过程中，所述GaN开始分解为Ga和N2。可以理解，所述脉冲宽度、能量密度、光斑形状、聚焦尺寸以及扫描步长可根据实际需求进行调整；可根据第一半导体层110对特定波长的激光具有较强的吸收作用选择相应波长的激光。
由于所述第一半导体层110与基底100界面处对上述波长的激光具有很强的吸收作用，因此，所述缓冲层的温度快速升高而分解；而所述第一半导体层110中其他部分对上述波长的激光吸收较弱，因此所述第一半导体层110并不会被所述激光所破坏。可以理解，对于不同的第一半导体层110可以选择不同波长的激光，使缓冲层1202对激光具有很强的吸收作用。
所述激光照射的过程在一真空环境或保护性气体环境进行以防止在激光照射的过程中碳纳米管被氧化而破坏。所述保护性气体可以为氮气、氦气或氩气等惰性气体。
在步骤S113c中，可将激光照射后的基底100浸入一酸性溶液中进行酸化处理，以去除GaN分解后的Ga，从而实现基底100与第一半导体层110的剥离，形成所述发光二极管芯片预制体12。所述溶液可为盐酸、硫酸、硝酸等可溶解Ga的溶剂。
请一并参阅图7，在步骤S12中，在所述第一半导体层110表面设置三维纳米结构阵列140具体包括以下步骤：
步骤S121，在所述第一半导体层110的表面设置一掩模层103；
步骤S122，纳米压印并刻蚀所述掩模层103，使所述掩模层103图案化；
步骤S123，刻蚀所述第一半导体层110，使所述第一半导体层110的表面图案化，形成多个三维纳米结构预制体1421；
步骤S124，去除所述掩模层103，形成所述三维纳米结构阵列140。
在步骤121中，所述掩模层103可为一单层结构或复合层结构。所述掩模的厚度可根据实际需要进行选择，如需要刻蚀的深度、刻蚀的气体等，以保证后续在掩模层103中形成纳米图形的精度。当所述掩模层103为一单层结构时，所述单层掩模的材料可以为ZEP520A、HSQ（hydrogen silsesquioxane）、PMMA（Polymethylmethacrylate）、PS（Polystyrene）、SOG（Silicon on glass）或其他有机硅类低聚物等材料，所述单层掩模用于保护其覆盖位置处的第一半导体层110。所述单层掩模的厚度可根据实际需要进行选择，如需要刻蚀的深度等。本实施例中，所述掩模层103为一复合层结构，所述复合层结构包括一第一掩模层1032及一第二掩模层1034，所述第一掩模层1032及第二掩模层1034依次层叠设置于所述第二半导体层130表面，所述第二掩模层1034覆盖所述第一掩模层1032。所述第一掩模层1032及一第二掩模层1034的材料不限，可以根据实际需要及刻蚀所需要的气氛进行选择。所述第一掩模层1032的材料可为ZEP520、PMMA（Polymethylmethacrylate）、PS（Polystyrene）、SAL 601或ARZ 720等，所述第二掩模层1034可为HSQ、SOG（Silicon on glass）或其他有机硅类低聚物等等。本实施例中，所述第一掩模层1032的材料为ZEP520A，第二掩模层1034的材料为HSQ（hydrogen silsesquioxane）。所述第一掩模层1032及第二掩模层1034可通过在第一半导体层110表面沉积然后烘干的方式形成。所述第一掩模层1032及第二掩模层1034可以采用丝网印刷法或旋涂法沉积于所述第二半导体层130表面。
具体的，所述掩模层103的制备包括以下步骤：
步骤S121a，形成所述第一掩模层1032。本实施例中，所述第一掩模层1032的制备方法包括以下步骤：首先，清洗所述第一半导体层110表面；其次，在第一半导体层110的表面旋涂ZEP520，旋涂转速为500转/分钟~6000转/分钟，时间为0.5分钟~1.5分钟；其次，在140℃~180℃温度下烘烤3~5分钟，从而在所述第一半导体层110表面形成该第一掩模层1032。该第一掩模层1032的厚度为100纳米~500纳米。
步骤S121b，形成所述第二掩模层1034，所述第二掩模层1034的制备方法包括以下步骤：首先，在所述第一掩模层1032的表面旋涂所述抗蚀剂HSQ，旋涂转速为2500转/分钟~7000转/分钟，旋涂时间为0.5分钟~2分钟，该抗蚀剂HSQ的旋涂在高压下进行。该第二掩模层1034的厚度为100纳米~500纳米，优选的为100纳米~300纳米。其次，固化所述抗蚀剂HSQ形成所述第二掩模层1034。该第二掩模层1034具有可在室温下压印、结构稳定性较佳、以及压印分辨率可达到10nm以下之高分辨率等特性。
进一步的，在步骤S121a与步骤S121b之间进包括一在所述第一掩模层1032的表面形成一过渡层（图未示）的步骤，所述过渡层可通过溅射法或沉积法形成，所述过渡层的材料不限，可根据实际需要进行选择，本实施例中，所述过渡层为二氧化硅。所述过渡层用于在刻蚀第二掩模层1034时，保护第一掩模层1032的完整性。
进一步，在步骤S121之前，可以对该第一半导体层110进行亲水处理。对该第一半导体层110进行亲水处理的方法包括以下步骤：首先，清洗第一半导体层110，清洗时采用超净间标准工艺清洗。然后，采用微波等离子体处理上述第一半导体层110。具体地，可将所述第一半导体层110放置于微波等离子体系统中，该微波等离子体系统的一感应功率源可产生氧等离子体、氯等离子体或氩等离子体。等离子体以较低的离子能量从产生区域扩散并漂移至所述第一半导体层110表面，进而改善第一半导体层110的亲水性。
在步骤S122中，通过纳米压印及刻蚀使所述掩模层103图案化的方法具体包括以下步骤：
步骤（a），提供一表面具有纳米图形的模板200。
该模板200的材料可为硬性材料，如镍、硅或者二氧化硅。该模板200的材料也可为柔性材料，如PET、PMMA、PS、PDMS等。该模板200的表面形成有纳米图形，所述纳米图形包括多个并排延伸的条形凸部，相邻的凸部之间形成一凹槽。所述多个凸部及凹槽间隔形成一阵列结构，或同心圆环形结构，或同心回形结构，不管是任何形状的凸起结构其相邻的凸部之间均形成一凹槽。本实施例中，所述多个凸部为沿同一方向延伸的条形凸起结构，相邻的条形凸起结构之间形成所述凹槽。所述条形凸起结构沿同一方向贯穿所述模板200，在垂直于该延伸方向上，所述条形凸起结构的宽度不限，可根据需要进行选择。本实施例中，该模板200的材料为二氧化硅，所述条形凸起结构及所述凹槽的宽度可相等或不相等，且均为50纳米～200纳米。
步骤（b），将模板200具有纳米图形的表面与所述第二掩模层1034贴合，并在常温下挤压所述模板200与第一半导体层110后，脱模。
在常温下，可以通过模板200向第一半导体层110施加压力，使得所述模板200上的纳米图形转移到第二掩模层1034。具体地，使模板200形成有纳米图形的表面与所述第一半导体层110上的第二掩模层1034贴合，并在真空度为1×10‑1mbar~1×10‑5 mbar，施加压力为2磅/平方英尺~100磅/平方英尺（Psi）的压印条件下，保持2~30分钟，最后将模板200与第一半导体层110分离，从而该模板200表面的纳米图形复制到所述第二掩模层1034。在所述第二掩模层1034形成的纳米图形包括多个凹槽和凸部，且所述第二掩模层1034中凹槽的大小及形状与模板200中的凸部相对应，所述第二掩模层1034中凸部的大小及形状与模板200中的凹槽相对应。在施加压力的过程中，与模板200对应位置处的第二掩模层1034被所述模板200的凸部压缩而变薄，在第二掩模层1034中形成一凹槽。凹槽底部位置处的第二掩模层1034形成一薄层，贴附于第一掩模层1032表面。
步骤（c），通过刻蚀去除所述凹槽底部的第二掩模层1034，露出第一掩模层1032。
所述凹槽底部的第二掩模层1034可以通过等离子体刻蚀的方法去除。本实施例中，所述凹槽底部的第二掩模层1034可以采用碳氟(CF4)反应性等离子体刻蚀去除，以露出第一掩模层1032。具体地，可将上述形成有纳米图形的第一半导体层110放置于一反应性等离子体刻蚀系统中，该反应性等离子体刻蚀系统的一感应功率源产生CF4等离子体，CF4等离子体以较低的离子能量从产生区域扩散并漂移至所述第一半导体层110的第二掩模层1034，此时该凹槽底部的第二掩模层1034被所述CF4等离子体刻蚀。CF4等离子体系统的功率可为10瓦~150瓦，所述CF4等离子体的通入速率可为2~100标况毫升每分 (standard‑state cubic centimeter per minute，sccm)，形成的气压可为1~15帕，采用CF4等离子体刻蚀时间可为2秒~4分钟。本实施例中，所述等离子体刻蚀的条件为：等离子体系统的功率为40W，等离子体的通入速率为26sccm，气压为2Pa，刻蚀时间为10秒。通过上述方法，凹槽底部的第二掩模层1034被刻蚀掉，露出第一掩模层1032，且所述第二掩模层1034的凸部也同时被刻蚀变薄。在此过程中，所述第二掩模层1034纳米图形的形态依然保持完整。
步骤（d），去除与所述第二掩模层1034的凹槽对应位置处的部分第一掩模层1032，露出第一半导体层110，形成图案化的所述掩模层103。
凹槽底部的第一掩模层1032可以在一氧等离子体系统中采用氧等离子体去除。所述氧等离子体系统的功率可为10瓦~150瓦，氧等离子体的通入速率可为2~100sccm，形成的气压可为0.5帕~15帕，采用氧等离子体刻蚀时间可为5秒~5分钟。本实施例中，所述等离子系统的功率为40W，等离子体的通入速率为40sccm，气压为2Pa，刻蚀时间为120秒。通过上述方法，凹槽底部的第一掩模层1032被去除，露出第一半导体层110。采用氧等离子体刻蚀第一掩模层1032过程中，与凹槽对应的第一掩模层1032被氧化而刻蚀掉，由抗蚀剂HSQ构成的所述第二掩模层1034在氧等离子体的作用下发生交联，对所述第一掩模层1032中与凹槽对应部分以外的区域起到良好的掩模层作用，进而刻蚀过程中有效保持第一掩模层1032的分辨率。通过刻蚀将所述第二掩模层1034中的纳米图形复制到第一掩模层1032中，从而使所述整个掩模层103图案化。所述“图案化”是指所述掩模层103在第一半导体层110的表面形成多个条形凸起结构1031，所述多个条形凸起结构1031并排延伸，相邻的条形凸起结构1031之间形成一沟槽1033。与所述沟槽1033对应区域的第一半导体层110的表面暴露出来，所述凸起结构1031覆盖此区域之外第一半导体层110的表面。通过控制所述刻蚀气体的总的流动速率及刻蚀方向，可使刻蚀结束后形成凸起结构1031的侧壁陡直，进而可保证后续刻蚀所述第一半导体层110的过程中，形成的三维纳米结构预制体1421的形状的一致性及均匀性。
在步骤S123中，刻蚀所述第一半导体层110，使所述第一半导体层110的表面图案化，并形成多个三维纳米结构预制体1421。
所述刻蚀方法可通过将上述第一半导体层110放置在一感应耦合等离子体系统中，利用刻蚀气体对所第一半导体层110进行刻蚀。在刻蚀的过程中，与掩模层103中沟槽1033对应的部分第一半导体层110被气体所刻蚀去除，从而在第一半导体层110的表面形成一凹槽。所述气体可根据所述第一半导体层110以及所述掩模层103的材料进行选择，以保证所述刻蚀气体对所述刻蚀对象具有较高的刻蚀速率。
本实施例中，所述第一半导体层110的刻蚀主要包括以下步骤：
步骤一，所述刻蚀气体对未被掩模层103覆盖的第一半导体层110表面进行刻蚀，在第一半导体层110表面形成多个凹槽，所述凹槽的深度基本相同。
步骤二，在所述等离子体的轰击作用下，所述掩模层103中相邻的两个凸起结构1031逐渐相向倾倒，使所述两个凸起结构1031的顶端逐渐两两靠在一起而闭合，所述等离子体对该闭合位置内所述第一半导体层110的刻蚀速率逐渐减小，从而在第一半导体层110表面形成所述第一凹槽1426，在未发生闭合的两个凸起结构之间，形成第二凹槽1428，且形成的所述第二凹槽1428的深度大于所述第一凹槽1426的深度。
在步骤一中，所述刻蚀气体对未被掩模层103覆盖的第一半导体层110表面进行刻蚀，在刻蚀的过程中，所述气体会与第一半导体层110反应，从而在刻蚀表面形成一保护层，阻碍气体的进一步刻蚀，使得刻蚀面逐渐减小，即形成所述凹槽的宽度沿刻蚀方向逐渐减小。同时，所述刻蚀气体对所述掩模层103中所述凸起结构1031的顶端（即远离第一半导体层110表面的一端）进行刻蚀。并且，由于所述掩模层103远离第一半导体层110表面的部分侧面被刻蚀，从而使得所述凸起结构1031顶端的宽度逐渐变窄。
在步骤二中，所述气体刻蚀包括以下过程：
第一过程，在气体刻蚀的过程中，由于所述气体的轰击作用，相邻的凸起结构1031之间依次两两闭合，即相邻的两个凸起结构1031的顶端逐渐两两靠在一起。
第二过程，由于相邻的两个凸起结构1031逐渐闭合，所述刻蚀气体对该闭合位置内所述第一半导体层110的刻蚀速率逐渐减小，即在该位置处形成凹槽的宽度沿刻蚀深度进一步减小，进而形成一V形结构的凹槽，且该V形凹槽的深度较浅。而未闭合的凸起结构1031之间，由于所述刻蚀气体可继续以近似相同的刻蚀速率对该位置处的第一半导体层110进行刻蚀，因此该位置处相对于闭合位置处形成的凹槽的深度较深。
第三过程，所述凸起结构1031两两闭合后，使所述刻蚀气体无法再对该闭合位置处的第一半导体层110进行刻蚀，从而在第一半导体层110的表面形成所述第一凹槽1426。同时，在未发生闭合的两个凸起结构1031之间，所述刻蚀气体可以继续对所述第一半导体层110进行刻蚀，进而形成第二凹槽1428，因此该位置处第二凹槽1428的深度，大于所述第一凹槽1426的深度，从而形成所述三维纳米结构预制体1421。
所述刻蚀气体可根据需要进行选择，可以为单一气体，也可以为混合气体，只要保证在刻蚀的过程中，使所述掩模层103中的凸起结构1031两两闭合即可。本实施例中，所述刻蚀气体为混合气体，所述混合气体包括Cl2、BCl3、O2及Ar2气体。所述等离子体系统的功率可10瓦~150瓦，所述混合气体的通入速率可为8~150sccm，形成的气压可为0.5帕~15帕，刻蚀时间可为5秒~5分钟。其中，所述Cl2的通入速率可为2～60sccm，所述BCl3的通入速率可为2～30sccm，所述O2的通入速率可为3～40sccm，所述Ar2的通入速率为1～20sccm。本实施例中，所述等离子系统的功率为70W，所述等离子体的通入速率为40sccm，气压为2Pa，刻蚀时间为120秒，其中，所述Cl2的通入速率为26sccm，所述BCl3的通入速率为16sccm，所述O2的通入速率为20sccm，所述Ar2的通入速率为10sccm。所述气体的通入速率、气压、刻蚀时间等可根据需要形成的三维纳米结构142的大小、尺寸等进行选择。
在步骤S124中，所述掩模层103可通过有机溶剂如四氢呋喃（THF）、丙酮、丁酮、环己烷、正己烷、甲醇或无水乙醇等无毒或低毒环保容剂作为剥离剂，溶解所述掩模层等方法去除，从而形成所述多个三维纳米结构142。本实施例中，所述有机溶剂为丁酮，所述掩模层103溶解在所述丁酮中，从而与所述第一半导体层110脱离。
可以理解的是，三维纳米结构阵列140也可以在所述第一半导体层110远离活性层120的表面设置一层其他的半导体材料，并对该半导体材料层进行如上所述方法处理而形成。
在步骤S13中，所述第一电极112的设置方法具体包括一下步骤：
步骤S131，刻蚀所述第一半导体层110及所述活性层120，暴露出所述第一半导体层110的部分表面；
步骤S132，在暴露出来的第一半导体层110的表面设置一第一电极112。
在步骤S131中，所述第一半导体层110及所述活性层120可通过光刻蚀、电子刻蚀、等离子刻蚀以及化学腐蚀等方法进行刻蚀，从而暴露所述第一半导体层110的部分表面。
在步骤S132中，所述第一电极112可通过电子束蒸发法、真空蒸镀法及离子溅射法等方法制备。进一步的，可将一导电基板通过导电胶等方式贴附于所述第一半导体层110暴露的部分表面形成所述第一电极112。本实施例中，所述第一电极112设置于所述第一半导体层110的第二区域，并且与所述活性层120及第一半导体层110间隔设置。
在步骤S14中，所述第二电极132的制备方法与第一电极112相同。本实施例中，采用电子束蒸发法制备所述第二电极132。所述第二电极132设置于所述第一半导体层110的部分表面，且基本不影响所述发光二极管10的出光率。在形成所述第二电极132的过程中，所述第二电极132形成一连续的层状结构。由于所述第一半导体层110表面设置有三维纳米结构阵列140，因此，所述第二电极132部分沉积于所述三维纳米结构阵列140中。
可以理解，本实施例中所述纳米压印并刻蚀所述掩模层103形成多个条形凸起结构及凹槽的方法仅为一具体实施例，所述掩模层103的处理并不限于以上制备方法，只要保证所述图案化的掩模层103包括多个条形凸起结构，相邻的凸起结构之间形成凹槽，设置于第一半导体层110表面后，所述第一半导体层110表面通过该凹槽暴露出来即可。如也可以通过先在其他介质或基底表面形成所述图案化的掩模层，然后再转移到该第一半导体层110表面的方法形成。
与现有技术相比较，本发明所述发光二极管的制备方法具有以下优点：其一，本发明通过纳米压印及刻蚀的方法在第一半导体层表面上设置三维纳米结构阵列，其可在室温下进行压印，且模板无须预先处理，使得该方法工艺简单，成本低。其二，对所述第二半导体层进行刻蚀并使所述掩模层中的凸起结构两两闭合，可方便的制备大面积周期性的M形三维纳米结构，形成一大面积的三维纳米结构阵列，从而提高了所述发光二极管的产率。
请参阅图8，本发明第二实施例提供一种发光二极管20，其包括：一第一半导体层110、一活性层120、一第二半导体层130、一第一电极112、一第二电极132、一第一三维纳米结构阵列140a及一第二三维纳米结构阵列140b。所述活性层120设置于所述第一半导体层110与第二半导体层130之间。所述第一电极112与第一半导体层110电连接，所述第二电极132与第二半导体层130电连接。所述第一三维纳米结构阵列140a设置于所述第一半导体层110远离活性层120的表面，所述第二三维纳米结构阵列140b设置于所述第二半导体层130的表面。本发明第二实施例中的发光二极管20的结构同第一实施例中的发光二极管10的结构相似，其区别在于，所述第二半导体层130远离活性层120的表面进一步包括一第二三维纳米结构阵列140b。
所述第一三维纳米结构阵列140a、第二三维纳米结构阵列140b与第一实施例中所述三维纳米结构阵列140的结构分别相同。本实施例中，所述第一三维纳米结构阵列140a包括多个第一三维纳米结构142a，所述第二三维纳米结构阵列140b包括多个第二三维纳米结构142b。所述第一三维纳米结构142a与第二三维纳米结构142b分别为条形结构，所述条形结构趋向于沿一个方向延伸。所述第一三维纳米结构142a的延伸方向与第二三维纳米结构142b的延伸方向可平行或者相交。本实施例中，所述第一三维纳米结构142a的延伸方向垂直于所述第二三维纳米结构142b的延伸方向，进而可进一步改变所述光子的出光方向，提高光取出效率。所述第二电极132可设置于所述第二三维纳米结构142b的表面，并与第二半导体层130电连接。所述第二电极132的设置基本不影响所述发光二极管20的光取出效率。
进一步的，所述发光二极管20可进一步包括一反射层（图未示）设置于所述第一电极112与第一半导体层110之间。具体的，所述反射层设置于所述第一三维纳米结构阵列140a与第一电极112之间，并覆盖所述第一三维纳米结构阵列140a。所述反射层具有良好的导电能力，从而与所述第一半导体层110及所述第一电极112实现电连接。所述发射层用于将所述活性层120中产生的光子发射，从而使之从所述出光面射出，进而提高所述发光二极管20的出光效率。
请参阅图9，本发明第二实施例进一步的提供一种发光二极管20的制备方法，具体包括一下步骤：
步骤S21，提供一发光二极管芯片预制体12，所述发光二极管芯片预制体12包括一依次层叠设置的第一半导体层110、一活性层120及一第二半导体层130；
步骤S22，在所述第一半导体层110远离活性层120的表面设置一第一三维纳米结构阵列140a；
步骤S23，在第二半导体层130远离活性层120的表面设置一第二三维纳米结构阵列140b；
步骤S24，设置一第一电极112与所述第一半导体层110电连接；
步骤S25，设置一第二电极132与所述第二半导体层130电连接。
本发明第二实施例提供的发光二极管20的制备方法与第一实施例中发光二极管10的制备方法基本相同，其不同在于，本发明第二实施例中进一步包括一在第二半导体层130表面设置一第二三维纳米结构阵列140b的步骤。所述在第二半导体层130的表面设置第二三维纳米结构阵列140b的步骤与第一实施例中所述三维纳米结构阵列140的设置方法相同。
所述第二三维纳米结构阵列140b可设置在所述第二半导体层130的部分表面，也可设置于其远离活性层120的整个表面，即所述第二三维纳米结构阵列140b设置于所述发光二极管20的出光面。当从活性层120产生的大角度光入射到该出光面时，经过所述第二三维纳米结构阵列140b的折射，可改变其出射方向，而从发光二极管20中出射，进而提高了所述发光二极管20的光取出效率。同时，当从第一三维纳米结构阵列140a反射回来的光以大角度入射到该出光面时，所述第二三维纳米结构阵列140b可进一步改变其出射方向而使之从出光面出射。
本发明提供的发光二极管及其制备方法具有以下优点：其一，由于本发明的发光二极管中所述三维纳米结构为M形结构，相当于包括至少两层或两组阵列状设置的三维纳米结构，从而使得发光二极管中大角度的光经过折射后，从出射面出射，进而提高了其光取出率；其二，本发明提供的纳米压印方法，其可在室温下进行压印，且模板无须预先处理，使得该方法工艺简单，成本低；其三，对所述基底进行刻蚀并使所述掩模层中的凸起结构两两闭合，可方便的制备大面积周期性的M形三维纳米结构，提高了所述高效率发光二极管的产率。
另外，本领域技术人员还可在本发明精神内做其他变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。