基于滑动滤波器的锁相环动态性能改进方法.pdf

本发明公开了基于滑动滤波器的锁相环动态性能改进方法，包括：对三相电网电压采样，然后通过Park坐标变换得到两相dq旋转坐标系下电压分量vq与vd；将获得的vd求微分后除以角频率参数，然后再与vq相加得到将获得的vq求微分后除以角频率参数，然后再与vd相加得到将获得的通过滑动滤波器后得到基波正序电压幅值将获得的通过滑动滤波器后再通过PI调节器，PI调节器的输出加上预设角频率后得到锁相环测得的电网电压角频率预设角频率通常为工频；将得到的进行积分，得到锁相环测得的电网电压相位将得到的反馈回输入端完成闭环控制。本申请将随输入信号频率变化的比例算法引入MAF-PLL，消除PLL中最低频波动分量，从而缩小MAF的窗口宽度，提升MAF-PLL的动态性能。

1.  基于滑动滤波器的锁相环动态性能改进方法，其特征是，包括以下步骤：
步骤一：对三相电网电压采样，然后通过Park坐标变换得到两相dq旋转坐标系下电压分量v_q与v_d；
步骤二：将步骤一中获得的v_d求微分后除以角频率参数，然后再与v_q相加得到将步骤一中获得的v_q求微分后除以角频率参数，然后再与v_d相加得到
步骤三：将步骤二获得的通过滑动滤波器后得到基波正序电压幅值V₁⁺；
步骤四：将步骤二获得的通过滑动滤波器后再通过PI调节器，PI调节器的输出加上预设角频率后得到锁相环测得的电网电压角频率预设角频率通常为工频；
步骤五：将步骤四得到的进行积分，得到锁相环测得的电网电压相位
步骤六：将步骤五得到的反馈回输入端完成闭环控制。

2.  如权利要求1所述的基于滑动滤波器的锁相环动态性能改进方法，其特征是，所述步骤二中，当忽略直流偏置时，DIFq的作用是对输入信号求导然后再除以2ω_n，DIFd的作用是对输入信号求导然后再除以-2ω_n，因此其传递函数为：
DIFd(s)＝-s/(2ω_n)
DIFq(s)＝s/(2ω_n)
其中，ω_n是基波角频率，s是拉普拉斯算子。

3.  如权利要求2所述的基于滑动滤波器的锁相环动态性能改进方法，其特征是，解耦传递函数PF(s)为：
PF(s)＝1+j×(-jω)/(2ω_n)＝1+ω/(2ω_n)
其中，ω是输入信号的角频率，ω_n是基波角频率,PF(s)实际上是一个比例环节，其值随着输入信号的频率而改变；当输入信号的频率为-2ω_n时，PF(s)的值为0，因此它能够消除负序二次谐波。

4.  如权利要求3所述的基于滑动滤波器的锁相环动态性能改进方法，其特征是，
通过解耦传递函数的信号可以表示为：

其中，v'_d是电压分量v_d的一次导数，v'_q是电压分量v_q的一次导数，h代表h次谐波，为其对应初始相角，从该信号可以看出，改进算法已将最低次谐波消除。

5.  如权利要求1所述的基于滑动滤波器的锁相环动态性能改进方法，其特征是，当考虑直流偏置时，DIFq的作用是对输入信号求导然后再除以-ω_n，DIFd的作用是对输入信号求导然后再除以ω_n，因此其传递函数为：
DIFd(s)＝s/ω_n
DIFq(s)＝-s/ω_n
其中，ω_n是基波角频率，s是拉普拉斯算子，DIFq(s)是对q轴信号求微分，DIFd(s)是对d轴信号求微分。

6.  如权利要求5所述的基于滑动滤波器的锁相环动态性能改进方法，其特征是，PF(s)可以表示为
PF(s)＝1-ω/ω_n
当考虑直流偏置时，ω是输入信号的角频率，在输入信号频率为ω_n时，解耦传递函数的值是0。

7.  如权利要求6所述的基于滑动滤波器的锁相环动态性能改进方法，其特征是，通过解耦传递函数后的信号可以表示为

其中，v'^d是电压分量v_d的一次导数，v'_q是电压分量v_q的一次导数，h代表h次谐波，为其对应初始相角。从该信号可以看出，改进算法已将最低次谐波消除。

8.  如权利要求1所述的基于滑动滤波器的锁相环动态性能改进方法，其特征是，
改进的滑动滤波器的锁相环的开环传递函数为
Gol(s)=θ^1+θe|D(s)=0=V1+PF(s)MAF(s)PI(s)1s]]>
其中，是锁相环输出的基波正序电压相位，θ_e为相位误差，D(s)为扰动信号的传递函数，V₁⁺为基波正序电压幅值，PF(s)为比例算法的传递函数，MAF(s)为滑动滤波器的传递函数，PI(s)为PI控制器传递函数，s为拉普拉斯算子。

基于滑动滤波器的锁相环动态性能改进方法
技术领域
本发明涉及基于滑动滤波器的锁相环动态性能改进方法。
背景技术
随着电力电子及新能源技术的发展，分布式发电并网、灵活交流输电、有源电力滤波器、柔性直流输电等技术得到了迅速发展。在这些技术中换流器往往连接到电网的公共节点(Point of Common Coupling，PCC)上。基于这个原因PCC处的电网基波正序电压信息(比如相位和频率)必须被实时快速准确地获取。
锁相环(Phase Locked Loop,PLL)是获取上述信息的主要方法，大量文献中提出了不同的锁相环设计方法，其中使用最为广泛的是单同步坐标系锁相环(SRF-PLL)。SRF-PLL可以应用在单相中也可以应用在三相中。该锁相环将三相输入电压经过Park变换到dq两相旋转坐标系下，通过PI控制器调节q轴或d轴(根据实际变换)分量为零来捕获电压的相位和频率，该方法结构简单，参数调试方便，在理想电网电压下可以有很高的带宽，因此可以快速准确锁相，在谐波污染情况下可以通过降低带宽来获得相对满意的效果，但是在三相电网电压不平衡情况下即使降低环路带宽一般也难以获得电网电压的准确信息。为了消除电网电压不平衡对锁相环的影响，大量文章提出了不同的改进方法，比如有的文献提出一种双二阶广义积分器锁相环(DSOGI-PLL),该方法将αβ坐标系下的DSOGI结构引入锁相环来获取基波正序电压。还有文献提出一种自适应陷波器锁相环(ANF-PLL)，其原理类似于DSOGI-PLL，该方法使用自适应陷波器来获取基波正序电压。有的文献提出一种增强型锁相环(EPLL)，EPLL可以同时获取输入信号的相角和幅值，并且可以非常容易地重构目标信号，该方法滤波能力强但是动态响应速度慢。有的文献提出双同步坐标系锁相环(DDSRF-PLL)，该方法使用双同步坐标变换和解耦网络来获取基波正序和负序电压。有的文献提出一种基于复数滤波器的锁相环(MCCF-PLL)，与传统滤波器不同，复数滤波器能够区分相同频率下的正负序信号。有的文献提出一种延时消去法锁相环(DSC-PLL),该方法将输入信号延时四分之一周期然后与原信号相加以获取基波正序电压。
上述改进方法基本消除了电压不对称对锁相环的影响，但是由于上述改进方法在频域中大部分表现为传统低通滤波特性，或者只能对单个频点进行陷波，因此在严重谐波污染电网环境下只能通过降低系统带宽来提高锁相环的谐波抑制能力，这严重影响了锁相环的动态特性，在某些动态响应速度要求高的场合，比如低电压穿越等，这些方法难以满足要求。虽然 一些文章中提出了基于上述方法的多通道模式，比如MRF-PLL,MSOGI-FLL,和GDSC-PLL等算法，但是这些算法的复杂程度呈倍数增加，而且在谐波成分未知情况下滤波效果难以保证，并且不易在数字控制器中实现。即使在谐波污染较弱的环境中，由于电压不对称的影响，采用上述方法的锁相环为了保证系统稳定性，其截止频率也必须大大低于二倍基波频率，因此动态响应速度同样难以保证。
近期文章中提出了多种关于滑动滤波器(Moving Average Filter,MAF)的锁相环，其中有的文献将MAF引入传统SRF-PLL，提出了MA-PLL，该方法大大提升了传统SRF-PLL的滤波能力但是降低了动态响应速度。有的文献将MAF引入MRF-PLL取代原先的低通滤波器，同样提升了MRF-PLL的滤波效果。有的文献将频率自适应的MAF引入传统SRF-PLL，提出了MAF-PLL，该方法与MA-PLL的不同就在于将锁相环获得的频率实时反馈给MAF，从而可以动态调节MAF的窗口宽度，在系统频率变化时同样可以达到很好的滤波效果。
上述基于MAF的锁相环可以完全消除电压不平衡、谐波污染甚至直流偏置对传统锁相环的影响，准确获取电压基波正序分量的相位和频率，由于其数字实现简单，计算量低，使其成为最具吸引力的锁相环之一。但是引入MAF后的锁相环由于MAF窗口宽度的限制，系统带宽大大降低，因此严重影响了锁相环的动态性能。
发明内容
为解决现有技术存在的不足，本发明公开了基于滑动滤波器的锁相环动态性能改进方法，并将其命名为DMAF-PLL。该方法能快速消除低频谐波从而提高滑动滤波器的窗口宽度。因为该方法的实现是将一种随输入信号频率变化的比例算法引入MAF-PLL，因此不会引入相位滞后恶化系统稳定性。DMAF-PLL提高了MAF-PLL的开环带宽，大大提升了其动态特性。该方法易于实现，计算量小。仿真和实验均验证了本申请提出方法的有效性和正确性。
为实现上述目的，本发明的具体方案如下：
基于滑动滤波器的锁相环动态性能改进方法，包括以下步骤：
步骤一：对三相电网电压采样，然后通过Park坐标变换得到两相dq旋转坐标系下电压分量v_q与v_d；
步骤二：将步骤一中获得的v_d求微分后除以角频率参数，然后再与v_q相加得到将步骤一中获得的v_q求微分后除以角频率参数，然后再与v_d相加得到
步骤三：将步骤二获得的通过滑动滤波器后得到基波正序电压幅值V₁⁺；
步骤四：将步骤二获得的通过滑动滤波器后再通过PI调节器，PI调节器的输出加上预设角频率后得到锁相环测得的电网电压角频率预设角频率通常为工频；
步骤五：将步骤四得到的进行积分，得到锁相环测得的电网电压相位
步骤六：将步骤五得到的反馈回输入端完成闭环控制。
所述步骤二中，当忽略直流偏置时，DIFq的作用是对输入信号求导然后再除以2ω_n，DIFd的作用是对输入信号求导然后再除以-2ω_n，因此其传递函数为：
DIFd(s)＝-s/(2ω_n)
DIFq(s)＝s/(2ω_n)
其中，ω_n是基波角频率，s是拉普拉斯算子。
定义解耦传递函数PF(s)为
PF(s)=v‾q/vq=(vq+vdDIFd(s))/vq=1+vdDIFd(s)/vq]]>
或
PF(s)=v‾d/vd=(vd+vqDIFq(s))/vd=1+vqDIFq(s)/vd]]>
其中v_q与v_d分别为dq坐标系下的电压信号，因为v_q与v_d之间相差90°，因此v_d/v_q＝j，解耦传递函数PF(s)可以改写为：
PF(s)＝1+j×(-jω)/(2ω_n)＝1+ω/(2ω_n)
其中，ω是输入信号的角频率，ω_n是基波角频率；可以看出PF(s)实际上是一个比例环节，其值随着输入信号的频率而改变；当输入信号的频率为-2ω_n时，PF(s)的值为0，因此它能够消除负序二次谐波。
此时通过解耦传递函数的信号可以表示为

其中，ω_n是基波角频率，v'_d是电压分量v_d的一次导数，v'_q是电压分量v_q的一次导数，h代表h次谐波，为其对应初始相角。
从该信号可以看出，改进算法已将最低次谐波消除。
当考虑直流偏置时，DIFq的作用是对输入信号求导然后再除以-ω_n，DIFd的作用是对输入信号求导然后再除以ω_n，因此其传递函数为：
DIFd(s)＝s/ω_n
DIFq(s)＝-s/ω_n
此时PF(s)可以表示为
PF(s)＝1-ω/ω_n
当考虑直流偏置时，在输入信号频率为ω_n时，解耦传递函数的值是0，因此解耦传递函数可以快速消除直流偏置造成的影响，此时通过解耦传递函数后的信号可以表示为

其中，ω_n是基波角频率，v'_d是电压分量v_d的一次导数，v'_q是电压分量v_q的一次导数。从该信号可以看出，改进算法已将最低次谐波消除。
DMAF-PLL即改进的滑动滤波器的锁相环的开环传递函数为：
Gol(s)=θ^1+θe|D(s)=0=V1+PF(s)MAF(s)PI(s)1s]]>
其中，是锁相环输出的基波正序电压相位，θ_e为相位误差，D(s)为扰动信号的传递函数，V₁⁺为基波正序电压幅值，PF(s)为提出的比例算法的传递函数，MAF(s)为滑动滤波器的传递函数，PI(s)为PI控制器传递函数，s为拉普拉斯算子。
本发明的有益效果：
本申请的主要工作就将随输入信号频率变化的比例算法引入MAF-PLL，消除PLL中最低频波动分量，从而缩小MAF的窗口宽度，提升MAF-PLL的动态性能。本申请详细推导了不同情况下改进前后系统的小信号模型，得到改进前后MAF-PLL的开环伯德图，从理论上证明了改进算法在保证系统稳定裕度与滤波性能的前提下提升了MAF-PLL环路带宽，加快了系统的动态响应。通过不同情况下的仿真和实验，对改进前后MAF-PLL的性能进行对比，验证了改进方法的正确性和有效性。
附图说明
图1，三相MAF-PLL的结构图；
图2，MAF的Bode图，T_w＝0.01s；
图3，三相MAF-PLL的小信号模型；
图4，MAF-PLL开环Bode图，T_w＝0.01s；
图5，MAF-PLL开环Bode图，T_w＝0.02s；
图6，DMAF-PLL的结构图；
图7，DMAF-PLL的Bode图，T_w＝0.0033s；
图8，DMAF-PLL的Bode图，T_w＝0.01s；
图9，MAF-PLL与DMAF-PLL的启动与相位跳变；
图10，MAF-PLL与DMAF-PLL的频率跳变；
图11，MAF-PLL与DMAF-PLL在不对称故障下的表现；
图12，MAF-PLL与DMAF-PLL在严重谐波电网环境下的表现；
图13，MAF-PLL与DMAF-PLL启动及相位跳变；
图14，MAF-PLL与DMAF-PLL频率跳变及幅值跳变；
图15，MAF-PLL与DMAF-PLL在不对称故障下的表现；
图16，MAF-PLL与DMAF-PLL在严重谐波电网环境下的表现。
具体实施方式：
下面结合附图对本发明进行详细说明：
I.传统MAF-PLL介绍
图1是三相MAF-PLL的结构图。MAF是一种线性相位有限冲击响应滤波器，其输入为x(t),输出为y(t),则其输入、输出在连续域可用表示为，
y(t)=1Tw∫t-Twts(τ)dτ---(1)]]>
其中T_w为积分的窗口宽度，通过(1)可以得到MAF在S域的表达式，
MAF(s)=y(s)x(s)=1-e-TwsTws---(2)]]>
通过(2)可以看出，MAF需要一个与窗口宽度相等的时间才能达到稳态输出，因此窗口越长，MAF的动态响应越慢，通过后面的分析可知，窗口越长，MAF-PLL的截止频率也会越低，整个系统的动态响应也会越慢。
将s＝jω带入(2),可以得到MAF的幅相表达式
MAF(jw)=|sin(ωTw/2)ωTw/2|∠-ωTw/2---(3)]]>
通过(3)可以看出，MAF对直流增益为1，对频率为f＝k/T_w(k＝±1,±2,±3,...)Hz的信号增益为0，也就是说MAF能够通过直流成分，完全阻止频率为1/T_w整数倍的交流信号，通过MAF的伯德图可以清楚地看到这种特性。
通过图2可以看出当窗口宽度为0.01s时，MAF可以完全滤除频率为100Hz整数倍的谐波成分，表现出理想低通特性，因此通过适当选取窗口宽度，使用一个MAF就可以滤除锁相环系统中所有特征谐波成分，但是可以看到在所要滤除的谐波处，相位出现180°滞后，而且首次出现在需要滤除的最低次谐波处，为了保证整个锁相环系统稳定并留有一定的裕度，锁相环的截止频率必须远低于需要滤除的最低次谐波的频率，也就是说，需要滤除的最低次谐波决定了窗口的宽度，也就决定了MAF-PLL的截止频率，从而决定了MAF-PLL的动态响应特性。
为了方便推导MAF-PLL的小信号模型，假定MAF的窗口固定不变，三相输入电压包含正序、负序基波分量，直流偏置及占主导地位的非三次奇次谐波，即-5,7，…次谐波分量。
vi=V1+cos(θ1+-ki2π3)+V1-cos(θ1--ki2π3)+Σh=-5,7···Vhcos(θh-ki2π3)+Vdi.---(4)]]>
当i＝a,b,c时，相应的k_i＝0,1,2。式中：分别为基波正负序分量的幅值和相角；V_h,θ_h分别为h次谐波的幅值和相角；V_di为各相电压上叠加的直流偏置。经过克拉克(Clark)变换和派克(Park)变换，
vαvβ=Tαβvavbvc=231-12-12032-32vavbvcvdvq=Tdqvαvβ=cosθ^1+sinθ^++-sinθ^1+cosθ^1+vαvβ.---(5)]]>

其中A=vdα2+vdβ2,]]>v_dα＝(2v_da-v_db-v_dc)/3，vdβ=3(vdb-vdc)/3]]>当接近于稳态时
vq≈V1+(θ1+-θ^1+)+f(ωn,-2ωn,±6kωn)---(7)]]>
式中ω_n为基波角频率，k＝1,2,3…。由(7)和图1可以得到三相MAF-PLL的小信号模型如图3所示。
窗口宽度的选取是MAF设计中最重要的环节，因为窗口宽度不仅决定了积分周期还决定了MAF-PLL的系统带宽，对动态性能有决定性作用。窗口宽度需要根据锁相环中需要滤除的最低次波动分量来选取(本发明采用的MAF-PLL及其改进算法均采用窗口自适应算法，即窗口宽度是根据锁相环获得的电网频率自适应的，但是为了描述及建模的方便，采用定窗口宽度)。例如在50Hz电力系统中，不考虑直流偏置时，三相MAF-PLL需要滤除的波动分量有2次和±6k(k＝1,2,3…)次谐波，所以T_w选取0.01s，当考虑直流偏置时，最低次谐波是直流成分引入的与基波频率相同的波动分量，这时T_w应选为0.02s.
本发明采用对称最优法来设计PI调节器的参数，为了设计方便，首先将MAF(s)进行一阶Padé近似，也就是将延时环节进行近似
-e-Tws≈1-Tws/21+Tws2.---(8)]]>
将(8)带入(2)得到
MAF(s)≈11+Tws/2.---(9)]]>
MAF-PLL的开环传递函数为
Gol(s)=θ^1+θe|D(s)=0=V1+MAF(s)PI(s)1s.---(10)]]>
由于PI调节器的传递函数为
PI(s)=kps+kis---(11)]]>
将(9),(11)带入(10)得到，
Gol(s)≈V1+(2/Tw)(kps+ki)s2[s+(2/Tw)].---(12)]]>
根据对称最优法，当满足
2/T_w＝bω_c      (13a)
k_p＝ω_c/V₁⁺      (13b)
ki=ωc2/bV1+---(13c)]]>
时锁相环性能最优，其中ω_c为截止频率，b是一个常数，由动态响应特性和稳定裕度共同决定。b可以选为2.4，这个值可以使得PLL有一个较快的动态响应和较好的谐波抑制能力，同时其稳定裕度PM可以达到大约45°(工程上，PM一般为30°到60°)。在50Hz电力系统中，当不考虑直流偏置时T_w＝0.01，取V₁＝1pu，得到
ω_c＝83.33＝2π×13.3
k_p＝83.33                (14)
k_i＝2893.52
当考虑直流偏置时，T_w＝0.02，此时得到
ω_c＝41.67＝2π×6.63
k_p＝41.67                   (15)
k_i＝723.38
图4和图5是MAF-PLL的Bode图，从Bode图上可以看出，当不考虑直流偏置时，开环传递函数的截止频率大约为13.8Hz,当考虑直流偏置时，截止频率大约为6.9Hz，两种情况下稳定裕度基本一致。也就是说传统MAF-PLL在保证滤除最低次波动分量的前提下无法做到较快的动态响应，最低次波动分量对其动态响应的快速性起到决定性作用。
II.本发明提出的DMAF-PLL
本发明提出的方法如图6所示，其中“PF”代表解耦传递函数，是一种随输入信号频率变化的比例函数。
在图6中，当忽略直流偏置时，DIFq(或DIFd)的作用是对输入信号求导然后再除以2ω_n(或-2ω_n).因此其传递函数为
DIFd(s)＝-s/(2ω_n)      (16a)
DIFq(s)＝s/(2ω_n)      (16b)
根据图6，解耦传递函数PF(s)为
PF(s)=v‾q/vq=(vq+vdDIFd)/vq=1+vdDIFd/vq=v‾d/vd=(vd+vqDIFq)/vd=1+vqDIFq/vd---(17)]]>
因为v_q与v_d之间相差90°，因此v_d/v_q＝j。(17)可以改写为
PF(s)＝1+j×(-jω)/(2ω_n)＝1+ω/(2ω_n)      (18)
其中ω是输入信号的角频率，ω_n是基波角频率。可以看出PF实际上是一个比例环节，其值随着输入信号的频率而改变。当输入信号的频率为-2ω_n时，PF的值为0，因此它能够消除负序二次谐波.
当接近于稳态时(6)可以变换为下式，

其中，分别为基波正序分量，负序分量及h次谐波的初相角。对v_d和v_q分别求导可以得到下式，

当忽略直流偏置时，通过PF的信号可以表示为

此时MAF-PLL中输入MAF的信号不再存在负序二次谐波，需要滤除的最低次谐波是6次谐波，因此窗口宽度可以由原先的0.01s变为现在的0.0033s，这将大大提升MAF-PLL的动态特性。
当考虑直流偏置时，DIFq(或DIFd)的作用是对输入信号求导然后除以-ω_n(或ω_n).因此其传递函数为
DIFd(s)＝s/ω_n    (22a)
DIFq(s)＝-s/ω_n    (22b)
与(18)类似，此时PF(s)可以表示为
PF(s)＝1-ω/ω_n.    (23)
当考虑直流偏置时，在输入信号频率为ω_n时，PF的值是0，因此PF可以快速消除直流偏置造成的影响，此时通过PF后的信号可以表示为

此时DMAF-PLL不会再受到直流偏置造成的影响，因此窗口宽度可以从原来的0.02s变为现在的0.01s这将大大提升MAF-PLL的动态特性。
本发明提出的DMAF-PLL的开环传递函数为
Gol(s)=θ^1+θe|D(s)=0=V1+PF(s)MAF(s)PI(s)1s.---(25)]]>
当不考虑直流偏置时其对应的Bode图如图7所示，为了表示PF能够滤除负序二次谐波，在图7中使用了负频率。当考虑直流偏置时其对应的Bode图如图8所示。
从Bode图中可以看出，当不考虑直流偏置时，改进算法将开环截止频率从13.8Hz提升到31Hz，并且保持了43°的相位裕度和22dB的幅值裕度。当考虑直流偏置时改进算法将开环截止频率从6.9Hz提升到11.2Hz，并且保持了43°的相位裕度和37dB的幅值裕度。
III.本发明提出的DMAF-PLL仿真验证
本发明将在不同电网环境下进行仿真来验证本发明所提方法的正确性和有效性，其中仿真均在MATLAB/Simulink下进行，采用固定步长20kHz的离散时间算法。未做特殊说明电压初始频率为50Hz，相位为0，输入电压幅值为1pu；PLL初始频率为50Hz，相位为0，幅值为0。为了方便比较，频率波动小于20mHz，相位波动小于1°认为进入稳态。表I和表II分别给出了仿真条件和仿真参数；表III给出了各种情况下改进前后相位和频率的调节时间。 在所有的仿真中θ_err代表实际相角和检测相角之差，Freq代表频率，Amp代表幅值。
表I

表II

条件1:锁相环启动与相位跳变.
从图9中可以看出本文提出的方法DMAF-PLL的相位和频率启动时间均大大小于传统MAF-PLL的启动时间，减小了约66％.当发生相位跳变时，DMAF-PLL相位达到稳态所需要的时间也明显小于MAF-PLL，对应的频率达到稳态所需时间也明显小于MAF-PLL。通过图9可以看出，在发生相位跳变时，DMAF-PLL的动态性能较MAF-PLL有了较大提升。
条件2:频率跳变
如图10所示，当发生频率跳变时，DMAF-PLL达到频率稳定所需的时间也明显小于MAF-PLL。频率跳变引起了相位跳变，DMAF-PLL达到相位稳定所需时间同样明显小于MAF-PLL。
条件3:发生不对称故障
如图11所示，当发生单相接地故障时，MAF-PLL出现了大的相位和频率跳变，但是MAF-PLL几乎没有发生相位和频率跳变，这是因为DMAF-PLL能够快速消除由不对称故障引起二倍频负序谐波。因此相对于MAF-PLL，DMAF-PLL在发生不对称故障时动态性能较MAF-PLL有非常大的提升。当发生两相短路故障时，DMAF-PLL的动态表现同样明显优于MAF-PLL.
条件4:严重谐波电网环境
从图12可以看出，在谐波污染严重的电网环境下，改进算法DMAF-PLL同传统算法MAF-PLL一样可以准确锁定基波正序电压的相位和频率，而且在发生相位跳变(故障期间往往伴随相位跳变)时，改进算法调节时间明显小于传统算法.TABLE III给出了各种情况下改进前后相位和频率的调节时间。
表III

注意:①代表发生单相接地故障②代表单相接地故障恢复；③代表发生两相短路故障；④代表两相短路故障恢复。
IV.本发明提出的DMAF-PLL实验验证
本发明提出的改进算法通过多个试验进行了验证，其中改进算法在实时仿真平台dSPACE DS1103中实现，采样频率设定为20kHz不变，使用可编程电源ELGAR SW10500产生试验中不同的输入电压波形，最后dSPACE DS1103的DA通道将试验结果输出到LeCroy示波器中进行观察。为了保证试验验证的效果，所有试验的条件与上节中仿真的条件基本一致，其中为了清楚地展示试验结果，频率跳变均增大至10Hz，三相幅值跌落均为50％。
从图13-图16可以看出，实验结果与仿真结果基本一致，再次证明了本发明所提方法DMAF-PLL的有效性，同时也显示了DMAF-PLL相对于传统MAF-PLL在动态特性方面的明显提升。
锁相环技术是电力系统并网同步中使用最为广泛的技术，近期文章中提出了多种基于滑动滤波器的锁相环(MAF-PLL)。MAF-PLL可以完全消除电网电压不平衡、谐波污染甚至直流偏置对传统锁相环的影响，准确获取电压基波正序分量的相位和频率，这是其他类锁相环无法比拟的，但是由于MAF窗口宽度的限制，MAF-PLL系统带宽大大降低，因此严重影响了锁相环的动态特性。本发明提出一种改进方法，该方法可以快速消除锁相环中的最低次谐波来缩小MAF的窗口宽度。由于该方法采用的是随输入信号频率而改变的比例算法，因此不会引入相位滞后影响系统稳定性，将该方法应用于MAF-PLL，缩小了MAF的窗口宽度，提高了锁相环系统带宽，大大提升了MAF-PLL的动态特性。本发明提出的这种方法简单、有效，在三相和单相锁相环中具有普遍适用性，仿真和实验验证了所提方法的有效性。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。