本发明涉及到一种适用于人们学习语言，记忆单词，强化语言训练效果的电子语言训练机。 随着我国改革开放政策的深入发展，为了适应改革开放和经济技术迅速发展的需要，人们对语言的学习提出了迫切的要求，对语言训练机提出了新的需要。
在现有的语言训练机技术中，一般采用磁带作为语言信号存贮实体，这种技术存在着机械磨损、耗电多、体积大、重量大、磁带及磁头寿命不长，使用不方便的缺点。
本发明的目的是提供一种采用全电子器件组成的数字化语言信号动态存贮控制电路作为语言信号存贮实体，有效地克服上述缺点，且在控制上容易实现对存贮语言信号进行循环播放，实现语言训练机的循环放音，达到强化训练效果的目的。
下面对本发明的原理进行叙述：
图1是本发明的方框图。接通电源后，如按下录音开关，则电路进入录音状态，语言信号通过麦克风（1）转化为电信号，这个模拟的电信号经输入电路（2）放大、滤波等预处理后，进入语言编解码电路（3），此时电路（3）工作在编码状态，它将模拟语言信号经一定的算法转为数字语言信号，这个数字语言信号在数字化语言信号存贮控制电路（5）控制下，写入动态随机存贮器（4）内，直到选定的时间到时，控制电路（5）停止向动态随机存贮器（4）写数据，并自动进入保持工作状态，以1毫秒的时间周期对动态随机存贮器（4）进行刷新操作，保证了存入的数字语言信号数据不会丢失。按下放音开关，则触发数字化语言信号存贮控制电路（5）进入放音操作，它依次把存入在动态随机存贮器（4）中的数字语言信号数据读出，读出的信号被输送到语言编解码电路（3）中，此时电路（3）工作在解码状态，它将数字语言信号转换回模拟语言信号，模拟语言信号由输出电路（6）中的低通滤波器平滑滤波以消除编解码过程中引入地量化噪声，再放大后输出到喇叭（7）或耳机，再现原来存贮的模拟语言信号，数字化语言信号存贮控制电路（5）按照选定的时间为周期，周而复始地把存入在动态随机存贮器（4）的数据读出，从而实现连续重复放音，直到改变放音状态或关机为止。
下面结合实施例详细叙述数字化语言信号动态存贮控制电路的工作原理：
图2是本发明的电路原理图。
根据数字语言的编码速率定为16千毕特和随机存贮器最长可存8秒钟数字语言信号，从而确定出最大存贮量为128千毕特，则动态随机存贮器电路可选用两片64kb×1位的集成电路4164。
动态随机存贮器电路由电路（18、19）组成，它们的输入端A1～A8与存贮地址总线AA相接，输入端 RAS与电路（172）的输出相接，输入端 WE与开关K1相接，输入端DI用作数字语言信号的输入，输出端DO用作存贮的语言信号输出，电路（18）的输入端 CAS1与电路（202）的输出相接，电路（19）的输入端 CAS2与电路（203）的输出相接。
电路（10）是时钟产生电路，它是由一个多谐振荡器组成的时钟源电路。它产生等占空的方波信号，其频率是整个控制电路的最高频率。
地址及定时信号产生器电路由电路（121、122）组成，它是由两个级联的分频电路所组成的地址及定时信号产生器电路，它们的分频级为212，选用两片标准的集成电路（如CD4040），电路（121，122）把电路（10）产生的频率信号逐级分频，以产生整个控制电路所需的各种地址及定时信号。电路（121）的输入端 CP与电路（10）的输出相接，电路（122）的输入端 CP与电路（121）的输出端Q12相接。电路（121）有12个输出端Q1～Q12，电路（122）有12个输出端Q13～Q24。Q1～Q5作为定时信号，它们的组合可以产生行/列选通信号 RAS、 CAS、 R ES、 RASS、 CASS，Q3～Q10作为电路（143）的8位刷新地址A1～A8，Q6～Q13作为电路（153）的8位行地址，Q14～Q21作为电路（163）的8位列地址，Q22、Q23分别用来控制电路（18、19）的 CAS信号的产生、转换，以及产生存贮器写保护控制。
刷新地址控制器电路由电路（141、142、143）组成，电路（143）的输出端A1～A8与电路（18、19）的存贮地址总线AA相接，其输入端I1～I8与电路（121）的输出端Q3-Q11对应相接;电路（141）的输入与电路（121）的输出端Q1、Q2相接;电路（142）的输入与电路（141）的输出相接，其输出接电路（143）的输入端 G。电路（141、142、143）的作用是每隔8微秒向电路（18、19）输送一次刷新地址，与非门电路（141）的输出经时延电路（142）延时后用作刷新地址缓冲器电路（143）的选通信号 RES，并接入电路（143）的 G输入端，信号 Res的波形见图3，它是一个周期为8微秒占空比为1∶4的方波。刷新地址缓冲器电路（143）是一种通用8位地址总线缓冲器集成电路（如74LSZ44），电路（153）、电路（163）也是这种集成电路，它们的特点是当其选通输入端 G为逻辑高电平时，其所有的输出端呈高阻态，则使其8个信号输入端I1～I8与相应的输出端A1～A8隔离，当 G的输入为有效电平即逻辑低电平时，其所有的信号输入端与相应的输出端相通，因此，地址缓冲器起到了地址信号的开/关控制作用，当信号 Res的逻辑低电平出现在电路（143）的 G输入端时，由电路（121）产生的8位刷新地址A1～A8经电路（143）可到电路（18、19）的存贮地址总线AA上，某一时刻的刷新地址和该时对应的 RAS信号的下沿使电路（18、19）存贮器的一行存贮单元被刷新。电路（142）产生的延时时间是为了消除由于集成电路传输时延等原因所造成 Res信号的低电平区同列地址选通信号 CASS的低电平区可能产生的重叠，从图3看出， Res、 RASS和 CASS信号三者之间的有效电平即低电平出现的时间是相互错开的，这就保证了在同一时刻只有一种地址信号能通过相应的地址缓冲器出现在电路（18、19）的存贮地址总线AA上。
行地址控制器电路由电路（153、152、151、141、13）组成，电路（153）的输出端A1～A8与电路（18、19）的存贮地址总线AA相接，其输入端I1～I8与电路（121、122）的输出端Q6～Q13对应相接;电路（151）的输入端分别与电路（121）的输出端Q1、电路（13）的输出、电路（141）的输出相接，电路（152）的输出接电路电路（153）的输入端 G，其输入端接电路（151）的输出及开关K1;与门电路（13）的输入接电路（121）的输出端Q3～Q5。行地址控制器电路的作用是每隔62.5微秒向电路（18、19）输送一次行地址信号，与门、电路（151）的输出和电路（122）的输出Q23经反相共同作为与非门电路（152）的输入，电路（152）的输出信号 RASS作为行地址缓冲器电路（153）的选通信号，其波形如图3所示，它是一个周期为62.5微秒占空比为1∶32的方波信号，它保证每62.5微秒打开行地址缓冲器电路（153），使得对应该时刻的行地址信号接到电路（18、19）的存贮地址总线AA上，而此时相应的 RAS信号的下沿将该地址信号锁存在电路（18、19）中。
列地址控制器电路由电路（163、162、161）组成，电路（163）的输出端A1～A8与电路（18、19）的存贮地址总线AA相接，输入端I1～I8与电路（122）的输出端Q14～Q21对应相接;电路（162）的输入端分别与电路（13）的输出、非门电路（161）的输出、电路（121）的输出端Q2相接，其输出接电路（163）的输入端 G;非门电路（161）的输入接电路（121）的输出端Q1。列地址控制器电路的作用是每隔62.5微秒向电路（18、19）输送一次列地址信号，与非门电路（162）的输出为 CASS信号，作为列地址缓冲器电路的选通信号，其波形如图3所示，它是一个周期为62.5微秒占空比是1∶32的方波信号，它保证每62.5微秒选通列地址缓冲器电路（163），使该时刻所对应的列地址信号接到电路（18、19）的存贮地址总线AA上，并由相应出现的 CAS信号将该地址信号锁在电路（18、19）中。
行地址选通信号产生器电路由电路（171、172）组成，电路（171）的输入端分别与电路（141）的输出、电路（151）的输出相接;电路（172）输入接电路（171）的输出，其输出接电路（18、19）的输入端 RAS。或门电路（171）的输出经间延电路（172）延时后形成行地址选通信号 RAS，向电路（18、19）提供，它的作用是把相应时刻出现的刷新地址信号 Res或行地址信号 RASS锁存在电路（18、19）中，从图3看出，信号 RAS的波形是复合波形，从形式上看它是 Res信号和 RASS信号的迭加结果，但RAS信号的下沿要比相应的 Res信号、 RASS信号的下沿延时出现，它用来保证刷新地址或行地址能先行出现在存贮地址总线AA上，并经过一定的稳定时间后， RAS信号的下沿才出现把相应的地址信号锁存在电路（18、19）中，因而 RAS信号的产生及体现的时序关系能以一种信号序列实现两种地址信号锁存控制。
列地址选通信号产生器电路由电路（203、202、201、204）组成，时延电路（201）的输入接电路（162）的输出;与非门电路（202）的输入分别接电路（201）的输出、非门电路（204）的输出及开关K1;与非门电路（203）的输入分别接电路（201）的输出、电路（122）的输出Q22及开关K1;电路（204）的输入接电路（122）的输出Q22。列地址选通信号产生器电路可以产生两路的信号 CAS1、 CAS2分别为电路（18、19）的列地址选通信号，它们是受到电路（122）输出Q22、Q23控制并经时延电路延时了的 CASS信号， CAS1和 CAS2信号在8秒钟内各出现一次，有效时间均为4秒，其作用使锁存在电路（18）或电路（19）中的列地址信号和前期锁存的行地址信号共同决定电路（18）或电路（19）的一个存贮单元，在读/写信号 WE的控制下这个单元完成了一次读（或写）操作，从而使最长8秒的数字化语言信号能分别存在电路（18、19）中。
开关K1是一个双刀双掷开关，它同非门电路（205）一起用作电路（18、19）的读/写选择及写保护控制，当开关K1在aa′位置时，电路（205）的输出Q23经开关K1接到电路（152、202、203）的输入，以控制这三个电路，开关K1的另一端同时又与电路（18、19）的读/写控制输入端 WE相接，当Q23＝1时，电路（152、202、203）输出正常工作信号，电路（18、19）为正常的“写”操作;当Q23＝0时，电路（152、202、203）输出全是逻辑高电平，电路（13、19）没有行地址或列地址选通信号，所以不能再进行“写”操作。由于Q23的周期是16秒，其信号波形是半个周期（8秒）为逻辑低电平、另半个周期是逻辑高电平周期变化的，因此，在写操作上利用复位开关K2使电路（121、122）的输出Q1～Q24全由逻辑低电平“0”开始变化，使存贮地址从最小地址开始，语言信号首先从电路（18）开始存起，另外使Q23＝1，保证在复位开关K2释放后的8秒内，写操作能正常进行，当电路（18、19）在8秒存满语言信号数据后，Q23＝0，没有行列地址信号，使电路（18、19）不再被写入新的数据，实现了写保护控制，其持续时间也是8秒，此时间内把开关K1放在bb′位置上，这时c′＝b′＝ WE＝“1”为逻辑高电平，电路（152、202、203）接到C的输入端也是逻辑高电平，所以电路（18、19）处于循环“读”状态，即把已存入的语言每8秒钟一次循环播放。
本发明在数字语言信号存贮时间上具有连续非随机性，因此采采用有严密时序关系的逻辑电路实现控制，省去了中央处理器（CPu）及相应软件，整个电路具有容易调试、实现简单的特点。本电路还可应用于很多需要存贮连续数字信号的装置中，例如可作为数字程控交换机的电子邮箱、计算机的外围数据存贮器、数据通信中的数据暂存器等，具有广阔的应用前景。
图1为本发明的方框图。
图2为本发明电路原理图。AE为刷新地址总线，AR为行地址总线，AC为列地址总线。
图3为信号波形及相互时序关系图。