一种基于FPGA的视频图像补偿方法及装置.pdf

本发明提出了一种基于FPGA的视频图像补偿方法及装置，FPGA外挂有DDR3存储器，方法包括如下步骤：将图像按帧存储在DDR3存储器中；判断图像在水平方向上是否发生偏移，如是，上位机下发指令调整行数据的读取时间或调整行同步信号的产生时间，执行下一步骤；否则，执行下一步骤；判断图像在垂直方向上是否发生偏移，如是，上位机下发指令调整首行数据的读取时间或调整场同步信号的产生时间；否则，保持图像在视频显示设备中的当前位置。实施本发明的基于FPGA的视频图像补偿方法及装置，具有以下有益效果：提升用户的视频体验、调节范围没有限制、不必使用专用芯片、减少开发实现过程的复杂性、提高系统的稳定性、降低成本。

权利要求书1.  一种基于FPGA的视频图像补偿方法，其特征在于，所述FPGA外挂有 DDR3存储器，所述方法包括如下步骤： A)将图像按帧存储在所述DDR3存储器中； B)判断所述图像在水平方向上是否发生偏移，如是，上位机下发指令调整 行数据的读取时间或调整行同步信号的产生时间，执行步骤C)；否则，执行步 骤C)； C)判断所述图像在垂直方向上是否发生偏移，如是，所述上位机下发指令 调整首行数据的读取时间或调整场同步信号的产生时间；否则，保持所述图像 在视频显示设备中的当前位置。 2.  根据权利要求1所述的基于FPGA的视频图像补偿方法，其特征在于， 所述步骤B)进一步包括： B1)判断图像是否左偏，如是，上位机下发指令延后一拍或多拍读取行数据， 或者所述上位机下发指令提前一拍产生行同步信号，执行步骤B2)；否则，执行 步骤B2)； B2)判断所述图像是否右偏，如是，所述上位机下发指令提前一拍或多拍读 取所述行数据，或者所述上位机下发指令延后一拍产生所述行同步信号，执行 步骤C)；否则，执行步骤C)。 3.  根据权利要求2所述的基于FPGA的视频图像补偿方法，其特征在于， 所述步骤C)进一步包括： C1)判断图像是否上偏，如是，上位机下发指令延后一行或多行读取首行数 据，或者所述上位机下发指令提前一行产生所述场同步信号，执行步骤C2)；否 则，执行步骤C2)； C2)判断所述图像是否下偏，如是，所述上位机下发指令提前一行或多行读 取所述首行数据，或者所述上位机下发指令延后一行产生所述场同步信号；否 则，保持所述图像在视频显示设备中的当前位置。 4.  根据权利要求3所述的基于FPGA的视频图像补偿方法，其特征在于， 所述一拍就是一个像素。 5.  一种实现如权利要求1所述的基于FPGA的视频图像补偿方法的装置， 其特征在于，所述FPGA外挂有DDR3存储器，所述装置包括： 存储单元：用于将图像按帧存储在所述DDR3存储器中； 水平偏移判断单元：用于判断所述图像在水平方向上是否发生偏移，如是， 上位机下发指令调整行数据的读取时间或调整行同步信号的产生时间；否则， 判断所述图像在垂直方向上是否发生偏移； 垂直偏移判断单元：用于判断所述图像在垂直方向上是否发生偏移，如是， 所述上位机下发指令调整首行数据的读取时间或调整场同步信号的产生时间； 否则，保持所述图像在视频显示设备中的当前位置。 6.  根据权利要求5所述的装置，其特征在于，所述水平偏移判断单元进一 步包括： 左偏判断模块：用于判断图像是否左偏，如是，上位机下发指令延后一拍或 多拍读取行数据，或者所述上位机下发指令提前一拍产生行同步信号；否则， 判断所述图像是否右偏； 右偏判断模块：用于判断所述图像是否右偏，如是，所述上位机下发指令提 前一拍或多拍读取所述行数据，或者所述上位机下发指令延后一拍产生所述行 同步信号；否则，判断所述图像在垂直方向上是否发生偏移。 7.  根据权利要求6所述的装置，其特征在于，所述垂直偏移判断单元进一 步包括： 上偏判断模块：用于判断图像是否上偏，如是，上位机下发指令延后一行或 多行读取首行数据，或者所述上位机下发指令提前一行产生所述场同步信号； 否则，判断所述图像是否下偏； 下偏判断模块：用于判断所述图像是否下偏，如是，所述上位机下发指令提 前一行或多行读取所述首行数据，或者所述上位机下发指令延后一行产生所述 场同步信号；否则，保持所述图像在视频显示设备中的当前位置。 8.  根据权利要求7所述的装置，其特征在于，所述一拍就是一个像素。

说明书一种基于FPGA的视频图像补偿方法及装置
技术领域
本发明涉及视频传输领域，特别涉及一种基于FPGA的视频图像补偿方法 及装置。
背景技术
在视频传输显示领域，VGA作为模拟视频信号，仍然在大量的使用，但由 于模拟信号传输中有衰减，容易受到干扰，使得最终呈现在显示设备上的视频 画面出现画幅偏屏，或左偏，或右偏，或上偏，或下偏，给用户带来了非常不 好的视频体验。
因此，这就需要对视频画幅进行调节补偿，以把画面调整到视频显示设备 的正中间。现有技术是通过专用模拟芯片实现的，画面上、下、左、右方向的 调节范围有限或者只支持单一维度的调节，整合使用的开发实现过程比较复杂， 成本较高，从而使设计变得比较复杂，因此影响系统的稳定性。其不便于在多 种产品中统一化使用，影响产品设计的一致性。老产品更新实必须重新设计， 时间成本以及物料成本都是巨大的。使用需要支付不菲的软件版权费用或者 license费用，所以成本较高。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述影响用户的视频体验、 调节范围有限、必须使用专用芯片、开发实现过程比较复杂、系统的稳定性不 高、成本较高的缺陷，提供一种提升用户的视频体验、调节范围没有限制、不 必使用专用芯片、减少开发实现过程的复杂性、提高系统的稳定性、降低成本 的基于FPGA的视频图像补偿方法及装置。
本发明解决其技术问题所采用的技术方案是：构造一种基于FPGA的视频 图像补偿方法，一种基于FPGA的视频图像补偿方法，其特征在于，所述FPGA 外挂有DDR3存储器，所述方法包括如下步骤：
A)将图像按帧存储在所述DDR3存储器中；
B)判断所述图像在水平方向上是否发生偏移，如是，上位机下发指令调整 行数据的读取时间或调整行同步信号的产生时间，执行步骤C)；否则，执行步 骤C)；
C)判断所述图像在垂直方向上是否发生偏移，如是，所述上位机下发指令 调整首行数据的读取时间或调整场同步信号的产生时间；否则，保持所述图像 在视频显示设备中的当前位置。
在本发明所述的基于FPGA的视频图像补偿方法中，所述步骤B)进一步 包括：
B1)判断图像是否左偏，如是，上位机下发指令延后一拍或多拍读取行数 据，或者所述上位机下发指令提前一拍产生行同步信号，执行步骤B2)；否则， 执行步骤B2)；
B2)判断所述图像是否右偏，如是，所述上位机下发指令提前一拍或多拍 读取所述行数据，或者所述上位机下发指令延后一拍产生所述行同步信号，执 行步骤C)；否则，执行步骤C)。
在本发明所述的基于FPGA的视频图像补偿方法中，所述步骤C)进一步 包括：
C1)判断图像是否上偏，如是，上位机下发指令延后一行或多行读取首行 数据，或者所述上位机下发指令提前一行产生所述场同步信号，执行步骤C2)； 否则，执行步骤C2)；
C2)判断所述图像是否下偏，如是，所述上位机下发指令提前一行或多行 读取所述首行数据，或者所述上位机下发指令延后一行产生所述场同步信号； 否则，保持所述图像在视频显示设备中的当前位置。
在本发明所述的基于FPGA的视频图像补偿方法中，所述一拍就是一个像 素。
本发明还涉及一种实现上述基于FPGA的视频图像补偿方法的装置，所述 FPGA外挂有DDR3存储器，所述装置包括：
存储单元：用于将图像按帧存储在所述DDR3存储器中；
水平偏移判断单元：用于判断所述图像在水平方向上是否发生偏移，如是， 上位机下发指令调整行数据的读取时间或调整行同步信号的产生时间；否则， 判断所述图像在垂直方向上是否发生偏移；
垂直偏移判断单元：用于判断所述图像在垂直方向上是否发生偏移，如是， 所述上位机下发指令调整首行数据的读取时间或调整场同步信号的产生时间； 否则，保持所述图像在视频显示设备中的当前位置。
在本发明所述的装置中，所述水平偏移判断单元进一步包括：
左偏判断模块：用于判断图像是否左偏，如是，上位机下发指令延后一拍 或多拍读取行数据，或者所述上位机下发指令提前一拍产生行同步信号；否则， 判断所述图像是否右偏；
右偏判断模块：用于判断所述图像是否右偏，如是，所述上位机下发指令 提前一拍或多拍读取所述行数据，或者所述上位机下发指令延后一拍产生所述 行同步信号；否则，判断所述图像在垂直方向上是否发生偏移。
在本发明所述的装置中，所述垂直偏移判断单元进一步包括：
上偏判断模块：用于判断图像是否上偏，如是，上位机下发指令延后一行 或多行读取首行数据，或者所述上位机下发指令提前一行产生所述场同步信号； 否则，判断所述图像是否下偏；
下偏判断模块：用于判断所述图像是否下偏，如是，所述上位机下发指令 提前一行或多行读取所述首行数据，或者所述上位机下发指令延后一行产生所 述场同步信号；否则，保持所述图像在视频显示设备中的当前位置。
在本发明所述的装置中，所述一拍就是一个像素。
实施本发明的基于FPGA的视频图像补偿方法及装置，具有以下有益效果: 由于将图像按帧存储在DDR3存储器中；当图像在水平方向上发生偏移时，上 位机下发指令调整行数据的读取时间或调整行同步信号的产生时间；当图像在 垂直方向上是否发生偏移时，上位机下发指令调整行数据的读取时间或调整场 同步信号的产生时间，其不必使用专用芯片，所以其能提升用户的视频体验、 调节范围没有限制、不必使用专用芯片、减少开发实现过程的复杂性、提高系 统的稳定性、降低成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施 例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述 中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付 出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明基于FPGA的视频图像补偿方法及装置一个实施例中方法的 流程图；
图2为所述实施例中判断图像在水平方向上是否发生偏移的具体流程图；
图3为所述实施例中每行的时序图；
图4为所述实施例中判断图像在垂直方向上是否发生偏移的具体流程图；
图5为所述实施例中每帧的时序图；
图6为所述实施例中图像左偏和上偏时进行补偿的示意图；
图7为所述实施例中装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清 楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是 全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造 性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明基于FPGA的视频图像补偿方法及装置实施例中，其基于FPGA 的视频图像补偿方法的流程图如图1所示。本实施例中，FPGA外挂有DDR3 存储器，FPGA的内部设有DDR3控制器，图1中，该基于FPGA的视频图像 补偿方法包括如下步骤：
步骤S01将图像按帧存储在DDR3存储器中：本发明基于DDR3存储技术， 使用FPGA内部的DDR3控制器完成数据的存取。根据图像的行、列、像素这 三个关键概念之间的关系，动态地调整图像，实时补偿图像偏移。本步骤中， 将图像按帧存储在DDR3存储器中，也就是先把图像一帧一帧地循环存储在 DDR3存储器中。
步骤S02判断图像在水平方向上是否发生偏移：本步骤中，判断图像在水 平方向上是否发生偏移，也就是当图像不在视频显示设备的正中间时，判断图 像在水平方向上是否发生了偏移，如果判断的结果为是，则执行步骤S03；否则， 执行步骤S04。
步骤S03上位机下发指令调整行数据的读取时间或调整行同步信号的产生 时间：如果上述步骤S02的判断结果为是，则执行本步骤。本步骤中，上位机 下发指令调整行数据的读取时间或调整行同步信号的产生时间，具体如何调整， 后续会进行详细描述。执行完本步骤，执行步骤S04。
步骤S04判断图像在垂直方向上是否发生偏移：本步骤中，判断图像在垂 直方向上是否发生偏移，如果判断的结果为是，则执行步骤S06；否则，执行步 骤S05。
步骤S05保持图像在视频显示设备中的当前位置：如果上述步骤S04的判 断结果为否，则执行本步骤。本步骤中，保持图像在视频显示设备中的当前位 置。
步骤S06上位机下发指令调整首行数据的读取时间或调整场同步信号的产 生时间：如果上述步骤S04的判断结果为是，则执行本步骤。本步骤中，上位 机下发指令调整首行数据的读取时间或调整场同步信号的产生时间，关于具体 如何调整的，后续会进行详细描述。由于不必使用专用芯片，所以其能提升用 户的视频体验、调节范围没有限制、不必使用专用芯片、减少开发实现过程的 复杂性、提高系统的稳定性、降低成本。
对于本实施例而言，上述步骤S02-步骤S03还可进一步细化，其细化后的 流程图如图2所示。图2中，上述步骤S02-步骤S03进一步包括：
步骤S21判断图像是否左偏：本步骤中，判断图像是否左偏，如果判断的 结果为是，则执行步骤S22；否则，执行步骤S23。
步骤S22上位机下发指令延后一拍或多拍读取行数据，或者上位机下发指 令提前一拍产生行同步信号：如果上述步骤S21的判断结果为是，则执行本步 骤。本步骤中，上位机下发指令延后一拍或多拍读取行数据，或者上位机下发 指令提前一拍产生行同步信号，具体的，如果图像左偏，说明行数据是被提前 输出的，使用者可从上位机下发指令延后一个像素读取行数据，如果图像仍然 左偏，则继续延后一个像素读取行数据，或者上位机下发指令把行同步信号提 前一拍产生，直到图像居中。这里的一拍就是一个像素。执行完本步骤，执行 步骤S23。
步骤S23判断图像是否右偏：本步骤中，判断图像是否右偏，如果判断的 结果为是，则执行步骤S24；否则，执行步骤S04。
步骤S24上位机下发指令提前一拍或多拍读取行数据，或者上位机下发指 令延后一拍产生行同步信号：如果上述步骤S23的判断结果为是，则执行本步 骤中。本步骤中，上位机下发指令提前一拍或多拍读取行数据(每行的像素数 据)，或者上位机下发指令延后一拍产生行同步信号，具体的，如果图像右偏， 说明行数据是被延后输出的，使用者可从上位机下发指令提前一个像素读取行 数据，如果图像仍然右偏，则继续提前一个像素读取行数据，或者上位机下发 指令把行同步信号延后一拍产生，直到图像居中。其省去了专门的芯片，降低 了成本。
各个分辨率的具体时序参数，是本发明设计的依据，以1920x1080p@ 59.94/60Hz分辨率为例，其每行的时序图如图3所示，图3中，每行总计2200 个像素时钟周期，其中280个是消隐区，1920个是传输的有效视频数据，即净 荷。判定有效数据的条件是数据使能信号data enable为高电平，FPGA内部会判 断为逻辑1；行同步信号hsync的宽度是44个时钟周期，其上升沿距离数据使 能信号data enable的下降沿88个时钟周期，其下升沿距离数据使能信号data  enable的上升沿148个时钟周期。FPGA内部在构造输出数据的时候，可以调整 这些参数的大小，以改善图像左偏或右偏的问题。
对于本实施例而言，上述步骤S04-步骤S06还可进一步细化，其细化后的 流程图如图4所示。图4中，上述步骤S04-步骤S06进一步包括：
步骤S41判断图像是否上偏：本步骤中，判断图像是否上偏，如果判断的 结果为是，则执行步骤S42；否则，执行步骤S43。
步骤S42上位机下发指令延后一行或多行读取首行数据，或者上位机下发 指令提前一行产生场同步信号：如果上述步骤S41的判断结果为是，则执行本 步骤。本步骤中，上位机下发指令延后一行或多行读取首行数据，或者上位机 下发指令提前一行产生场同步信号，具体的，如果图像上偏，说明数据是以行 为单位被提前输出的，使用者可从上位机下发指令延后一行读取首行数据，如 果图像仍然上偏，则继续延后一行读取首行数据，或者上位机下发指令把场同 步信号提前一行产生，直到图像居中。执行完本步骤，执行步骤S43。
步骤S43判断图像是否下偏：本步骤中，判断图像是否下偏，如果判断的 结果为是，则执行步骤S45；否则，执行步骤S44。
步骤S44保持图像在视频显示设备中的当前位置：如果上述步骤S43的判 断结果为否，则执行本步骤。本步骤中，保持图像在视频显示设备中的当前位 置。
步骤S45上位机下发指令提前一行或多行读取行数据，或者上位机下发指 令延后一行产生场同步信号：如果上述步骤S43的判断结果为是，则执行本步 骤。本步骤中，如果图像下偏，说明数据是以行为单位被延后输出的，使用者 可从上位机下发指令提前一行读取首行数据，如果图像仍然下偏，则继续提前 一行读取首行数据，或者上位机下发指令把场同步信号延后一行产生，直到图 像居中。本发明解决了VGA传输的图像经常出现的偏屏问题，明显提升了用户 的视频体验和满意度。
以1920x1080p@59.94/60Hz分辨率为例，其每帧的时序图如图5所示。图 5中，每帧包含45个消隐行，1080个有效视频数据行。场同步信号vsync在第 1行到第5行期间持续置高电平，FPGA可以对其位置进行移动。从第42行开 始到第1121行，总计1080行，是有效行，有效行中数据使能信号data enable 为高电平的部分即是这一行的净荷。从第1行开始到第41行，以及第1122行 到第1125行，总计45行，是消隐行即无效行，消隐期间，FPGA不进行数据采 样。FPGA内部在构造输出数据的时候，可以调整这些参数的大小，以改善图像 上/下偏移的问题。
图6为本实施例中图像左偏和上偏时进行补偿的示意图，图4中演示了当 图像左偏和上偏时，通过本发明的方法对每行数据延后N(这里，N为正整数) 个像素读取，根据显示效果进行N的微调，解决图像左偏的问题；对每帧数据 延后N行读取，根据显示效果进行N的微调，解决图像上偏的问题。与VGA 芯片相关的偏移量，可通过调整场同步信号和行同步信号的位置而解决。
本实施例还涉及一种实现上述基于FPGA的视频图像补偿方法的装置，其 结构示意图如图7所示。本实施例中，FPGA外挂有DDR3存储器。图7中，该 装置包括存储控制单元1、水平偏移判断单元2和垂直偏移判断单元3；其中， 存储控制单元1用于将图像按帧存储在DDR3存储器中；水平偏移判断单元2 用于判断图像在水平方向上是否发生偏移，如是，上位机下发指令调整行数据 的读取时间或调整行同步信号的产生时间；否则，判断图像在垂直方向上是否 发生偏移；垂直偏移判断单元3用于判断图像在垂直方向上是否发生偏移，如 是，上位机下发指令调整首行数据的读取时间或调整场同步信号的产生时间； 否则，保持图像在视频显示设备中的当前位置。由于不必使用专用芯片，所以 其能提升用户的视频体验、调节范围没有限制、不必使用专用芯片、减少开发 实现过程的复杂性、提高系统的稳定性、降低成本。
本实施例中，水平偏移判断单元2进一步包括左偏判断模块21和右偏判断 模块22；其中，左偏判断模块21用于判断图像是否左偏，如是，上位机下发指 令延后一拍或多拍读取行数据，或者上位机下发指令提前一拍产生行同步信号； 否则，判断图像是否右偏；右偏判断模块22用于判断图像是否右偏，如是，上 位机下发指令提前一拍或多拍读取行数据，或者上位机下发指令延后一拍产生 所述行同步信号；否则，判断图像在垂直方向上是否发生偏移。本实施例中， 一拍就是一个像素。
本实施例中，垂直偏移判断单元3进一步包括上偏判断模块31和下偏判断 模块32；其中，上偏判断模块31用于判断图像是否上偏，如是，上位机下发指 令延后一行或多行读取首行数据，或者上位机下发指令提前一行产生场同步信 号；否则，判断图像是否下偏；下偏判断模块32用于判断图像是否下偏，如是， 上位机下发指令提前一行或多行读取首行数据，或者上位机下发指令延后一行 产生场同步信号；否则，保持图像在视频显示设备中的当前位置。
总之，在本实施例中，当图像发生偏移时，如果想上移图像，就提前N行 开始读取首行数据；如果想下移图像，就延后N行开始读取首行数据；如果想 左移图像，就提前N个像素开始读取每行的像素数据；如果想右移图像，就延 后N个像素开始读取每行的像素数据。另外，还可以通过移动视频信号中行同 步信号hsync和场同步信号vsync，补偿VGA输出专用芯片处理不当造成的图 像偏移。本发明支持画面上、下、左、右四个维度的实时调节，其调节范围没 有限制；利用FPGA实现，方便了系统集成和产品方案的一致性，减少了二次 开发带来的工作投入；不必使用专用芯片，减少系统的复杂性，提高产品的稳 定性。避免支付软件版权费用或者license费用，降低了产品的开发和物料成本。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发 明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发 明的保护范围之内。