《嵌入式源/漏MOS晶体管的制造方法.pdf》由会员分享，可在线阅读，更多相关《嵌入式源/漏MOS晶体管的制造方法.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 (43)申请公布日 (21)申请号 201310444795.0(22)申请日 2013.09.23H01L 21/8238(2006.01)H01L 21/336(2006.01)(71)申请人中芯国际集成电路制造（上海）有限公司地址 201203 上海市浦东新区张江路18号(72)发明人禹国宾 刘海龙(74)专利代理机构上海思微知识产权代理事务所(普通合伙) 31237代理人屈蘅 李时云(54) 发明名称嵌入式源/漏MOS晶体管的制造方法(57) 摘要本发明提供的嵌入式源/漏MOS晶体管的制造方法，包括：在一半导体衬底所形成的PMOS管区域和NMOS管区域的上面分别形成。
2、栅极结构；淀积氧化阻挡层；利用氮化工艺和氮化后退火工艺将氮加入氧化阻挡层中以形成氮氧化阻挡层，去除部分氮氧化阻挡层以暴露出PMOS管区域或NMOS管区域，或去除部分氧化阻挡层以暴露出PMOS管区域或NMOS管区域后，利用氮化工艺和氮化后退火工艺将氮加入剩余的氧化阻挡层中以形成氮氧化阻挡层；在暴露的区域中形成与栅极结构两侧相邻的沟槽；在沟槽中外延生长一应变硅材料以形成嵌入式源/漏极MOS晶体管。本发明保证沟槽中外延生长应变硅材料的速率，又能通过剩余的氧化阻挡层降低嵌入式源/漏极MOS晶体管所污染的风险。(51)Int.Cl.(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书1页 。
3、说明书4页 附图6页(10)申请公布号 CN 104465519 A(43)申请公布日 2015.03.25CN 104465519 A1/1页21.一种嵌入式源/漏MOS晶体管的制造方法，其特征在于，包括如下步骤：提供半导体衬底，所述半导体衬底具有用于形成PMOS管的区域和NMOS管的区域，在所述PMOS管区域和NMOS管区域的上面分别形成栅极结构；淀积一氧化阻挡层；利用氮化工艺和氮化后退火工艺将氮加入所述氧化阻挡层中以形成氮氧化阻挡层，去除部分所述氮氧化阻挡层以暴露出所述PMOS管区域或NMOS管区域，或者，去除部分所述氧化阻挡层以暴露出所述PMOS管区域或NMOS管区域，利用氮化工艺和氮。
4、化后退火工艺将氮加入剩余的氧化阻挡层中以形成氮氧化阻挡层；在暴露的区域中形成与所述栅极结构两侧相邻的沟槽；在所述沟槽中外延生长一应变硅材料以形成嵌入式源/漏极。2.如权利要求1所述的制造方法，其特征在于，当暴露出所述PMOS管区域时，所述应变硅材料为应变硅锗聚合物。3.如权利要求1所述的制造方法，其特征在于，当暴露出所述NMOS管区域时，所述应变硅材料为碳化硅材料。4.如权利要求1所述的制造方法，其特征在于，所述氮化工艺为去耦合等离子体氮化处理工艺。5.如权利要求1所述的制造方法，其特征在于，加入到所述氧化阻挡层中的氮离子的浓度为1x1015-2x1016atoms/cm2。6.如权利要求1所。
5、述的制造方法，其特征在于，所述氧化阻挡层为氧化硅、氧化钛、氧化锗中的一种。7.如权利要求1至6中任一项所述的制造方法，其特征在于，在所述沟槽中外延生长一应变硅材料以形成嵌入式源/漏极之后，还包括去除剩余的所述氮氧化阻挡层。权 利 要 求 书CN 104465519 A1/4页3嵌入式源 / 漏 MOS 晶体管的制造方法技术领域0001 本发明属于半导体集成电路制造技术领域，尤其涉及一种嵌入式源/漏极MOS晶体管的制造方法。背景技术0002 过去数十年来，MOS晶体管（金属氧化物半导体场效应晶体管）的尺寸不断地变小。早期的半导体电路工艺中，MOS晶体管中的沟道长度约在几个微米的等级。至90年代末。
6、，MOS晶体管的尺寸不断缩小，让半导体电路的效能大大提升。到了今日的半导体电路工艺中，这个参数已经缩小了几十倍甚至超过一百倍。0003 然而，MOS晶体管尺寸的减小也会带来一些负面的问题。例如，沟道宽度变小会使沟道等效电阻变大。因此，对于关键尺寸小于90纳米的MOS晶体管常采用增大应力的方式来提高迁移率，进而增大电流强度。沟道区域的应力会改变硅的能级结构，拉伸应力可以提高电子迁移率，压缩应力可以提高空穴迁移率。0004 为了解决MOS晶体管中的沟道区域的应力问题，MOS晶体管的源极和漏极所在的阱区常采用嵌入式源/漏极制成，例如，以解决PMOS管中的沟道区域的压缩应力为例，参见图1，PMOS管的。
7、源极和漏极所在的n阱采用嵌入式硅锗（e-SiGe）源/漏极制成，即：在硅衬底1的源极和漏极所在的n阱形成凹槽，所述凹槽位于硅衬底1上的栅极侧墙2的底端两侧，采用硅锗外延生长技术在所述凹槽中形成所述的嵌入式硅锗源/漏极3，并通过增加硅锗中的锗的浓度来提高PMOS管的性能，尤其这种技术应用于45纳米工艺以下的器件时，对诱发PMOS管的沟道中的压缩应力非常有效。0005 然而，在PMOS管形成源极和漏极所在的凹槽中增加硅锗中的锗的浓度的同时，亦会使NMOS管附着的硅锗颗粒Dot的数量增加，如图2所示，图2是图1所示的俯视示意图，通过酸性HCl（氯化氢）气体的清洗，虽HCL气体与附着在NMOS管的硅锗。
8、发生反应而产生混合气体以减少颗粒，却会极大地降低硅锗外延生长速率。发明内容0006 本发明的目的在于提供一种嵌入式源/漏极MOS晶体管的制造方法，以便既能保证在用于形成嵌入式源/漏极的沟槽中外延生长材料的速率，又能通过剩余的氧化阻挡层降低嵌入式源/漏极MOS晶体管所污染的风险。0007 为了解决上述问题，本发明提供一种嵌入式源/漏极MOS晶体管的制造方法，包括如下步骤：0008 提供半导体衬底，所述半导体衬底具有用于形成PMOS管的区域和NMOS管的区域，在所述PMOS管区域和NMOS管区域的上面分别形成栅极结构；0009 淀积一氧化阻挡层；0010 利用氮化工艺和氮化后退火工艺将氮加入所述氧。
9、化阻挡层中以形成氮氧化阻挡层，去除部分所述氮氧化阻挡层以暴露出所述PMOS管区域或NMOS管区域，或者，说 明 书CN 104465519 A2/4页40011 去除部分所述氧化阻挡层以暴露出所述PMOS管区域或NMOS管区域，利用氮化工艺和氮化后退火工艺将氮加入剩余的氧化阻挡层中以形成氮氧化阻挡层；0012 在暴露的区域中形成与所述栅极结构两侧相邻的沟槽；0013 在所述沟槽中外延生长一应变硅材料以形成嵌入式源/漏极。0014 优选的，当暴露出所述PMOS管区域时，所述应变硅材料为应变硅锗聚合物。0015 优选的，当暴露出所述NMOS管区域时，所述应变硅材料为碳化硅材料。0016 优选的，所。
10、述氮化工艺为去耦合等离子体氮化处理工艺。0017 优选的，加入到所述氧化阻挡层中的氮离子的浓度为1x1015-2x1016atoms/cm2。0018 进一步的，所述氧化阻挡层为氧化硅、氧化钛、氧化锗中的一种。0019 进一步的，在所述沟槽中外延生长一应变硅材料以形成嵌入式源/漏极之后，还包括去除剩余的所述氮氧化阻挡层。0020 与现有技术相比，本发明公开的嵌入式源/漏极MOS晶体管的制造方法，包括如下步骤：提供半导体衬底，所述半导体衬底具有用于形成PMOS管的区域和NMOS管的区域，在所述PMOS管区域和NMOS管区域的上面分别形成栅极结构；淀积一氧化阻挡层；利用氮化工艺和氮化后退火工艺将氮。
11、加入所述氧化阻挡层中以形成氮氧化阻挡层，去除部分所述氮氧化阻挡层以暴露出所述PMOS管区域或NMOS管区域，或者，去除部分所述氧化阻挡层以暴露出所述PMOS管区域或NMOS管区域，利用氮化工艺和氮化后退火工艺将氮加入剩余的氧化阻挡层中以形成氮氧化阻挡层；在暴露的区域中形成与所述栅极结构两侧相邻的沟槽；在所述沟槽中外延生长一应变硅材料以形成嵌入式源/漏极。当外延生长应变硅材料时，由于氮氧化阻挡层对外延生长的应变硅材料具有比氧化阻挡层更大的选择比，即氮氧化阻挡层与氧化阻挡层相比，与外延生长的应变硅材料更难反应，因此这种制造方法可以保证在所暴露的PMOS区域或NMOS区域的沟槽中外延生长的应变硅材料。
12、的速率不变，而未暴露的NMOS区域或PMOS区域的表面所覆盖的氮氧化阻挡层可防止硅锗颗粒的附着。0021 此外，当在暴露出的所述PMOS管区域的沟槽中外延生长的应变硅材料为应变硅锗聚合物时，可提高MOS晶体管中位于嵌入式源/漏极之间的沟道区域的压缩应力；当在暴露出的所述NMOS管区域的沟槽中外延生长的应变硅材料为碳化硅材料时，可提高MOS晶体管中位于嵌入式源/漏极之间的沟道区域的拉伸应力。0022 还有，所述氮化工艺为去耦合等离子体氮化处理工艺，因此去耦合等离子体氮化处理工艺利用感应耦合来产生氮等离子体并在氧化阻挡层中加入高浓度的氮形成氧氮化阻挡层，从而使氧氮化阻挡层对应变硅材料具有比氧化阻挡。
13、层更大的选择比。附图说明0023 图1a和图1b分别为现有技术一实施例中的PMOS管的嵌入式硅锗源/漏极上具有颗粒的侧面和俯视示意图；0024 图2为本发明实施例中的嵌入式源/漏极MOS晶体管的制造方法的流程示意图；0025 图3a至图3f为本发明实施例一中的嵌入式源/漏极MOS晶体管的制造方法的侧面结构示意图；0026 图3a、3b以及图3g至图3j为本发明实施例二中的嵌入式源/漏极MOS晶体管的制造方法的侧面结构示意图。说 明 书CN 104465519 A3/4页5具体实施方式0027 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。00。
14、28 在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。0029 实施例一0030 以图2所示的制造流程为例，结合图3a至图3f，对本发明提供的一种嵌入式源/漏极MOS晶体管的制造方法进行详细说明。0031 在步骤S1中，参见图3a，提供一半导体衬底10，所述半导体衬底10至少具有用于形成PMOS管的区域和NMOS管的区域，在所述PMOS管区域的上面形成栅极结构12，亦在所述NMOS管区域的上面也形成相同的栅极结构12。所述栅极结构12包括由下。
15、至上依次位于半导体衬底上的栅氧化层12-1、多晶硅栅12-2以及包围所述栅氧化层12-1和多晶硅栅12-2外侧的栅极侧墙12-3。0032 进一步的，在所述半导体衬底10上还形成有用于使PMOS管区域和NMOS管区域绝缘的浅沟槽隔离（STI）。0033 在步骤S2中，参见图3b，淀积一氧化阻挡层14，所述氧化阻挡层14覆盖在所述半导体衬底和栅极结构12的表面。其中，所述氧化阻挡层14可以为氧化硅（SiO2）、氧化钛（TiO2）、氧化锗（GeO2）等一种氧化物材料所形成的阻挡层。0034 在步骤S3中，参见图3c，先利用氮化工艺将氮加入所述氧化阻挡层14中，再利用氮化后退火工艺（Post Nit。
16、ridation Anneal，PNA）将已加入所述氧化阻挡层14中的氮稳固，以形成氮氧化阻挡层16。其中，所述氮化工艺为去耦合等离子体氮化处理工艺（Decoupled Plasma Nitridation，DPN），所述DPN技术利用感应耦合来产生氮等离子体并在氧化阻挡层中加入高浓度的氮形成氧氮化阻挡层，从而使氧氮化阻挡层对应变硅材料具有比氧化阻挡层更大的选择比。经过DPN技术和PNA工艺之后，加入到所述氧化阻挡层中的氮离子的浓度为1x1015-2x1016atoms/cm2。0035 然后，参见图3d，以PMOS管区域为例，将需要暴露的PMOS管区域上方覆盖的氮氧化阻挡层16去掉，以暴露出。
17、所述PMOS管区域，而未去除的氮氧化阻挡层16仍然覆盖在NMOS管区域上以形成保护层。0036 在步骤S4中，参见图3e，以PMOS管区域为例，当暴露出PMOS管区域时，在所暴露出的PMOS管区域中形成沟槽18，所述沟槽18与所述栅极结构12两侧相邻。0037 在步骤S5中，参见图3f，以PMOS管区域为例，当暴露出所述PMOS管区域时，在暴露出的PMOS管区域中的沟槽中外延生长的应变硅材料为应变硅锗聚合物，从而在暴露出的PMOS管区域中的沟槽处形成嵌入式硅锗（e-SiGe）源/漏极20。由于氮氧化阻挡层对应变硅锗聚合物具有比氧化阻挡层更大的选择比，即氮氧化阻挡层与氧化阻挡层和半导体衬底相比，。
18、氮氧化阻挡层与应变硅锗聚合物更难反应，因此，未暴露的NMOS区域的表面所覆盖的氮氧化阻挡层可防止硅锗颗粒的附着，同时保证在所暴露的PMOS区域的沟槽中外延生长应变硅锗聚合物的速率不变。之后，去除剩余的所述氮氧化阻挡层后的NMOS区域的表说 明 书CN 104465519 A4/4页6面不在附着硅锗颗粒。0038 并且，由于锗原子比硅原子的半径大，硅锗材料对所位于的凹槽四周产生挤压，导致PMOS管的源极和漏极之间的沟道区域产生压缩应力，因此可提高MOS晶体管中位于嵌入式源/漏极之间的沟道区域的压缩应力。0039 实施例二0040 以图2所示的制造流程为例，结合图3a-3b以及3g至图3j，对本发。
19、明提供的一种嵌入式源/漏极MOS晶体管的制造方法进行详细说明。0041 本实施例中的步骤S1、S2中的内容与实施例一中的步骤S1、S2中的内容相同，在此不再一一赘述，具体内容和相应的参数请参见实施例一中的步骤S1、S2。0042 在步骤S3中，参见图3g，以NMOS管区域为例，将需要暴露的NMOS管上方覆盖的氧化阻挡层14去掉，以暴露出所述NMOS管区域，而未去除的氧化阻挡层14仍然覆盖在PMOS管区域上。0043 然后，参见图3h，利用DPN工艺将氮加入剩余的所述氧化阻挡层14中，再利用PNA工艺将已加入所述氧化阻挡层14中的氮稳固，以形成具有保护作用的氮氧化阻挡层16。经过DPN技术和PN。
20、A工艺之后，加入到所述氧化阻挡层中的氮离子的浓度为1x1015-2x1016atoms/cm2。0044 在步骤S4中，参见图3i，以NMOS管区域为例，当暴露出NMOS管区域时，在所暴露出的NMOS管区域中形成沟槽18，所述沟槽18与所述栅极结构12两侧相邻。0045 在步骤S5中，参见图3j，以NMOS管区域为例，当暴露出所述NMOS管区域时，在暴露出的NMOS管区域中的沟槽中外延生长的应变硅材料为碳化硅材料，从而在暴露出的NMOS管区域中的沟槽处形成嵌入式碳化硅（e-SiC）源/漏极。由于氮氧化阻挡层对碳化硅材料具有比氧化阻挡层更大的选择比，即氮氧化阻挡层与氧化阻挡层和半导体衬底相比，氮。
21、氧化阻挡层与碳化硅材料更难反应，因此，未暴露的PMOS区域的表面所覆盖的氮氧化阻挡层可防止氮化硅颗粒的附着，同时保证在所暴露的NMOS区域的沟槽中外延生长碳化硅材料的速率不变。之后，去除剩余的所述氮氧化阻挡层后的PMOS区域的表面不在附着碳化硅颗粒。0046 并且，由于碳原子比硅原子的半径小，位于NMOS管的源极和漏极之间的硅材料对位于凹槽中的碳化硅材料的四周产生挤压，导致NMOS管的源极和漏极之间的沟道区域产生拉伸应力，因此可提高MOS晶体管中位于嵌入式源/漏极之间的沟道区域的拉伸应力。0047 本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施。
22、例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。0048 显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。说 明 书CN 104465519 A1/6页7图1a图1b说 明 书 附 图CN 104465519 A2/6页8图2说 明 书 附 图CN 104465519 A3/6页9图3a图3b图3c说 明 书 附 图CN 104465519 A4/6页10图3d图3e图3f说 明 书 附 图CN 104465519 A10。