《基于过零比较的流水线模数转换器的校正电路及校正方法.pdf》由会员分享，可在线阅读，更多相关《基于过零比较的流水线模数转换器的校正电路及校正方法.pdf（12页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 (43)申请公布日 (21)申请号 201410754786.6(22)申请日 2014.12.11H03M 1/10(2006.01)(71)申请人 复旦大学地址 200433 上海市杨浦区邯郸路 220 号(72)发明人 任俊彦 倪哲侃 陈迟晓 叶凡(74)专利代理机构 上海正旦专利代理有限公司 31200代理人 陆飞 盛志范(54) 发明名称基于过零比较的流水线模数转换器的校正电路及校正方法(57) 摘要本发明属于集成电路技术领域，具体涉及基于过零比较的流水线模数转换器的校正电路及校正方法。本发明提供的校正电路连接于基于过零比较的流水线模数转换器的两级电路之间，所述校。
2、正电路包括一差分 1/f 误差放大器、两个校正用电容、两个传输门电路；每一传输门电路包含一N型场效应晶体管和一P型场效应晶体管，两者沟道平行排布。校正电路将前一级电路的误差放大并存储在校正用电容上，然后将该误差随着后一级电路的建立过程补偿到其输出。本发明提供的校正方法，能够有效提高电路的转换精度，同时为子 ADC 提供比传统方案更长的转换时间，因此可以减小对子 ADC 电路的速度要求。(51)Int.Cl.(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书1页 说明书6页 附图4页(10)申请公布号 CN 104506191 A(43)申请公布日 2015.04.08CN 10。
3、4506191 A1/1页21. 一种适用于基于过零比较的流水线模数转换器的校正电路，其特征在于，所述校正电路（200）连接于基于过零比较的流水线模数转换器的两级电路（211、212）之间，校正电路（200）包括一差分1/f误差放大器（220）、一第一校正用电容（201）、一第二校正用电容（202）、一第一传输门电路（203）、一第二传输门电路（204）；其中：差分1/f误差放大器（220）具有一正输入端、一负输入端、一正输出端和一负输出端；第一校正用电容（201）具有一上极板端和一下极板端；第二校正用电容（202）具有一上极板端和一下极板端；每一传输门电路（203、204）包含一N型场效应晶。
4、体管和一P型场效应晶体管，两者沟道平行排布，两者的漏极端相互连接构成传输门电路的漏极端，源极端相互连接构成传输门电路的源极端，N型场效应晶体管的栅极端构成传输门电路的N栅极端，P 型场效应晶体管的栅极端构成传输门电路的P栅极端。2. 如权利要求1所述的校正电路，其特征在于，差分 /f误差放大器（220）的正输入端连接至基于过零比较的流水线模数转换器的前级电路（211）的正求和节点（207），负输入端连接至基于过零比较的流水线模数转换器的前级电路（211）的负求和节点（208）；差分1/f误差放大器（220）负输出端连接至第一校正用电容（201）的下极板端，形成一第一耦合节点（205）；正输出端。
5、连接至第二校正用电容（202）的下极板端，形成一第二耦合节点（206）；这样，将流水线模数转换器前级电路的转换误差存储于第一校正用电容（ 1）和第二校正用电容（202）之上。3. 如权利要求1所述的校正电路，其特征在于，第一校正用电容（201）下极板端连接至差分1/f放大器（220）负输出端，即第一耦合节点（205）；第一校正用电容（201）上极板端连接至基于过零比较的流水线模数转换器的后级电路（212）的正求和节点（209）；第二校正用电容（202）下极板端连接至差分1/f放大器（220）正输出端，即第二耦合节点（206）；第二校正用电容（202）上极板端连接至基于过零比较的流水线模数转换器。
6、的后级电路（212）的负求和节点（210）；上述连接方式用以接收流水线模数转换器前级电路（211）的转换误差，再将前级电路（211）的转换误差补偿至后级电路（212）中。4. 如权利要求1所述的校正电路，其特征在于，第一传输门（203）漏极端连接至第一校正用电容（201）下极板端，即第一耦合节点（205）；第一传输门（203）源极端连接至共模电平；第二传输门（204）漏极端连接至第二校正用电容（202）下极板端，即第二耦合节点（206）；第二传输门（204）源极端连接至共模电平；第一传输门的N栅极端和第二传输门的N栅极端相连，形成一N使能端，用以接收一使能信号；第一传输门的P栅极端和第二传输门。
7、的P栅极端相连，形成一P使能端，用以接收一使能信号。5. 如权利要求1所述的校正电路，其特征在于，第一校正用电容（201）和第二校正用电容（202）容值相等，并列对称排布。权 利 要 求 书CN 104506191 A1/6页3基于过零比较的流水线模数转换器的校正电路及校正方法技术领域0001 本发明属于集成电路技术领域，具体涉及一种流水线模数转换器校正电路及校正方法。背景技术0002 基于过零比较是近几年实现流水线模数转换器的一种热门方案，其相邻两级差分电路如图1所示。与传统开关电容增益级相似，基于过零比较的差分开关电容增益级以单端电路两倍的开销来实现对差分信号的处理。上下两部分对称的电路结。
8、构形成正负两个通道，分别处理差分输入信号的正输入和负输入，并得出最终的差分输出结果。图1主要包括第N级电路101的采样电容C1和C2103106，第 N+1 级电路 102 的采样电容 C3和C4107110，第N级电路101的采样开关M1111，第 N+1 级电路 102 的采样开关 M4112，第 N级电路101的正通道预置晶体管M2113，第N级电路101的负通道预置晶体管M3114，上下匹配的电流源I1、I2115118和I3、I4119122，以及中间的差分过零比较器100。电路通过电流源对输出节点充放电来实现输出电压扫过整个输出范围，差分过零比较器100实现检测“虚短”状态的功能。。
9、0003 上述电路的工作过程如下。当1处于高电位时，第N级电路101处于采样阶段 ，开 关 1闭合，开关2断开，差分输入被采样到第N级电路101中的采样电容C1和C2103106上。当2处于高电位时，第N级电路101进入电荷转移阶段，第N+1级电路102进入采样阶段，第N+1级电路102中的采样电容C3和C4107110作为第N级电路101的负载电容，采样第N级电路101的输出Vo。在第N级电路101进入电荷转移阶段的开始，会有一小段预置阶段2I。在预置阶段中，第N+1级电路102的采样电容C3和C4107110的内侧节点会被连接至共模电平，第N级电路的正输出节点会被正通道预置晶体管M2113。
10、 放电到系统最低电位，第N级电路的负输出节点会被负通道预置晶体管M3114充电到电源电压，由此实现了对第N+1级电路102的采样电容107110的初始化。预置阶段结束后，2I跳变到低电位，相应晶体管113、114均关断。由pMOS管构成的电流源I3119、121将对第N级电路的正输出节点充电，由nMOS管构成的电流源I4120、122将对第N级电路的负输出节点放电。在理想情况下，上下电流源匹配且充放电电流恒定，输出节点到地的等效电容也固定，因此正输出节点电压将以恒定速率上升，负输出节点电压将以恒定速率下降。由M4112作为差分信号的采样开关。注意到在电流充放电这一过程中，M4112将保持导通，。
11、以连接上下采样电容107 110，承载充放电电流。上下两部分电路中的电容C1和C2103 和 105、104和106各自组成电容分压器，过零比较器100两个输入节点的电压VX+和VX-将分别随其输出节点电压Vo+和Vo-变化。直到过零比较器100输入节点达到“虚短”状态，即VX+=VX-，过零比较器100的输出发生跳转，M4112关断，上下采样电容107110间的通路断开，采样电容C3和C4107110上的电荷量就固定不变了。这一时刻确定了第N+1级电路102采样过程的结束。当1回到低电位后，电路的一个工作周期就结束了。0004 根据上述电路的工作过程可知，当过零比较器100不能准确地在过零时。
12、刻发生跳说 明 书CN 104506191 A2/6页4转时，电路就会存在转换误差。这一误差与传统流水线模数转换器中一级电路的转换误差相似。用Vo表示输出的转换误差，用VX表示过零比较器输入求和节点X的剩余误差，则它们存在以下关系VX=Vo f，其中f为该级流水线电路的反馈系数。对于一级特定的流水线电路，其反馈系数基本为常数，因此可以利用一级电路求和节点的剩余误差对该级电路的转换误差进行补偿。发明内容0005 本发明的目的在于提供一种适用于基于过零比较的流水线模数转换器的校正电路及方法，其可以根据一级电路求和节点的剩余误差实现对该级电路转换误差的补偿，从而有效提高电路的转换精度。0006 本发。
13、明提供的流水线模数转换器的校正电路，其结构如图2所示。所述校正电路200连接于基于过零比较的流水线模数转换器的两级电路211、212之间，校正电路200包括一差分1/f误差放大器220、一第一校正用电容201、一第二校正用电容202、一第一传输门电路203、一第二传输门电路204；其中：差分1/f误差放大器220具有一正输入端、一负输入端、一正输出端和一负输出端；第一校正用电容201具有一上极板端和一下极板端；第二校正用电容202具有一上极板端和一下极板端；每一传输门电路203、204包含一N型场效应晶体管和一P型场效应晶体管，两者沟道平行排布，两者的漏极端相互连接构成传输门电路的漏极端，源极。
14、端相互连接构成传输门电路的源极端，N型场效应晶体管的栅极端构成传输门电路的N栅极端，P型场效应晶体管的栅极端构成传输门电路的P栅极端。0007 本发明中，所述差分1/f误差放大器220的正输入端连接至基于过零比较的流水线模数转换器的前级电路211的正求和节点207，负输入端连接至基于过零比较的流水线模数转换器的前级电路211的负求和节点208；差分1/f误差放大器220负输出端连接至第一校正用电容201的下极板端，形成一第一耦合节点205；正输出端连接至第二校正用电容202的下极板端，形成一第二耦合节点206；上述连接方式用以将流水线模数转换器前级电路的转换误差存储于第一校正用电容201和第二。
15、校正用电容202之上。0008 本发明中，第一校正用电容201下极板端连接至差分1/f放大器220负输出端，即第一耦合节点205；第一校正用电容201上极板端连接至基于过零比较的流水线模数转换器的后级电路212的正求和节点209；第二校正用电容202下极板端连接至差分1/f放大器220正输出端，即第二耦合节点206；第二校正用电容202上极板端连接至基于过零比较的流水线模数转换器的后级电路212的负求和节点210；上述连接方式用以接收流水线模数转换器前级电路211的转换误差，再将前级电路211的转换误差补偿至后级电路212中。0009 本发明中，第一传输门203漏极端连接至第一校正用电容201。
16、下极板端，即第一耦合节点205；第一传输门203源极端连接至共模电平；第二传输门204漏极端连接至第二校正用电容202下极板端，即第二耦合节点206；第二传输门204源极端连接至共模电平；第一传输门的N栅极端和第二传输门的N栅极端相连，形成一N使能端，用以接收一使能信号；第一传输门的P栅极端和第二传输门的P栅极端相连，形成一P使能端，用以接收一使能信号。说 明 书CN 104506191 A3/6页50010 本发明中，第一校正用电容201 和第二校正用电容202容值相等，并列对称排布。0011 本发明进一步提供采用上述校正电路200对基于过零比较的流水线模数转换器进行校正的方法，具体步骤如下。
17、：首先，在第一时钟相位1的一部分时间内，第N级电路211进行建立，第N+1级电路212采样第N级电路211的建立结果，第N+1级电路212的求和节点207、208通过开关连接至共模电平，使能信号使跨接在校正用电容201、202下极板205、206和共模电平之间的两个传输门203、204也均导通，校正用电容201、202获得初始化。第N级电路211建立完成后，在第N级电路211的正负求和节点207、208之间将存在剩余误差，此误差等于第N级电路211的转化误差与第N级电路211反馈系数fN的乘积。在1的剩余时间内，第N+1级电路212求和节点209、210与共模电平之间的开关继续保持导通，两个校。
18、正用电容201、202的上极板继续随第N+1级电路的求和节点209、210连接至共模电平，跨接在校正用电容 201、202 下极板 205、206 和共模电平之间的两个传输门 203、204 均关断，差分 1/f 误差放大器220将其输入端207、208的剩余误差放大一个固定的增益AS，存储在两个校正用电容201、202上。值得注意的是，在这一时间段可以同时进行第N+1级电路212子ADC的转换过程。由于此举可以为子ADC提供比公知方案更长的转换时间，因此可以减小对子ADC电路的速度要求。当处于另一个时钟相位2时，两个校正用电容 201、202 的下极板 205、206通过两个传输门203、2。
19、04连接至共模电平，其上存储的第N级电路211的转换误差就随着第N+1级电路212的建立过程补偿到了第N+1级电路212的建立结果中去了。0012 为了实现对误差的准确补偿，需要满足以下关系：AS/fN= (C1,N+1+ C2,N+1)/CC,N，其 中AS为差分1/f误差放大器220的增益，fN为第N级电路211的反馈系数、CC,N为两个校正用电容201、202的容值，C1,N+1和C2,N+1为第N+1级电路212的两组采样电容的容值。0013 由以上叙述可知，在每一特定的基于过零比较的流水线模数转换器中在任意前后相连的两级电路之间均可使用上述校正电路，每一个校正电路会将与其相连的前一级。
20、电路的转换误差补偿到后一级电路中去。同时值得说明的是，由于转换误差的相似性，本发明提供的校正方法并不仅限于对基于过零比较的流水线模数转换器有效，其对传统流水线模数转换器同样有效。0014 本发明所述校正方法，可以适用于包括基于过零比较的方案在内的各种类型的流水线模数转换器，能够有效提高电路转换精度，同时给子ADC提供比传统方案更长的转换时间，从而可降低其电路实现难度。0015 前述内容大致叙述了本发明的特征和技术优点，下文特举出实施例，用以更加明晰地说明本发明的思想。任何本领域普通技术人员应可了解的是，可根据本发明所揭示的观念及特定实施例修改或设计出实现本发明相同目的的架构，此一同等架构并不超。
21、出本发明后附的权利要求所定义的精神和范围。附图说明0016 图1为基于过零比较的流水线模数转换器的两级电路结构图。0017 图2为本发明提供的校正电路在基于过零比较的流水线模数转换器中的示意图。0018 图3为包含本发明提供的校正电路的基于过零比较的流水线模数转换器的工作时序图。说 明 书CN 104506191 A4/6页60019 图4为差分 1/f误差放大器电路结构图。0020 图中标号：101为基于过零比较的流水线模数转换器中的第N级电路；102为基于过零比较的流水线模数转换器中的第N+1级电路；100为差分过零比较器；103106依次为第N级电路的采样电容C1+、C1-和C2+、C2。
22、-；107110依次为第N+1级电路的采样电容C3+、C3- ，C4+、C4- ；111为第N级电路的采样开关M1；112为第N+1级电路的采样开关M4；113为第N级电路的正通道预置晶体管M2；114为第N级电路的负通道预置晶体管M3；115118依次为第N级电路中的电流源I1+、I1-，I2+、I2-；119122依次为第N+1级电路中的电流源I3+、I3-、I4+、I4 -；211为基于过零比较的流水线模数转换器的第N级电路；212为基于过零比较的流水线模数转换器的第N+1级电路；200为连接于两级电路之间的第N级校正电路；220为差分1/f误差放大器；201、202为两个校正用电容CC。
23、+,N、CC-,N；203、204为两个传输门电路TG+,N、T G- ,N；205、206为两个耦合节点；207、208为第 N级电路的正负求和节点X +,N、X - ,N；209、210为第N+1级电路的正负求和节点X+,N+1、X-,N+1；401、402为差分1/f误差放大器的输入对管；403、404为与输入对管相连的两个PMOS管；405、406为两个由开关电阻阵列实现的可变电阻；407、408为差分1/f误差放大器的两个差分输出端；409为偏置电流源；410为两个PMOS管栅端相连形成的一耦合节点。具体实施方式0021 下面结合附图对本发明提供的校正方法进行详细说明。值得注意的是，。
24、本发明提供的校正方法可以以许多不同的方式实施，下文的实施例为本发明提供的校正方法的一典型实现电路，仅用以说明本发明的形成与使用，并非用以限定本发明。0022 采用了本发明提供的校正方法的基于过零比较的流水线模数转换器的两级电路如图2所示，其包括：基于过零比较的第N级流水线电路211、基于过零比较的第N+1级流水线电路212、第N级校正电路200；其中第N级校正电路包括：差分1/f误差放大器220、两个校正用电容CC+,N201、CC-,N202，两个传输门电路TG+,N203、TG- ,N204。0023 差分1/f误差放大器220的两个差分输入端分别连接至流水线模数转换器第N级电路211的正。
25、负求和节点X+,N207、X,N208；差分1/f误差放大器220的两个差分输出端分别交叉连接至两个校正用电容CC+,N201、CC-,N202的下极板端205、206，即负输出端连接至第一校正用电容CC+,N201的下极板端205，正输出端连接至第二校正用电容CC-,N202的下极板端206；两个校正用电容CC+,N201、CC-,N202的上极板端分别连接至第N+1级电路212的正负求和节点X+,N+1209、X,N+1210；两个传输门TG+,N203、TG- ,N204分别跨接在两个校正用电容CC+,N201、CC-,N202的下极板端205、206和共模电平之间，两者的N栅端短接用以。
26、接收控制使能信号Ea+,N，两者的P栅端短接用以接收反相的控制使能信号Ea-,N。0024 该实施例的工作时序图如图3所示，结合该时序图对其工作过程作如下说明：（1）上述流水线模数转换器在两相非重叠时钟控制下工作，相位1与2具有等长的时间T1=T2= T T3，它们之间存在非重叠时间T3。0025 （2）首先在第一时钟相位1的一部分时间内，第N级流水线电路211处于建立过程，第N+1级电路212采样第N级电路211的建立结果，第N+1级电路212的求和节点说 明 书CN 104506191 A5/6页7X+,N+1209、X,N+1210通过开关连接至共模电平，差分使能信号Ea+,N和Ea-,。
27、N使跨接在校正用电容201、202下极板205、206和共模电平之间的两个传输门203、204也均导通，使得校正用电容201、202初始化。0026 （3）第N级电路211建立完成后，在第N级电路211的正负求和节点X+,N207、X,N208之间将存在剩余误差，此误差等于第N级电路211的转化误差与第N级电路211反馈系数fN的乘积。0027 （4）在 1的剩余时间内，第N+1级电路212求和节点X+,N+1209、X,N+1210 与共模电平之间的开关继续保持导通，两个校正用电容201、202的下极板继续随第N+1级电路212的求和节点X+,N+1209、X,N+1210连接至共模电平，跨。
28、接在校正用电容201、202下极板205、206和共模电平之间的两个传输门203、204均关断，差分1/f误差放大器220将其输入端207、208的剩余误差放大一个固定的增益AS，存储在两个校正用电容201、202上。在这一时间段里，同时进行第N+1级电路212的子ADC的转换过程。在传统方案中，这一过程通常被分配在两相时钟的非重叠时间段T4内进行，这一时间段通常较短。因此本实施例可以为子ADC提供比传统方案更长的转换时间，从而减小对子ADC电路的速度要求，例如可以用一个功耗更低的SAR sub ADC 代替传统方案中的flash sub ADC。0028 （5）然后将处于另一个时钟相位2，第。
29、N+1级电路212进入建立过程，差分使能信号Ea+,N和Ea-,N使跨接在校正用电容201、202下极板205、206和共模电平之间的两个传输门203、204均导通，两个校正用电容201、202的下极板205、206通过两个传输门203、204连接至共模电平，其上存储的第N级电路211的转换误差就随着第N+1级电路212的建立过程补偿到了第N+1级电路212的建立结果中去了。0029 由以上叙述可知，第N级电路211的求和节点X,N207、208之间的剩余误差等于第N级电路211的转化误差与第N级电路211反馈系数fN的乘积，其中第N级电路211的转化误差为需要补偿的误差量。第N级电路211的。
30、输出传递至第N+1级电路212的输出时将被第N+1级放大(C1,N+1+ C2,N+1)/ C2,N+1倍，而第N级校正电路200中校正用电容上201、202的电压传递至第N+1级电路212的输出时将被放大CC,N/ C2,N+1倍。因此为了将第N级电路211的转化误差准确补偿至第N+1级电路212的输出，需要满足以下关系：AS/fN= (C1,N+1+C2,N+1)/CC,N，其 中 AS为差分1/f误差放大器220的增益，fN为第N级电路211的反馈系数、CC,N为两个校正用电容201、202的容值，C1,N+1和C2,N+1为第N+1级电路的两组采样电容的容值。0030 由于我们无法精确。
31、测量某一特定电路的反馈系数fN，因此只能采取以下方法：首先估计一个1/fN的值，由此得到一个AS 的值，实现由上述参数作为电路参数的具体电路；然后分析电路的输出，使用诸如LMS之类的反馈算法不断更新估计的1/fN的值，使得电路的输出误差越来越小。0031 根据上述内容，还要求差分1/f误差放大器220的增益是可调的，一种实现电路如图4所示。由图可知，其由一对NMOS差分对管401、402作为输入对管。两个PMOS管403、404的栅端相连形成一耦合节点410，源极均与电源相连，漏端分别与两个NMOS管401、402的漏端相连接，形成差分1/f误差放大器的两个差分输出端407、408。电流源40。
32、9为整个电路提供电流偏置。两个可变电阻405、406分别跨接在电路两个差分输出端407、408和PMOS管403、404栅端耦合节点410之间。该电路通过调节上述可变电阻405、406来实现增益可说 明 书CN 104506191 A6/6页8调，可变电阻由受开关控制的电阻阵列来实现，因此存在最小变化刻度。校正的线性条件要求差分1/f误差放大器220的增益在其工作的输出范围内基本保持不变。由于每级流水线电路求和节点的剩余误差通常不大，因此差分1/f误差放大器工作的输出范围通常也不大，对增益的线性要求容易得到满足。0032 值得说明的是，图2仅表示出了第N级流水线电路211、第N+1级流水线电路。
33、212和第N级校正电路200，然而对于整个基于过零比较的流水线模数转换器来说，在任意前后相连的两级流水线电路之间均可使用上述校正电路，每一个校正电路会将与其相连的前一级流水线电路的转换误差补偿到后一级流水线电路中去。同时值得说明的是，由于基于过零比较的流水线模数转换器的转换误差与传统流水线模数转换器的转换误差存在相似性，因此本发明提供的校正方法并不仅限于对基于过零比较的流水线模数转换器有效，其对传统流水线模数转换器同样有效。0033 本发明的内容及优点虽然已详细揭示如上，然而必须说明的是，本发明的范围并不受限于说明书中所描述的方法及步骤等特定实施例，在不脱离本发明的精神和范围内，任何本领域普通技术人员皆可根据本发明所揭示的内容做出许多变形和修改，这些也应视为本发明的保护范围。说 明 书CN 104506191 A1/4页9图1说 明 书 附 图CN 104506191 A2/4页10图2说 明 书 附 图CN 104506191 A。