薄膜晶体管及阵列基板的制造方法 【技术领域】
本发明涉及薄膜晶体管液晶显示技术领域， 尤其涉及薄膜晶体管及阵列基板的制造方法。 背景技术 随着平板显示产品生产的不断扩大， 各个生产厂商之间的竞争也日趋激烈。各厂 家在不断提高产品性能的同时， 也在不断努力降低产品的生产成本， 从而提高市场的竞争 力。
TFT-LCD(Thin Film Transistor-Liquid Crystal Display， 薄膜晶体管液晶显示 器 ) 作为家喻户晓的平板显示产品， 降低生产成本也是其技术革新的一个重要方面。
TFT(Thin Film Transistor， 薄膜晶体管 ) 是 TFT-LCD 阵列基板的重要组成部分， 通常采用图 1A 所示的底栅顶接触结构。图 1A 所示的形成在基板上的 TFT 从下至上依次包 括： 栅电极、 栅极绝缘层、 有源层、 源电极及漏电极。
在使用图 1A 所示的 TFT 时， 发明人发现现有技术中至少存在如下问题 ： 由于载流 子的导通层在栅极绝缘层与有源层的界面处， 因此， 电子必须两次穿越有源层才能在源电 极与漏电极之间传输， 从而影响了 TFT 的导电性能。
如果采用如图 1B 所示的底栅底接触结构的 TFT， 电子从源电极传输到漏电极， 需 要移动的距离仅为一个沟道的长度， 远小于底栅顶接触结构的 TFT 中电子需要移动的距 离， 因此， 可避免 TFT 导电性能受到影响。
但制备底栅底接触结构的 TFT 时， 无法使用现有的制备底栅顶接触结构的 TFT 时 采用的四掩膜工艺 ( 在形成源 / 漏电极和图案化有源层时， 共用一套掩膜版 )， 需要多设计 一套掩膜版， 即形成源 / 漏电极和图案化有源层时， 需使用不同的掩膜版。由于掩膜版的价 格很高， 多设计一套掩膜版会导致 TFT 的制造成本升高。
发明内容
本发明的实施例提供一种薄膜晶体管及阵列基板的制造方法， 能降低底栅底接触 结构的 TFT 的制造成本。
为达到上述目的， 本发明的实施例采用如下技术方案 ：
一种薄膜晶体管的制造方法， 包括 ： 在制备薄膜晶体管的过程中， 使用曝光机及掩 膜版按大于正常曝光量的第一曝光量对引线层进行图案化， 以形成源电极及漏电极 ； 在所 述图案化后的引线层上形成半导体层 ； 使用所述曝光机及所述掩膜版按小于所述第一曝光 量的第二曝光量对所述半导体层进行图案化， 以形成有源层 ； 所述掩膜版具有可掩膜出所 述源电极的源极区域、 可掩膜出所述漏电极的漏极区域及所述源极区域与所述漏极区域之 间的缝隙， 所述缝隙的宽度小于曝光机分辨率。
一种阵列基板的制造方法， 包括 ： 在用上述的方法制造的薄膜晶体管上形成钝化 层； 在覆盖有所述钝化层的所述薄膜晶体管中形成过孔， 以暴露所述薄膜晶体管的所述漏电极 ； 在所述钝化层上及所述过孔中形成像素电极。
本发明实施例提供的薄膜晶体管及阵列基板的制造方法中， 制造 TFT 时， 由于用 于制备源 / 漏电极和图案化有源层的掩膜版上具有对应沟道区域的宽度小于曝光机分辨 率的缝隙， 通过增大曝光量， 可在制备源 / 漏电极的光刻胶中正常形成源 / 漏电极图形。另 外， 通过减小曝光量， 可在对半导体层进行图案化的光刻胶中形成对应沟道区域的半曝光 区， 该半曝光区可阻挡沟道区域的半导体层被刻蚀， 从而形成了所需形状的有源层。 由于使 用上述方法制造底栅底接触结构 TFT 的源 / 漏电极及图案化有源层时共用了一套掩膜版， 因此， 降低了底栅底接触结构 TFT 的制造成本， 进而降低了使用底栅底接触结构 TFT 的阵列 基板的制造成本。 附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本 发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动性的前提下， 还可 以根据这些附图获得其他的附图。
图 1A 为现有技术中底栅顶接触结构 TFT 的剖面示意图 ；
图 1B 为现有技术中底栅底接触结构 TFT 的剖面示意图 ；
图 2A ～ 2E 为本发明实施例 1 的 TFT 制造方法流程的剖面示意图 ；
图 3A ～ 3C 为本发明实施例 2 的阵列基板制造方法流程的局部剖面示意图 ；
图 4A 为本发明实施例 3 提供的方法所制造的顶栅底接触结构 TFT 的剖面示意图 ；
图 4B 为本发明实施例 4 提供的方法所制造的阵列基板的局部剖面示意图。具体实施方式
本发明实施例提供一种薄膜晶体管的制造方法， 包括 ： 在制备薄膜晶体管的过程 中， 使用曝光机及掩膜版按大于正常曝光量的第一曝光量对引线层进行图案化， 以形成源 电极及漏电极 ； 在所述图案化后的引线层上形成半导体层 ； 使用所述曝光机及所述掩膜版 按小于所述第一曝光量的第二曝光量对所述半导体层进行图案化， 以形成有源层 ； 所述掩 膜版具有可掩膜出所述源电极的源极区域、 可掩膜出所述漏电极的漏极区域及所述源极区 域与所述漏极区域之间的缝隙， 所述缝隙的宽度小于曝光机分辨率。
本实施例还提供一种阵列基板的制造方法， 包括 ： 在用上述的方法制造的薄膜晶 体管上形成钝化层 ； 在覆盖有所述钝化层的所述薄膜晶体管中形成过孔， 以暴露所述薄膜 晶体管的所述漏电极 ； 在所述钝化层上及所述过孔中形成像素电极。
本发明实施例提供的薄膜晶体管及阵列基板的制造方法中， 制造 TFT 时， 由于用 于制备源 / 漏电极和图案化有源层的掩膜版上具有对应沟道区域的宽度小于曝光机分辨 率的缝隙， 通过增大曝光量， 可在制备源 / 漏电极的光刻胶中正常形成源 / 漏电极图形。另 外， 通过减小曝光量， 可在对半导体层进行图案化的光刻胶中形成对应沟道区域的半曝光 从而形成了所需形状的有源层。 由于使 区， 该半曝光区可阻挡沟道区域的半导体层被刻蚀， 用上述方法制造底栅底接触结构 TFT 的源 / 漏电极及图案化有源层时共用了一套掩膜版， 因此， 降低了底栅底接触结构 TFT 的制造成本， 进而降低了使用底栅底接触结构 TFT 的阵列基板的制造成本。
下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完 整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。基于 本发明中的实施例， 本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例， 都属于本发明保护的范围。
实施例 1
本实施例提供一种 TFT 的制造方法， 如图 2A ～ 2E 所示， 该方法包括如下步骤。
步骤 1、 如图 2A 所示， 在基板 201 上依次形成栅电极 202、 栅极绝缘层 203、 引线层 204 及第一光刻胶层 205。
步骤 2、 如图 2B 所示， 使用曝光机及掩膜版 206 按大于正常曝光量的第一曝光量对 所述第一光刻胶层 205 进行曝光。
该掩膜版 206 具有可掩膜出源电极的源极区域 207A、 可掩膜出漏电极的漏极区域 207B 及源极区域 207A 与漏极区域 207B 之间的缝隙 209， 该缝隙 209 的宽度 L 小于曝光机 分辨率。其中， 该缝隙对应薄膜晶体管的沟道区域 208。
其中， 正常曝光量指可以使掩膜版上正常尺寸的图案对应的光刻胶完全曝光的曝 光量， 正常尺寸的图案指该图案与其横截面的相交线中最短相交线的长度不小于曝光机的 分辨率。 由于掩膜版 206 上的源极区域 207A 与漏极区域 207B 之间的对应薄膜晶体管沟道 区域 208 的缝隙 209 的宽度 L 小于曝光机的分辨率， 即该缝隙 209 属于不正常尺寸的图案。 当属于正常曝光量的光线通过该缝隙 209 时会发生衍射现象， 光线强度会减弱， 因此， 使用 大于正常曝光量的曝光量对该第一光刻胶层 205 进行曝光， 可使该第一光刻胶层 205 上对 应该缝隙 209 的区域完全曝光， 以在第一光刻胶层 205 中正常地形成源 / 漏电极图形。
步骤 3、 以曝光显影后的所述第一光刻胶层对所述引线层进行图案化， 以形成如图 2C 所示的源电极 210A 及漏电极 210B。 然后， 剥离掉第一光刻胶， 暴露出图案化后的引线层。
步骤 4、 如图 2D 所示， 在所述图案化后的所述引线层上依次形成半导体层 211 及第 二光刻胶层 212。 然后， 使用所述曝光机及所述掩膜版 206 按小于所述第一曝光量的第二曝 光量对所述第二光刻胶层 212 进行曝光， 以在所述第二光刻胶层 212 上对应掩膜版 206 上 所述缝隙 209 的区域形成半曝光区 213， 所述第二光刻胶层 212 上除所述半曝光区 213 外其 它的对应所述掩膜版 206 上图案的区域完全曝光。
通过减小曝光量， 可使得通过掩膜版 206 上所述缝隙 209 的光线强度减弱， 导致第 二光刻胶层 212 上对应该缝隙 209 的区域不完全曝光， 形成半曝光区。通过控制曝光量的 减小量， 使得第二光刻胶层 212 上除该半曝光区以外其它的对应掩膜版 206 上图案的区域 能完全曝光。
步骤 5、 如图 2E 所示， 以曝光显影后的所述第二光刻胶层对所述半导体层 211 进行 图案化， 以形成的覆盖所述沟道区 208、 所述源电极 210A 及所述漏电极 210B 的有源层 214。
由于曝光显影后的第二光刻胶层上对应半曝光区的区域有部分光刻胶未被去除， 在图案化半导体层 211 时， 挡住了该半导体层 211 上对应沟道区的区域， 使该区域不能被图 案化， 从而形成了所需形状的有源层 214。
本实施例提供的方法为底栅底接触结构 TFT 的制造方法， 该方法中， 先通过增大
曝光量， 并使用具有宽度小于曝光机分辨率的缝隙的掩膜版， 可正常形成源 / 漏电极 ； 再使 用该掩膜版， 并减小曝光量， 可在用于图案化半导体层的光刻胶中形成对应沟道区域的半 曝光区， 该光刻胶层显影后图案化半导体层时， 对应该半曝光区的未被去除光刻胶可阻挡 沟道区域的半导体层被刻蚀， 从而形成了所需形状的有源层。上述方法中， 由于形成源 / 漏 电极及图案化有源层时共用一套掩膜版， 因此， 降低了底栅底接触结构 TFT 的制造成本。
需要说明的是 ： 经实验表明， 当曝光机的分辨率为 4μm 时， 上述掩膜版上缝隙的 宽度可为 1.7μm ～ 3.5μm。当然， 上述掩膜版上缝隙的宽度并不限于该尺寸， 可以根据曝 光机的分辨率及所制造 TFT 的沟道长度适当调整。
另外， 上述 TFT 的半导体层的材料可为非晶硅、 有机半导体材料、 氧化物半导体材 料、 低温多晶硅中的任意一种， 可根据对 TFT 器件性能的需求， 选用不同材料的半导体层。
实施例 2
本实施例提供一种阵列基板的制造方法， 该方法包括如下步骤。
步骤 1、 如图 3A 所示， 用实施例 1 提供的方法在基板 301 上制造 TFT， 该 TFT 包括 ： 栅电极 302、 栅极绝缘层 303、 源电极 304A、 漏电极 304B 及有源层 305。然后， 在有源层 305 上形成钝化层 306。
步骤 2、 如图 3B 所示， 在所述钝化层 306 及对应的有源层 305 上形成过孔 307， 以 暴露所述 TFT 的漏电极 304B。
步骤 3、 如图 3C 所示， 在所述钝化层 306 上及所述过孔 307 中形成像素电极 308。
本实施例提供的阵列基板的制造方法中使用了实施例 1 提供的方法来制造 TFT， 由于制造 TFT 的过程中， 形成源 / 漏电极及图案化有源层时共用一套掩膜版， 因此， 在降低 TFT 制造成本的同时， 也降低了使用该 TFT 的阵列基板的制造成本。
实施例 3
本实施例提供一种顶栅底接触结构 TFT 的制备方法， 如图 4A 所示， 该方法包括如 下步骤。
步骤 1、 在基板 401 上形成源电极 402A 及漏电极 402B。
步骤 2、 在形成有源电极 402A 及漏电极 402B 的基板 401 上形成图案化的有源层 403。
具体地， 形成源 / 漏电极及图案化的有源层的方法使用实施例 1 中形成源 / 漏电 极及图案化有源层的方法， 该方法已在实施例 1 中进行了详细描述， 在此不再赘述。
步骤 3、 在图案化的有源层 403 上依次形成栅极绝缘层 404 及栅电极 405。
现有技术制造顶栅底接触结构 TFT 时， 无法使用同一套掩膜版来制备源 / 漏电极 及图案化的有源层， 而上述顶栅底接触结构 TFT 的制造方法中， 由于使用了实施例 1 提供的 形成源 / 漏电极及图案化有源层的方法， 因此， 在形成源 / 漏电极及图案化有源层时共用了 一套掩膜版， 降低了该顶栅底接触结构 TFT 的制造成本。
实施例 4
本实施例提供一种阵列基板的制造方法， 如图 4B 所示， 该方法包括如下步骤。
步骤 1、 用实施例 3 提供的方法在基板 401 上制造顶栅底接触结构 TFT， 该 TFT 在 基板 401 上由下至上依次包括 ： 源电极 402A、 漏电极 402B、 有源层 403、 栅极绝缘层 404 及 栅电极 405。然后， 在该 TFT 上形成钝化层 406。步骤 2、 在钝化层 406 及对应的栅极绝缘层 404、 有源层 403 上形成过孔 407， 以暴 露该 TFT 的漏电极 402B。
步骤 3、 在钝化层 406 上及过孔 407 中形成像素电极 408。
本实施例提供的阵列基板的制造方法中， 由于使用了实施例 3 提供的方法来制造 TFT， 因此， 在降低 TFT 制造成本的同时， 也降低了使用该 TFT 的阵列基板的制造成本。
本发明实施例主要用于制备液晶显示器、 有机电致发光显示器及电子纸显示器 等。
以上所述， 仅为本发明的具体实施方式， 但本发明的保护范围并不局限于此， 任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内， 可轻易想到的变化或替换， 都应 涵盖在本发明的保护范围之内。因此， 本发明的保护范围应以所述权利要求的保护范围为 准。