《输入接口扩展电路及控制装置.pdf》由会员分享，可在线阅读，更多相关《输入接口扩展电路及控制装置.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102279824 A(43)申请公布日 2011.12.14CN102279824A*CN102279824A*(21)申请号 201110246786.1(22)申请日 2011.08.24G06F 13/20(2006.01)(71)申请人中国北车股份有限公司大连电力牵引研发中心地址 116022 辽宁省大连市沙河口区中长街51号(72)发明人吴志友 景海林(74)专利代理机构北京同立钧成知识产权代理有限公司 11205代理人张红莲(54) 发明名称输入接口扩展电路及控制装置(57) 摘要本发明提供一种输入接口扩展电路及控制装置，输入接口扩展电路，包括片选模块、。
2、第一锁存器和第二锁存器。片选模块用于根据从控制信号输入端输入的控制信号，产生第一片选信号和第二片选信号，并分别通过第一片选信号输出端和第二片选信号输出端输出。第一锁存器用于在第一片选信号的控制下，将从第一数据输入接口接收到的数据通过第一数据输出接口输出。第二数据输出接口与第一锁存器的第一数据输出接口相连，第二锁存器用于在第二片选信号的控制下，将从第二数据输入接口接收到的数据通过第二数据输出接口输出。本发明提供的输入接口扩展电路及控制装置，可以实现对处理器输入接口的扩展，提高输入接口扩展的灵活性。(51)Int.Cl.(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书 1 页 说。
3、明书 5 页 附图 2 页CN 102279829 A 1/1页21.一种输入接口扩展电路，其特征在于，包括：片选模块，包括控制信号输入端、第一片选信号输出端和第二片选信号输出端，所述片选模块用于根据从所述控制信号输入端输入的控制信号，产生第一片选信号和第二片选信号，并分别通过所述第一片选信号输出端和所述第二片选信号输出端输出；第一锁存器，包括第一片选端、第一数据输入接口和第一数据输出接口，所述第一片选端与所述片选模块的第一片选信号输出端相连，所述第一锁存器用于在所述第一片选信号的控制下，将从所述第一数据输入接口接收到的数据通过所述第一数据输出接口输出；第二锁存器，包括第二片选端、第二数据输入。
4、接口和第二数据输出接口，所述第二片选端与所述片选模块的第二片选信号输出端相连，所述第二数据输出接口与所述第一锁存器的第一数据输出接口相连，所述第二锁存器用于在所述第二片选信号的控制下，将从所述第二数据输入接口接收到的数据通过所述第二数据输出接口输出。2.根据权利要求1所述的输入接口扩展电路，其特征在于：所述片选模块包括片选单元，所述片选单元包括第一反相器和第二反相器；所述第一反相器的输入端与所述控制信号输入端相连；所述第一反相器的输出端与所述第二反相器的输入端相连；所述第一反相器的输出端与所述第一锁存器的第一片选端相连；所述第二反相器的输出端与所述第二锁存器的第二片选端相连。3.根据权利要求2。
5、所述的输入接口扩展电路，其特征在于，所述片选模块还包括分压单元，所述分压单元包括：第一电阻，连接在所述控制信号输入端与所述第一反相器的输入端之间；第二电阻，连接在所述控制信号输入端与地接点之间。4.根据权利要求3所述的输入接口扩展电路，其特征在于，所述片选模块还包括滤波单元，所述滤波单元包括：第一电容和第二电容，所述第一电容和所述第二电容并联，连接在所述第一反相器的输入端与所述地接点之间。5.根据权利要求1所述的输入接口扩展电路，其特征在于：所述片选模块包括地址译码器，所述地址译码器包括地址端、第一输出端和第二输出端；所述地址端与所述控制信号输入端相连，所述第一输出端与所述第一片选信号输出端相。
6、连，所述第二输出端与所述第二片选信号输出端相连；所述地址译码器用于对所述地址端输入的所述控制信号对应的地址进行译码，产生所述第一片选信号和所述第二片选信号，并分别通过所述第一输出端和所述第二输出端输出。6.一种控制装置，包括处理器，其特征在于，还包括：如权利要求1-5任一所述的输入接口扩展电路；所述输入接口扩展电路的第一锁存器的第一数据输出接口与所述处理器的输入接口相连。权 利 要 求 书CN 102279824 ACN 102279829 A 1/5页3输入接口扩展电路及控制装置技术领域0001 本发明涉及接口电路技术，尤其涉及一种输入接口扩展电路及控制装置。背景技术0002 在控制系统中，。
7、随着系统功能的不断增加，需要处理器进行处理的信号量也不断增加，相应地，对处理器的输入/输出(Input/Output，以下简称I/O)接口的需求也越来越大。但是，现有技术中处理器的I/O接口数量都很有限，并不能满足实际需要。尤其是在复杂的机车控制系统中，通常需要处理大量的输入变量，这时处理器有限的I/O接口就远远不能满足设计的需要。发明内容0003 本发明提供一种输入接口扩展电路及控制装置，以实现对处理器输入接口的扩展，提高输入接口扩展的灵活性。0004 本发明提供一种输入接口扩展电路，包括：0005 片选模块，包括控制信号输入端、第一片选信号输出端和第二片选信号输出端，所述片选模块用于根据从。
8、所述控制信号输入端输入的控制信号，产生第一片选信号和第二片选信号，并分别通过所述第一片选信号输出端和所述第二片选信号输出端输出；0006 第一锁存器，包括第一片选端、第一数据输入接口和第一数据输出接口，所述第一片选端与所述片选模块的第一片选信号输出端相连，所述第一锁存器用于在所述第一片选信号的控制下，将从所述第一数据输入接口接收到的数据通过所述第一数据输出接口输出；0007 第二锁存器，包括第二片选端、第二数据输入接口和第二数据输出接口，所述第二片选端与所述片选模块的第二片选信号输出端相连，所述第二数据输出接口与所述第一锁存器的第一数据输出接口相连，所述第二锁存器用于在所述第二片选信号的控制下。
9、，将从所述第二数据输入接口接收到的数据通过所述第二数据输出接口输出。0008 本发明提供一种控制装置，包括处理器，还包括：0009 本发明提供的输入接口扩展电路；0010 所述输入接口扩展电路的第一锁存器的第一数据输出接口与所述处理器的输入接口相连。0011 由上述技术方案可知，本发明提供的输入接口扩展电路及控制装置，通过片选模块的设置，可以根据输入的控制信号产生第一片选信号和第二片选信号，以使第一锁存器选通或第二锁存器选通。第一锁存器选通时，将从第一数据输入接口输入的数据从第一数据输出接口输出。第二锁存器选通时，将从第二数据输入接口输入的数据从第二数据输出接口输出。通过第一锁存器和第二锁存器。
10、的级联实现了对下一级处理器接口的扩展，而无需改变下一级处理器的接口的结构。解决了当处理器的输入接口有限而无法满足输入数据的需要时，需频繁地进行插线拆线工作，或者选择价格昂贵的多接口的处理芯片的问题，提说 明 书CN 102279824 ACN 102279829 A 2/5页4高了输入接口扩展的灵活性。附图说明0012 图1为本发明实施例提供的一种输入接口扩展电路结构示意图；0013 图2为本发明实施例提供的另一种输入接口扩展电路结构示意图；0014 图3为本发明实施例提供的又一种输入接口扩展电路结构示意图。0015 附图标记：0016 11-片选模块； 12-第一锁存器； 13-第二锁存器；。
11、0017 20-前级控制器； 30-处理器； 111-片选单元；0018 112-分压单元； 113-滤波单元； UI-第一反相器；0019 U2-第二反相器； A1-第一数据输入接口； R1-第一电阻R1；0020 C1-第一电容； A2-第二数据输入接口； R2-第二电阻；0021 C2-第二电容； A3-第三数据输入接口； 14-第三锁存器14；0022 15-第四锁存器；A4-第四数据输入接口； 121-地址译码器；0023 10-输入接口扩展电路。具体实施方式0024 为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描。
12、述。需要说明的是，在附图或说明书中，相似或相同的元件皆使用相同的附图标记。0025 图1为本发明实施例提供的一种输入接口扩展电路结构示意图。如图1所示，本实施例提供的输入接口扩展电路10具体可以应用于对处理器或控制器的输入接口的扩展，本实施例提供的输入接口扩展电路10具体包括片选模块11、第一锁存器12和第二锁存器13。片选模块11包括控制信号输入端、第一片选信号输出端和第二片选信号输出端，片选模块11用于根据从控制信号输入端输入的控制信号，产生第一片选信号和第二片选信号，并分别通过第一片选信号输出端和第二片选信号输出端输出。第一锁存器12包括第一片选端、第一数据输入接口A1和第一数据输出接口。
13、，第一片选端与片选模块11的第一片选信号输出端相连，第一锁存器12用于在第一片选信号的控制下，将从第一数据输入接口A1接收到的数据通过第一数据输出接口输出。第二锁存器13包括第二片选端、第二数据输入接口A2和第二数据输出接口，第二片选端与片选模块11的第二片选信号输出端相连，第二数据输出接口与第一锁存器12的第一数据输出接口相连，第二锁存器13用于在第二片选信号的控制下，将从第二数据输入接口A2接收到的数据通过第二数据输出接口输出。0026 在实际的控制应用中，控制信号具体可以为前级控制器20产生的控制信号，片选模块11可以将输入的控制信号处理成第一片选信号和第二片选信号，分别输入第一锁存器1。
14、2的第一片选端和第二锁存器13的第二片选端，以使第一锁存器12选通或者第二锁存器13选通。第一锁存器12的第一数据输入接口A1和第二锁存器13的第二数据输入接口A2可以分别用以输入不同的数据，例如各传感器采集到的数据，第一数据输入接口A1和第二数据输入接口A2均可以包括多个数据位。当第一锁存器12选通时，第一锁存器12将从第一数据输入接口A1输入的数据从第一数据输出接口输出，此时第二锁存器13未被选通，说 明 书CN 102279824 ACN 102279829 A 3/5页5不工作；当第二锁存器13选通时，第二锁存器13将从第二数据输入接口A2输入的数据从第二数据输出接口输出，此时第一锁存。
15、器12未被选通，不工作。数据输入接口和数据输出接口均可以为多位数据接口。第一数据输出接口与第二数据输出接口相连，具体的，第一数据输出接口中的各数据位与第二数据输出接口中的各数据位一一对应相连。连接后的第一数据输出接口和第二数据输出接口可以连入下一级处理器30的输入接口，以使处理器30对第一数据输出接口输出的数据进行处理，或对第二数据输出接口输出的数据进行处理。0027 值得注意的是，本实施例提供的输入接口扩展电路10中包括第一锁存器12和第二锁存器13，以及片选模块11包括控制信号输入端、第一片选信号输出端和第二片选信号输出端仅是本发明的一个具体的实施方式，锁存器的数量具体至少为两个，锁存器的。
16、数量可以根据实际的输入接口的扩展需要来具体设置。相应地，片选模块11的控制信号输入端也可以为多个，片段信号输出端的数量为至少两个，并对应于锁存器设置，以实现对各锁存器进行片选控制即可。当设置有多个锁存器时，在某一时刻，只有一个锁存器在其对应的片选信号的控制下选通，处于工作状态，而此时其他锁存器均未被选通，以使通过各锁存器向下一级处理器30输入的数据之间互不影响。0028 本实施例提供的输入接口扩展电路10，通过片选模块11的设置，可以根据输入的控制信号产生第一片选信号和第二片选信号，以使第一锁存器12选通或第二锁存器13选通。第一锁存器12选通时，将从第一数据输入接口A1输入的数据从第一数据输。
17、出接口输出。第二锁存器13选通时，将从第二数据输入接口A2输入的数据从第二数据输出接口输出。通过第一锁存器12和第二锁存器13的级联实现了对下一级处理器30接口的扩展，而无需改变下一级处理器30的接口的结构。解决了当处理器30的输入接口有限而无法满足输入数据的需要时，需频繁地进行插线拆线工作，或者选择价格昂贵的多接口的处理芯片的问题，提高了输入接口扩展的灵活性。0029 图2为本发明实施例提供的另一种输入接口扩展电路结构示意图。如图2所示，本实施例提供的输入接口扩展电路10为图1所示实施例的一种具体的实现方式，在本实施例中，片选模块11包括片选单元111，片选单元111包括第一反相器U1和第二。
18、反相器U2。第一反相器U1的输入端与控制信号输入端相连，第一反相器U1的输出端与第二反相器U2的输入端相连，第一反相器U1的输出端与第一锁存器12的第一片选端相连，第二反相器U2的输出端与第二锁存器13的第二片选端相连。0030 具体的，当控制信号为高电平信号时，控制信号经过第一反相器U1后变成低电平信号，作为第一片选信号输入到第一锁存器12的第一片选端。控制信号经过第一反相器U1变成低电平信号，再经过第二反相器U2变成高电平信号，作为第二片选信号输入到第二锁存器13的第二片选端。预设第一锁存器12和第二锁存器13均为低电平使能有效，则此时第一锁存器12选通，而第二锁存器13未被选通。第一锁存。
19、器12将从第一数据输入接口A1接收到的数据通过第一数据输出接口输出。当控制信号为低电平信号时，则第二锁存器13选通，第一锁存器12为选通，第二锁存器13将从第二数据输入接口A2接收到的数据通过第二数据输出接口输出。0031 在本实施例中，通过第一反相器U1和第二反相器U2的设置，不仅可以实现了片选信号的生成，而且当前级控制器20输出的控制信号不是标准电平或波形不理想，可以通过第一反相器U1和第二反相器U2对控制信号的波形进行整形，并平衡信号延时，提高了输入说 明 书CN 102279824 ACN 102279829 A 4/5页6接口扩展电路10的性能。0032 在本实施例中，片选模块11还。
20、可以包括分压单元112，分压单元112包括第一电阻R1和第二电阻R2，第一电阻R1连接在控制信号输入端与第一反相器U1的输入端之间。第二电阻R2连接在控制信号输入端与地接点之间。当控制信号的电压范围不符合片选单元111或锁存器的输入电压时，可以首先对控制信号进行分压处理，以使控制信号符合输入电压的范围。第一电阻R1和第二电阻R2的阻值可以根据实际的分压要求来具体设定。通过两个电阻组成该分压单元112，结构简单，分压单元112开可以采用其他电路结构，以实现对控制信号进行分压处理的目的即可，不以本实施例为限。0033 在本实施例中，片选模块11还可以包括滤波单元113，滤波单元113包括第一电容C。
21、1和第二电容C2，第一电容C1和第二电容C2并联后，连接在第一反相器U1的输入端与地接点之间。通过滤波单元113的设置，可以滤除噪声及干扰信号，进一步提高输入接口扩展电路10的稳定性。0034 在本实施例中，锁存器具体可以采用74HC373，也可以采用其他型号的锁存器实现。以下以型号为74HC373的锁存器为例对本实施例提供的输入接口扩展电路10作详细地说明。0035 74HC373锁存器的数据输入管脚包括D0-D7八位，数据输出管脚包括Q0Q 7八位，可以选用D0-D3四位作为数据输入接口，将D4-D7四个管脚接地，数据输入接口可以根据实际的数据的位数来具体设置。将两片74HC373锁存器的。
22、LE管脚均接入高电平，使锁存器处于输出随输入变化的工作状态，两片74HC373锁存器的D0-D3管脚分别对应连接后，连接至处理器30的输入接口。将两片74HC373锁存器分别作为第一锁存器12和第二锁存器13，第一反相器U1的输出连接至第一锁存器12的/OE管脚，第二反相器U2的输出端连接至第二锁存器13的/OE管脚。当前级控制器20产生的控制信号为高电平时，该控制信号经过分压单元112的分压处理，经过滤波单元113的滤波处理，经过第一反相器U1反相后变成低电平，第一锁存器12选通，第一锁存器12的D0-D3管脚上输入的数据通过Q0-Q3管脚输出，第二反相器U2的输出为高电平，第二锁存器13未。
23、被选通，则通过处理器30的输入接口输入处理器30的数据为通过第一锁存器12输入的数据。当前级控制器20产生的控制信号为低电平时，该控制信号经过分压单元112的分压处理，经过滤波单元113的滤波处理，经过第一反相器U1和第二反相器U2两次反相后变成低电平，第二锁存器13选通，第二锁存器13的D0-D3管脚上输入的数据通过Q0-Q3管脚输出，第一反相器U1的输出为高电平，第一锁存器12未被选通，则通过处理器30的输入接口输入处理器30的数据为通过第二锁存器13输入的数据。0036 图3为本发明实施例提供的又一种输入接口扩展电路结构示意图。如图3所示，在本实施例中，片选模块11具体包括地址译码器12。
24、1，地址译码器121包括地址端、第一输出端和第二输出端。地址端与控制信号输入端相连，第一输出端与第一片选信号输出端相连，第二输出端与第二片选信号输出端相连。地址译码器121用于对地址端输入的控制信号对应的地址进行译码，产生第一片选信号和第二片选信号，并分别通过第一输出端和第二输出端输出。0037 通过地址译码器121的设置，可以灵活地实现多路输入的扩展。例如，当需要将多组数据输入到处理器30中进行处理，而处理器30中只有一组数据接口可用时，可以设置多说 明 书CN 102279824 ACN 102279829 A 5/5页7个锁存器，如四个，分别为第一锁存器12、第二锁存器13、第三锁存器1。
25、4和第四锁存器15，则片选模块11可以设置为具有两个地址端和四个输出端的地址译码器121。相应地，控制信号也为两个，片选信号则为四个，以分别控制一个锁存器。当控制信号为00时，输出的片选信号为0111，则第一锁存器12选通，处理器30处理的为第一锁存器12的第一数据输入接口A1输入的数据。当控制信号为01时，输出的片选信号为1011，则第二锁存器13选通，处理器30处理的为第二锁存器13的第二数据输入接口A2输入的数据。当控制信号为10时，输出的片选信号为1101，则第三锁存器14选通，处理器30处理的为第三锁存器14的第三数据输入接口A3输入的数据。当控制信号为11时，输出的片选信号为111。
26、0，则第四锁存器15选通，处理器30处理的为第四锁存器15的第四数据输入接口A4输入的数据。这样就实现了四组数据输入共用处理器30的同一组输入接口，实现了对处理器30输入接口的扩展。0038 本发明实施例提供一种控制装置，该控制装置包括处理器，还包括本发明任意实施例提供的输入接口扩展电路。输入接口扩展电路的第一锁存器的第一数据输出接口与处理器的输入接口相连。0039 本发明实施例提供的控制装置，通过输入接口扩展电路的设置，可以实现对处理器接口的扩展，而无需改变处理器的接口的结构。解决了当处理器的输入接口有限而无法满足输入数据的需要时，需频繁地进行插线拆线工作，或者选择价格昂贵的多接口的处理芯片的问题，提高了输入接口扩展的灵活性。0040 最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。说 明 书CN 102279824 ACN 102279829 A 1/2页8图1图2说 明 书 附 图CN 102279824 ACN 102279829 A 2/2页9图3说 明 书 附 图CN 102279824 A。