多芯片封装结构以及电子设备.pdf

上传人:1*** 文档编号:4043599 上传时间:2018-08-12 格式:PDF 页数:12 大小:809.27KB
返回 下载 相关 举报
摘要
申请专利号:

CN201510015685.1

申请日:

2015.01.13

公开号:

CN104538385A

公开日:

2015.04.22

当前法律状态:

实审

有效性:

审中

法律详情:

著录事项变更IPC(主分类):H01L 25/00变更事项:发明人变更前:刘学春变更后:刘雪春|||专利申请权的转移IPC(主分类):H01L 25/00登记生效日:20151008变更事项:申请人变更前权利人:深圳市亚耕电子科技有限公司变更后权利人:深圳信炜科技有限公司变更事项:地址变更前权利人:518000 广东省深圳市福田区盛世家园二期丙栋6号楼18B变更后权利人:518052 广东省深圳市前海深港合作区前湾一路1号A栋201室|||实质审查的生效IPC(主分类):H01L 25/00申请日:20150113|||公开

IPC分类号:

H01L25/00; H01L23/60; G06F3/041; G06F3/044

主分类号:

H01L25/00

申请人:

深圳市亚耕电子科技有限公司

发明人:

刘学春

地址:

518000广东省深圳市福田区盛世家园二期丙栋6号楼18B

优先权:

专利代理机构:

深圳市千纳专利代理有限公司44218

代理人:

胡坚

PDF下载: PDF下载
内容摘要

本发明公开了一种多芯片封装结构以及具有多芯片封装结构的电子设备。所述多芯片封装结构包括第一芯片和第二芯片。所述第一芯片包括接地端。所述第二芯片包括信号传输端。所述信号传输端与所述接地端连接。所述信号传输端输出第一信号给所述接地端,所述第一信号作为所述第一芯片的地信号,其中,所述第一信号为变化的信号。

权利要求书

权利要求书
1.  一种多芯片封装结构,包括:
第一芯片,包括接地端;和
第二芯片,包括信号传输端,所述信号传输端与所述接地端连接,所述信号传输端输出第一信号给所述接地端,所述第一信号作为所述第一芯片的地信号,其中,所述第一信号为变化的信号。

2.  根据权利要求1所述的多芯片封装结构,其特征在于,所述第一芯片的其它电压均随所述地信号的变化而变化。

3.  根据权利要求2所述的多芯片封装结构,其特征在于,所述第一芯片的其它电压均随所述地信号的电压的升高而升高,随所述地信号的电压的降低而降低。

4.  根据权利要求1所述的多芯片封装结构,其特征在于,所述第一芯片进一步包括电源端,所述电源端接收第二信号,在同一时刻,所述第二信号的电压均大于所述第一信号的电压,所述第二信号与所述第一信号的电压差为所述第一芯片的工作电压。

5.  根据权利要求4所述的多芯片封装结构,其特征在于,所述电源端与所述第二芯片连接,所述第二芯片提供所述第二信号,所述第二信号为变化的信号。

6.  根据权利要求1所述的多芯片封装结构,其特征在于,所述第二芯片进一步包括接地端,所述第二芯片的接地端连接一电子设备的设备地端,或者所述第二芯片的接地端与所述多芯片封装结构所在的电子设备的设备地端连接,或者所述第二芯片的接地端施加有一恒定电压。

7.  根据权利要求1所述的多芯片封装结构,其特征在于,所述多芯片封装结构进一步包括信号电极,所述信号电极由导电材料制成,所述信号电极至少设置在所述第一芯片周围。

8.  根据权利要求7所述的多芯片封装结构,其特征在于,所述信号电极加载有第三信号,所述第三信号为变化的信号。

9.  根据权利要求8所述的多芯片封装结构,其特征在于,所述第三信号与所述第一信号相同。

10.  根据权利要求9所述的多芯片封装结构,其特征在于,所述信号电极与所述第一芯片的接地端和第二芯片的信号传输端连接。

11.  根据权利要求8所述的多芯片封装结构,其特征在于,所述第三信号与所述第一信号同步变化,且幅度大小和变化方向相同。

12.  根据权利要求8所述的多芯片封装结构,其特征在于,所述第三信号随所述第一信号的变化而变化的信号。

13.  根据权利要求12所述的多芯片封装结构,其特征在于,所述第三信号随所述第一信号的升高而升高、随所述第一信号的降低而降低。

14.  根据权利要求11或13所述的多芯片封装结构,其特征在于,所述第三信号的幅度变化大小与所述第一信号的幅度变化大小对应相同。

15.  根据权利要求8所述的多芯片封装结构,其特征在于,所述多芯片封装结构包括散热片,所述散热片由导电材料制成,所述散热片用于散热,还用于作为所述信号电极。

16.  根据权利要求15所述的多芯片封装结构,其特征在于,所述第一芯片与所述第二芯片均设置在所述散热片上,其中,所述第一芯片与所述散热片之间设置导电层,所述第二芯片与所述散热片之间设置绝缘层。

17.  根据权利要求16所述的多芯片封装结构,其特征在于,所述散热片与所述第一芯片的接地端通过所述导电层连接所。

18.  根据权利要求8所述的多芯片封装结构,其特征在于,所述多芯片封装结构进一步包括衬底,所述第一芯片与所述第二芯片设置在所述衬底上,所述衬底上设置所述信号电极。

19.  根据权利要求18所述的多芯片封装结构,其特征在于,所述信号电极环绕第一芯片。

20.  根据权利要求19所述的多芯片封装结构,其特征在于,所述信号电极进一步环绕第二芯片。

21.  根据权利要求18所述的多芯片封装结构,其特征在于,所述信号电极为一整层电极,设置在第一芯片与所述衬底之间,与所述第一芯片和衬底层叠设置,沿垂直层叠方向,所述信号电极的边缘超出所述第一芯片的边缘。

22.  根据权利要求18所述的多芯片封装结构,其特征在于,所述第一芯片与所述第二芯片设置在所述衬底的同一侧或相对两侧。

23.  根据权利要求1所述的多芯片封装结构,其特征在于,所述第一芯片为感测芯片,所述第二芯片为控制芯片。

24.  根据权利要求23所述的多芯片封装结构,其特征在于,所述第一芯片为指纹感测芯片或触控感测芯片。

25.  根据权利要求1所述的多芯片封装结构,其特征在于,所述第一芯片包括传感器板,所述传感器板用于以电容方式耦合到目标物体,所述第一芯片通过提供激励信号给所述传感器板以驱动所述传感器板执行感测操作,以获得所述目标物体的预定信息,其中,所述激励信号随所述第一信号的变化而变化。

26.  根据权利要求25所述的多芯片封装结构,其特征在于,所述激励信号随所述第一信号的升高而升高、随所述第一信号的降低而降低。

27.  一种多芯片封装结构,包括:
第一芯片,包括接地端,所述接地端用于加载变化的信号;和
第二芯片,包括接地端,所述接地端用于加载恒定的信号。

28.  根据权利要求27所述的多芯片封装结构,其特征在于,所述第二芯片包括信号传输端,所述信号传输端与所述第一芯片的接地端连接,用于输出所述变化的信号给所述第一芯片的接地端。

29.  一种电子设备,所述电子设备包括如权利要求1-28中任意一项所述的多芯片封装结构。

30.  一种电子设备,包括一多芯片封装结构和设备地端,所述多芯片封装结构包括:
第一芯片,包括接地端,所述接地端用于加载变化的信号;和
第二芯片,包括接地端,所述接地端与所述设备地端连接。

31.  根据权利要求30所述的电子设备,其特征在于,所述第二芯片包括信号传输端,所述信号传输端与所述第一芯片的接地端连接,用于输出所述变化的信号给所述第一芯片的接地端。

32.  根据权利要求30所述的电子设备,其特征在于,所述电子设备包括供电电源,所述供电电源包括正极与负极,所述负极为所述设备地端。

说明书

说明书多芯片封装结构以及电子设备
技术领域
本发明涉及一种多芯片封装结构以及电子设备。

背景技术
目前,电子设备(如:手机、平板电脑等)中通常会设置有多种功能芯片,然,各功能芯片一般独立封装,导致占用电子设备较大的体积、以及造成电子设备的成本较高。

发明内容
为解决上述技术问题,本发明提供一种多芯片封装结构以及具有多芯片封装结构的电子设备。
为实现上述目的,本发明提供如下技术方案:
一种多芯片封装结构,包括:
第一芯片,包括接地端;和
第二芯片,包括信号传输端,所述信号传输端与所述接地端连接,所述信号传输端输出第一信号给所述接地端,所述第一信号作为所述第一芯片的地信号,其中,所述第一信号为变化的信号。
优选地,所述第一芯片的其它电压均随所述地信号的变化而变化。
优选地,所述第一芯片的其它电压均随所述地信号的电压的升高而升高,随所述地信号的电压的降低而降低。
优选地,所述第一芯片进一步包括电源端,所述电源端接收第二信号,在同一时刻,所述第二信号的电压均大于所述第一信号的电压,所述第二信号与所述第一信号的电压差为所述第一芯片的工作电压。
优选地,所述电源端与所述第二芯片连接,所述第二芯片提供所述第二信号,所述第二信号为变化的信号。
优选地,所述第二芯片进一步包括接地端,所述第二芯片的接地端连接一电子设备的设备地端,或者所述第二芯片的接地端与所述多芯片封装结构所在的电子设备的设备地端连接,或者所述第二芯片的接地端施加有一恒定电压。
优选地,所述多芯片封装结构进一步包括信号电极,所述信号电极由导电材料制成,所述信号电极至少设置在所述第一芯片周围。
优选地,所述信号电极加载有第三信号,所述第三信号为变化的信号。
优选地,所述第三信号与所述第一信号相同。
优选地,所述信号电极与所述第一芯片的接地端和第二芯片的信号传输端连接。
优选地,所述第三信号与所述第一信号同步变化,且幅度大小和变化方向相同。
优选地,所述第三信号随所述第一信号的变化而变化的信号。
优选地,所述第三信号随所述第一信号的升高而升高、随所述第一信号的降低而降低。
优选地,所述第三信号的幅度变化大小与所述第一信号的幅度变化大小对应相同。
优选地,所述多芯片封装结构包括散热片,所述散热片由导电材料制成,所述散热片用于散热,还用于作为所述信号电极。
优选地,所述第一芯片与所述第二芯片均设置在所述散热片上,其中,所述第一芯片与所述散热片之间设置导电层,所述第二芯片与所述散热片之间设置绝缘层。
优选地,所述散热片与所述第一芯片的接地端通过所述导电层连接
优选地,所述导电层由导电胶制成,所述绝缘层由绝缘胶制成。
优选地,所述多芯片封装结构进一步包括衬底,所述第一芯片与所述第二芯片设置在所述衬底上,所述衬底上设置所述信号电极。
优选地,所述信号电极环绕第一芯片。
优选地,所述信号电极进一步环绕第二芯片。
优选地,所述信号电极为一整层电极,设置在第一芯片与所述衬底之间,与所述第一芯片和衬底层叠设置,沿垂直层叠方向,所述信号电极的边缘超出所述第一芯片的边缘。
优选地,所述第一芯片与所述第二芯片设置在所述衬底的同一侧或相对两侧。
优选地,所述第一芯片为感测芯片,所述第二芯片为控制芯片。
优选地,所述第一芯片为指纹感测芯片或触控感测芯片。
优选地,所述第一芯片包括传感器板,所述传感器板用于以电容方式耦合到目标物体,所述第一芯片通过提供激励信号给所述传感器板以驱动所述传感器板执行感测操作,以获得所述目标物体的预定信息,其中,所述激励信号随所述第一信号的变化而变化。
优选地,所述激励信号随所述第一信号的升高而升高、随所述第一信号的降低而降低。
本发明又提供一种多芯片封装结构,包括:
第一芯片,包括接地端,所述接地端用于加载变化的信号;和
第二芯片,包括接地端,所述接地端用于加载恒定的信号。
优选地,所述第二芯片包括信号传输端,所述信号传输端与所述第一芯片的接地端连接,用于输出所述变化的信号给所述第一芯片的接地端。
本发明提供一种电子设备,所述电子设备包括如上所述任一项所述的多芯片封装结构。
本发明又提供一种电子设备,包括一多芯片封装结构和设备地端,所述多芯片封装结构包括:
第一芯片,包括接地端,所述接地端用于加载变化的信号;和
第二芯片,包括接地端,所述接地端与所述设备地端连接。
优选地,所述第二芯片包括信号传输端,所述信号传输端与所述第一芯片的接地端连接,用于输出所述变化的信号给所述第一芯片的接地端。
优选地,所述电子设备包括供电电源,所述供电电源包括正极与负极,所述负极为所述设备地端。
本发明电子设备的多芯片封装结构不仅集成有第一芯片和第二芯片,而且第一芯片的接地端加载变化的电压,从而提高包括多芯片封装结构的电子设备的工作性能以及可用性。

附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明电子设备较佳实施方式的结构示意图。
图2为封装方式为QFN的多芯片封装结构的部分立体结构示意图。
图3为图2所示多芯片封装结构沿III-III线的剖面结构示意图。
图4为封装方式为BGA的多芯片封装结构的部分立体结构示意图。
图5为图4所示多芯片封装结构沿V-V线的剖面结构示意图。

具体实施方式
需要说明的是,下述“变化的信号”是指:随着时间的延伸,所述信号并不一直保持同一电位。相对地,“恒定的信号”是指:随着时间的延伸,所述信号的电位保持或基本保持不变。因为信号总会或多或少受到其它信号干扰,从而导致信号有波动,因此,所述恒定的信号实际上是基本保持电位不变。
技术术语“连接”包括直接连接、间接连接、耦接等各种情况,除非本发明有特别指明为其中一种情况,否则包括各种情况。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种多芯片封装结构,就是在一个封装内集成两颗和两颗以上芯片,还可以集成一些其他元器件,比如电容等,从而节省电子设备的体积,并降低电子设备的制造成本。
进一步地,发明人通过大量研究发现,多芯片封装结构中的多颗芯片通常共地,地电压为恒定的电压,一般为0V。在一些封装结构中,存在地平面,则芯片地可以连接到这个地平面。然,对于某些芯片而言,其接地电压保持不变,会影响芯片的工作性能或者精度,甚至会限制芯片的设计。以指纹感测芯片为例,指纹感测芯片的接地端与电容感测极板之间形成寄生电容,若电容感测极板的激励信号是变化的,而接地端的地电压保持不变,则寄生电容的充放电电量变化会影响指纹感测芯片的感测精度。因此,由上述内容可知,对应提供相应变化的地电压给某些芯片是很必要的。
请参阅图1,图1为本发明电子设备较佳实施方式的结构示意图。所述电子设备100如为手机、平板电脑、GPS导航系统、电视等设备。所述电子设备100包括多芯片封装结构10和供电电源30。所述供电电源30包括正极a与负极b,所述正极a用于加载第一电压,所述负极b用于加载第二电压,其中,第一电压大于第二电压。所述第一电压与所述第二电压之间的电压差为所述电子设备100正常工作的电源电压。所述第二电压为恒定电压,优选为0V。所述负极b用作所述电子设备100的设备地端,所述第二电压为地电压。
所述多芯片封装结构10包括第一芯片11和第二芯片12。第一芯片11和第二芯片12集成在同一封装结构中。
所述第一芯片11包括接地端11a,所述接地端11a用于加载变化的电压信号。
所述第二芯片12包括接地端12a,所述接地端12a用于加载恒定的电压信号。优选地,所述接地端12a与所述设备地端连接,接收所述设备地端的地电压,即第二电压。
所述第二芯片12进一步包括信号传输端T。优选地,所述信号传输端T与所述接地端11a连接,所述信号传输端T输出第一信号给所述接地端11a,所述第一信号作为所述第一芯片11的地信号,其中,所述第一信号为变化的信号。优选地,所述第一信号为方波信号。更优选地,所述第一信号为周期性变化的方波信号。然,本发明对此并不做限制,所述第一信号也可为其它合适的信号,如正弦波信号等。
所述第一芯片11的其它电压均随所述第一信号的变化而变化。其中,所述第一芯片11的其它电压均随所述地信号的电压的升高而升高,随所述地信号的电压的降低而降低。
所述第一芯片11进一步包括电源端11b,所述电源端11b接收第二信号,在同一时刻,所述第二信号的电压大于所述第一信号的电压,所述第二信号与所述第一信号的电压差为所述第一芯片11正常工作的电源电压。
所述电源端11b与所述第二芯片12连接,所述第二芯片12提供所述第二信号,所述第二信号为变化的信号。所述电源端11b也可以从封装外部引入。另外,所述第一芯片11与所述第二芯片12之间还设置有其它通信接口(未标示),以进行信息通信。
优选地,所述多芯片封装结构10进一步包括信号电极,所述信号电极由导电材料制成,所述信号电极至少设置在所述第一芯片11周围。优选地,所述信号电极用于加载电信号,而并不输出信号给其它元件,不用作信号检测。
所述信号电极加载有第三信号,所述第三信号为变化的信号。
在一实施方式中,所述第三信号与所述第一信号相同。优选地,所述信号电极与所述第一芯片11的接地端11a和第二芯片12的信号传输端T连接。
在另一实施方式中,所述第三信号与所述第一信号同步变化,且大小变化方向相同。优选地,所述第三信号的幅度变化大小与所述第一信号的幅度变化大小对应相同。
在又一实施方式中,所述第三信号随所述第一信号的变化而变化的信号。其中,所述第三信号随所述第一信号的升高而升高、随所述第一信号的降低而降低。如,所述信号电极与第二芯片12连接,所述第二芯片12提供所述第三信号给所述信号电极。所述第三信号与所述第一信号不同,但相对第一信号保持不变。优选地,所述第三信号的幅度变化大小与所述第一信号的幅度变化大小对应相同。
根据芯片的封装方式不同,下面就封装方式分别为方形扁平无引脚封装(Quad Flat No-lead Package, 简称QFN)与球栅阵列封装(Ball Grid Array Package,简称BGA)进行说明。然,芯片的封装并不局限于这两种封装方式,也可以为其它封装方式。需要说明的是,所述多芯片封装结构10可以不填充材料,也可以填充环氧树脂材料,还可以填充其它材料。
封装方式QFN
请一并参阅图2与图3,图2为封装方式为QFN的多芯片封装结构的部分立体结构示意图。图3为图2所示多芯片封装结构沿III-III线的剖面结构示意图。所述多芯片封装结构10进一步包括散热片13、引脚14、引线15。所述第一芯片11和第二芯片12分别通过引线15与引脚14对应连接。所述引脚14设置在所述散热片13外围。所述散热片13由导电材料制成,用于散热,还用于作为所述信号电极。从而,节省材料 ,节省体积。
所述第一芯片11与所述第二芯片12均设置在所述散热片13上,其中,所述第一芯片11与所述散热片13之间设置导电层16,所述第二芯片12与所述散热片13之间设置绝缘层17。在一实施方式中,所述散热片13与所述第一芯片11的接地端11a通过所述导电层16连接。其中,所述第一芯片11的衬底优选为硅衬底,所述接地端11a通过硅衬底与所述散热片13电连接。优选地,所述导电层16由导电胶制成,所述绝缘层17由绝缘胶制成。
为了提高第一芯片11的接地端11a与所述散热片13的电导通特性,在另一实施方式中,所述接地端11a可进一步通过一导线18与所述散热片13。
封装方式BGA
请一并参阅图4与图5,图4为封装方式为BGA的多芯片封装结构的部分立体结构示意图。图5为图4所示多芯片封装结构沿V-V线的剖面结构示意图。所述多芯片封装结构10进一步包括衬底19、引脚14、引线15,所述引脚14、所述第一芯片11和所述第二芯片12设置在所述衬底19上,所述衬底19上设置上述信号电极。所述第一芯片11和所述第二芯片12设置通过引线15与引脚14连接。优选地,所述衬底19为绝缘衬底。优选地,所述第一芯片11与第二芯片12分别通过绝缘胶17设置在所述衬底19上。
其中,为清楚明了,图4与图5中采用标号“20”标示信号电极。优选地,所述信号电极20环绕第一芯片11。
在另一实施方式中,所述信号电极20进一步环绕第二芯片12。
在又一实施方式中,所述信号电极20为一整层电极,设置在第一芯片11与所述衬底19之间,与所述第二芯片11和衬底19层叠设置。沿垂直层叠方向,所述信号电极20的边缘超出所述第一芯片11的边缘。
在本实施方式中,所述信号电极20与所述信号传输端T和接地端11a分别连接,接收第一信号。
进一步地,所述第一芯片11与所述第二芯片12设置在所述衬底19的同一侧或相对两侧。当所述第一芯片11与所述第二芯片12设置在所述衬底19的相对两侧时,所述第一芯片11与所述第二芯片12优选为堆叠设置,并由所述衬底19间隔。其中,所述衬底19为绝缘衬底。
在上述各实施方式中,优选地,所述第一芯片11为感测芯片,所述第二芯片12为控制芯片。然,本发明对比并不做限制,所述第一芯片11和第二芯片12也可为其它功能芯片,对于本领域的一般技术人员,其根据本发明的教导可以较易将本发明技术内容合理地适用于其它功能芯片。
进一步地,所述感测芯片如为指纹感测芯片或触控感测芯片。具体地,所述指纹感测芯片或触控感测芯片优选采用电容式感测技术,更优选地,采用自电容感测技术。
以指纹感测芯片为例,所述指纹感测芯片包括传感器板,所述传感器板包括多个电容感测极板,所述传感器板用于以电容方式耦合到目标物体,所述指纹感测芯片通过提供激励信号给所述传感器板以驱动所述传感器板执行感测操作,以获得所述目标物体的预定信息。所述指纹感测芯片通过量测传感器板与所述目标物体之间的电容变化来获得目标物体的预定信息。其中,所述目标物体如为手指。所述预定信息如为指纹信息。
其中,所述激励信号随所述接地端11a的第一信号的变化而变化,以降低所述接地端11a与所述传感器板之间的充放电电量。优选地,所述激励信号随所述第一信号的升高而升高、随所述第一信号的降低而降低。从而,减小指纹感测芯片的接地端11a与电容感测极板之间的寄生电容对感测精度的影响。
进一步地,所述信号电极则用于与目标物体产生电场,从而使得位于边缘的电容感测极板也与目标物体之间的电场线较为均匀,从而获得较真实的预定信息。
本发明上述多芯片封装结构10中仅以第一芯片11和第二芯片12为例进行说明。然,本发明并不限制芯片的颗数,所述多芯片封装结构10中还可包括第三芯片、第四芯片等其它芯片。另外,所述信号电极也可连接到其它芯片,接收来自其它芯片的第三信号。
由上述内容可知,本发明电子设备100的多芯片封装结构10不仅集成有多颗芯片,而且根据芯片自身结构特点选择接地端11a加载变化的电压,从而提高多芯片封装结构10的工作性能以及可用性。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

多芯片封装结构以及电子设备.pdf_第1页
第1页 / 共12页
多芯片封装结构以及电子设备.pdf_第2页
第2页 / 共12页
多芯片封装结构以及电子设备.pdf_第3页
第3页 / 共12页
点击查看更多>>
资源描述

《多芯片封装结构以及电子设备.pdf》由会员分享,可在线阅读,更多相关《多芯片封装结构以及电子设备.pdf(12页珍藏版)》请在专利查询网上搜索。

本发明公开了一种多芯片封装结构以及具有多芯片封装结构的电子设备。所述多芯片封装结构包括第一芯片和第二芯片。所述第一芯片包括接地端。所述第二芯片包括信号传输端。所述信号传输端与所述接地端连接。所述信号传输端输出第一信号给所述接地端,所述第一信号作为所述第一芯片的地信号,其中,所述第一信号为变化的信号。。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1