《MDIO总线从设备及提高抗干扰能力的方法.pdf》由会员分享，可在线阅读，更多相关《MDIO总线从设备及提高抗干扰能力的方法.pdf（7页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 (43)申请公布日 (21)申请号 201510004407.6(22)申请日 2015.01.06G06F 13/42(2006.01)(71)申请人 烽火通信科技股份有限公司地址 430074 湖北省武汉市东湖开发区关东科技园东信路 5 号(72)发明人 钟永波 万中波 陈飞月(74)专利代理机构 北京捷诚信通专利事务所( 普通合伙 ) 11221代理人 魏殿绅 庞炳良(54) 发明名称MDIO 总线从设备及提高抗干扰能力的方法(57) 摘要本发明公开了一种MDIO总线从设备及提高抗干扰能力的方法，该方法包括以下步骤：在MDIO 总线从设备上运行一个本地高速时钟 ；捕获。
2、接收到的 MDC 主时钟信号的上升沿和下降沿的起始时刻 ；根据 MDC 主时钟信号的上升沿和下降沿的起始时刻，利用本地高速时钟生成 MDC 从时钟 ；MDIO 总线从设备利用 MDC 从时钟进行 MDIO 总线数据处理。本发明，避免了 MDC 时钟信号因受到干扰而发生畸变对数据的采集发生错误，提高了MDIO 总线从设备的抗干扰能力。(51)Int.Cl.(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书1页 说明书4页 附图1页(10)申请公布号 CN 104503943 A(43)申请公布日 2015.04.08CN 104503943 A1/1 页21.提高 MDIO 总线。
3、从设备抗干扰能力的方法，其特征在于，包括如下步骤 ：在MDIO总线从设备上运行一个本地高速时钟，所述本地高速时钟产生频率大于MDC主时钟信号的参考时钟信号 ；捕获接收到的 MDC 主时钟信号的上升沿和下降沿的起始时刻 ；根据所述 MDC 主时钟信号的上升沿和下降沿的起始时刻，利用所述本地高速时钟生成MDC从时钟，即所述MDC主时钟信号的上升沿时刻触发所述本地高速时钟产生MDC从时钟的上升沿，在随后的 3 个所述本地高速时钟周期内忽略所述 MDC 主时钟信号的变化，保持 MDC从时钟高电平，其后在所述MDC主时钟信号的下降沿时刻前保持高电平 ；所述MDC主时钟信号的下降沿时刻触发所述本地高速时钟。
4、产生 MDC 从时钟的下降沿，在随后的 3 个所述本地高速时钟周期内忽略所述 MDC 主时钟信号的变化，保持 MDC 从时钟低电平，其后在所述 MDC主时钟信号的上升沿时刻前保持低电平 ；MDIO 总线从设备利用 MDC 从时钟进行 MDIO 总线数据处理。2.如权利要求 1 所述的方法，其特征在于，所述本地高速时钟的频率是 MDIO 主时钟频率的 10 倍或 10 倍以上。3.MDIO 总线从设备，包括从设备主体，所述从设备主体具有 MDIO 总线接口，所述 MDIO总线接口包括用于接收 MDIO 主设备发出的 MDC 主时钟信号的 MDC 时钟接口，其特征在于，所述从设备主体包括 ：本地高。
5、速时钟，产生频率大于所述 MDC 主时钟信号的参考时钟信号 ；捕获单元，用于捕获所述 MDC 主时钟信号的上升沿和下降沿的起始时刻 ；MDC 从时钟生成单元，根据所述 MDC 主时钟信号的上升沿和下降沿的起始时刻，利用所述本地高速时钟生成 MDC 从时钟，即所述 MDC 主时钟信号的上升沿时刻触发所述本地高速时钟产生 MDC 从时钟的上升沿，在随后的 3 个所述本地高速时钟周期内忽略所述 MDC 主时钟信号的变化，保持MDC从时钟高电平，其后在所述MDC主时钟信号的下降沿时刻前保持高电平 ；所述MDC主时钟信号的下降沿时刻触发所述本地高速时钟产生MDC从时钟的下降沿，在随后的 3 个所述本地高。
6、速时钟周期内忽略所述 MDC 主时钟信号的变化，保持 MDC 从时钟低电平，其后在所述 MDC 主时钟信号的上升沿时刻前保持低电平 ；所述从设备主体利用 MDC 从时钟进行 MDIO 总线数据处理。4.如权利要求 3 所述的 MDIO 总线从设备，其特征在于，所述本地高速时钟的频率是MDIO 主时钟频率的 10 倍或 10 倍以上。5.如权利要求 3 所述的 MDIO 总线从设备，其特征在于，所述本地高速时钟的频率为100MHz。权 利 要 求 书CN 104503943 A1/4 页3MDIO 总线从设备及提高抗干扰能力的方法技术领域0001 本发明涉及光通信技术中的 MDIO 总线技术领域。
7、，具体涉及 MDIO 总线从设备及提高抗干扰能力的方法。背景技术0002 CFP(Centum Form Factor Pluggable，多 功 能 可 插 拔 )MSA(Multi-Source Agreement，多源协议 ) 规定，CFP 光模块与线卡主板间的信息交互采用 MDIO(Management Data InpuOt Output，管理数据输入输出 ) 总线进行通信。0003 通常情况下，100G CFP 光模块需要与各种不同的线卡主板配合使用，由于各种线卡主板的硬件环境不一样，100G CFP 光模块通过 MDIO 总线与线卡主板通信过程中会对信号产生传输损伤，造成信号的畸。
8、变。克服这种畸变的方法通常是要求 100G CFP 光模块和线卡主板进行严格的信号布线，控制阻抗匹配。但是由于硬件环境的多样性，线卡主板和100G CFP 光模块的 MDIO 总线配合时常会出现故障，且故障大多出现在时钟信号中，同时，CFP 光模块中含有大量电源、高速收发器等模拟器件，存在地平面干扰和其它信号的电磁干扰，因此对 MDIO 总线接口进行抗干扰的设计非常重要。0004 目前通常采用对地平面进行滤波处理、对其它电磁器件进行屏蔽处理，但是这些因素会对 100G CFP 光模块中 MDIO 总线信号质量产生影响，同时，在 MDIO 总线的主设备中，由于所有命令都是主设备发起，且 MDIO。
9、 总线的时钟信号也是由主设备发出的，因此各种干扰对 MDIO 主设备的影响较小，而在从设备中，MDIO 总线的时钟信号从主设备发送过来，线路及光模块本身存在各种干扰，因此经常出现以下问题 ：0005 (1) 时钟信号受到干扰发生畸变 ；0006 (2) 时钟信号对数据的采集发生错误。0007 由此可见，现有的 MDIO 总线的从设备抗干扰能力较低。发明内容0008 本发明所要解决的技术问题是 MDIO 总线的从设备抗干扰能力较低的问题。0009 为了解决上述技术问题，本发明提供了一种提高 MDIO 总线从设备抗干扰能力的方法，包括以下步骤 ：0010 在 MDIO 总线从设备上运行一个本地高速。
10、时钟，所述本地高速时钟产生频率大于MDC 主时钟信号的参考时钟信号 ；0011 捕获接收到的 MDC 主时钟信号的上升沿和下降沿的起始时刻 ；0012 根据所述 MDC 主时钟信号的上升沿和下降沿的起始时刻，利用所述本地高速时钟生成 MDC 从时钟，即所述 MDC 主时钟信号的上升沿时刻触发所述本地高速时钟产生 MDC 从时钟的上升沿，在随后的3个所述本地高速时钟周期内忽略所述MDC主时钟信号的变化，保持MDC从时钟高电平，其后在所述MDC主时钟信号的下降沿时刻前保持高电平 ；所述MDC主时钟信号的下降沿时刻触发所述本地高速时钟产生 MDC 从时钟的下降沿，在随后的 3 个所说 明 书CN 1。
11、04503943 A2/4 页4述本地高速时钟周期内忽略所述MDC主时钟信号的变化，保持MDC从时钟低电平，其后在所述 MDC 主时钟信号的上升沿时刻前保持低电平 ；0013 MDIO 总线从设备利用 MDC 从时钟进行 MDIO 总线数据处理。0014 在上述方法中，所述本地高速时钟的频率是 MDIO 主时钟频率的 10 倍或 10 倍以上。0015 本发明还提供了一种 MDIO 总线从设备，包括从设备主体，所述从设备主体具有MDIO总线接口，所述MDIO总线接口包括用于接收MDIO主设备发出的MDC主时钟信号的MDC时钟接口，所述从设备主体包括 ：0016 本地高速时钟，产生频率大于所述 。
12、MDC 主时钟信号的参考时钟信号 ；0017 捕获单元，用于捕获从所述 MDC 主时钟信号的上升沿和下降沿的起始时刻 ；0018 MDC 从时钟生成单元，根据所述 MDC 主时钟信号的上升沿和下降沿的起始时刻，利用所述本地高速时钟生成 MDC 从时钟，即所述 MDC 主时钟信号的上升沿时刻触发所述本地高速时钟产生 MDC 从时钟的上升沿，在随后的 3 个所述本地高速时钟周期内忽略所述 MDC主时钟信号的变化，保持MDC从时钟高电平，其后在所述MDC主时钟信号的下降沿时刻前保持高电平 ；所述 MDC 主时钟信号的下降沿时刻触发所述本地高速时钟产生 MDC 从时钟的下降沿，在随后的 3 个所述本地。
13、高速时钟周期内忽略所述 MDC 主时钟信号的变化，保持 MDC 从时钟低电平，其后在所述 MDC 主时钟信号的上升沿时刻前保持低电平 ；0019 所述从设备主体利用 MDC 从时钟进行 MDIO 总线数据处理。0020 在上述 MDIO 总线从设备中，所述本地高速时钟的频率是 MDIO 主时钟频率的 10 倍或 10 倍以上。0021 在上述 MDIO 总线从设备中，所述本地高速时钟的频率为 100MHz。0022 本发明，通过在 MDIO 总线从设备上运行一个本地高速时钟，根据接收到的 MDC 主时钟信号的上升沿和下降沿的起始时刻，利用本地高速时钟生成 MDC 从时钟，MDIO 总线从设备利。
14、用MDC从时钟进行MDIO总线数据处理，有效的解决了因线路及光模块本身存在的各种干扰而使得 MDIO 总线的 MDC 时钟信号从主设备发送到从设备时受到干扰发生畸变的问题，避免了 MDC 时钟信号对数据的采集发生错误，提高了 MDIO 总线从设备的抗干扰能力。附图说明0023 图 1 为本发明实施例提供的一种提高 MDIO 从设备抗干扰能力的方法流程图 ；0024 图 2 为本发明实施例中 MDC 从时钟生成的示意图。具体实施方式0025 下面结合说明书附图和具体实施方式对本发明做出详细的说明。0026 本发明实施例提供了一种提高 MDIO 从设备抗干扰能力的方法，如图 1、图 2 所示，所述。
15、方法包括以下步骤 ：0027 步骤 101、在 MDIO 总线从设备上运行一个频率为 100MHz 的本地高速时钟，以产生用于生成 MDC 从时钟的参考时钟信号，请参见图 2 中的 CLK_100MHz。0028 需要说明的是，该本地高速时钟的频率一般是 MDIO 主时钟频率的 10 倍或 10 倍以上，也可为其他值，在此不做限定。说 明 书CN 104503943 A3/4 页50029 步骤 102、捕获接收到的 MDC 主时钟信号的上升沿和下降沿的起始时刻，请参见图2，MDC 为 MDC 主时钟，MDC_T 为 MDC 主时钟的捕获时刻。0030 需要说明的是，捕获到 MDC(Manag。
16、ement data clock，管理数据时钟 ) 主时钟信号的上升沿时刻或下降沿时刻后，在本地高速时钟的 3 个脉冲时间内再次捕获到 MDC 主时钟信号的上升沿时刻或下降沿时刻，则认为后一次的捕获是干扰，忽略后一次的捕获。这说明，可以通过调整本地高速时钟的频率，控制回钩和振荡的过滤精度。0031 步骤 103、根据 MDC 主时钟信号的上升沿和下降沿的起始时刻，利用本地高速时钟生成 MDC 从时钟。0032 具体的，MDC 主时钟信号的上升沿时刻触发本地高速时钟产生 MDC 从时钟的上升沿，在随后的 3 个本地高速时钟周期内忽略 MDC 主时钟信号的变化，保持 MDC 从时钟高电平，其后在 。
17、MDC 主时钟信号的下降沿时刻前保持高电平 ；MDC 主时钟信号的下降沿时刻触发本地高速时钟产生 MDC 从时钟的下降沿，在随后的 3 个本地高速时钟周期内忽略 MDC 主时钟信号的变化，保持 MDC 从时钟低电平，其后在 MDC 主时钟信号的上升沿时刻前保持低电平。0033 请参见图 2 中，MDC_SYN 为 MDC 从时钟。0034 通过这种方式，相当于对MDC主时钟信号进行了修正，即过滤掉了MDC主时钟信号在上升沿和下降沿时产生的回钩和振荡等干扰，修正后的 MDC 时钟 (MDC 从时钟 ) 在 MDC 上升沿状态和 MDC 高电平稳定态输出稳定的高电平，在 MDC 下降沿状态和 MD。
18、C 低电平稳定态输出稳定的低电平，消除了 MDC 主时钟信号的畸变。0035 步骤 104、MDIO 总线从设备利用 MDC 从时钟进行 MDIO 总线数据处理，实现主板线卡和 100G CFP 光模块的信息交互。0036 本发明，通过在 MDIO 总线从设备上运行一个本地高速时钟，根据接收到的 MDC 主时钟信号的上升沿和下降沿的起始时刻，利用本地高速时钟生成 MDC 从时钟，对 MDIO 总线数据进行处理，有效的解决了MDC时钟信号因受到干扰而发生畸变的问题，避免了MDC时钟信号对数据的采集发生错误，提高了 MDIO 总线从设备的抗干扰能力。0037 在上述方法的基础上，本发明实施例还提供。
19、了一种 MDIO 总线从设备，包括从设备主体，所述从设备主体具有 MDIO 总线接口，所述 MDIO 总线接口包括用于接收 MDIO 主设备发出的 MDC 主时钟信号的 MDC 时钟接口，所述从设备主体包括 ：0038 本地高速时钟，用于产生频率大于 MDC 主时钟信号的参考时钟信号 ；0039 捕获单元，用于捕获 MDC 主时钟信号的上升沿和下降沿的起始时刻 ；0040 MDC 从时钟生成单元，用于根据 MDC 主时钟信号的上升沿和下降沿的起始时刻，利用本地高速时钟生成 MDC 从时钟，即 MDC 主时钟信号的上升沿时刻触发本地高速时钟产生MDC从时钟的上升沿，在随后的3个所述本地高速时钟周。
20、期内忽略所述MDC主时钟信号的变化，保持 MDC 从时钟高电平，其后在 MDC 主时钟信号的下降沿时刻前保持高电平 ；MDC 主时钟信号的下降沿时刻触发本地高速时钟产生 MDC 从时钟的下降沿，在随后的 3 个所述本地高速时钟周期内忽略所述 MDC 主时钟信号的变化，保持 MDC 从时钟低电平，其后在 MDC 主时钟信号的上升沿时刻前保持低电平。0041 从设备主体利用 MDC 从时钟进行 MDIO 总线数据处理。0042 本发明不局限于上述最佳实施方式，任何人应该得知在本发明的启示下作出的结说 明 书CN 104503943 A4/4 页6构变化，凡是与本发明具有相同或相近的技术方案，均落入本发明的保护范围之内。说 明 书CN 104503943 A1/1 页7图1图2说 明 书 附 图CN 104503943 A。