一种B/S架构系统状态评价与预测方法.pdf

本发明公开了一种B/S架构系统状态评价与预测方法，所述方法包括以下步骤：S1：启动待评价与预测系统，设置采样频率，开始采集指标数据；S2：寻找最新版本的权重表；S3：进行指标分级；S4：读取数据，计算1~5级指标得分；S5：进行系统状态预测；S6：进行系统状态评价与数据储存；S7：睡眠时间t，返回步骤S4，实现了在不增加硬件成本的前提下，简单完成使B/S架构系统的状态评价和评估，系统维护人员能够准确把握系统当前状态的问题，便于系统维护人员提前做好系统检查及维护的准备，提高系统稳定性，工作量较小的技术效果。

权利要求书
1.  一种NLDMOS的制造方法，其特征在于：在硅衬底上形成深N阱，低压N阱，场氧隔离层以及在所述硅衬底表面淀积栅介质层和多晶硅栅后，包括步骤：
步骤一、采用光刻工艺定义出所述P型体区的形成区域；
步骤二、采用刻蚀工艺依次去除所述P型体区的形成区域的所述多晶硅栅和所述栅介质层，并将所述深N阱表面露出；
步骤三、依次进行第一次P型离子注入、第二次P型离子注入和第三次N型离子注入，所述第二次P型离子注入的注入能量小于所述第一次P型离子注入的注入能量，所述第二次P型离子注入的注入剂量大于所述第一次P型离子注入的注入剂量，所述第三次N型离子注入的注入能量小于所述第二次P型离子注入的注入能量；
步骤四、进行快速热退火推进，由所述第一次P型离子注入和所述第二次P型离子注入的P型杂质推进后形成所述P型体区，所述P型体区延伸到所述多晶硅栅底部的区域表面用于形成沟道，所述第三次N型离子注入的N型杂质推进后在所述P型体区表面形成一第一N型区，所述第一N型区延伸到所述多晶硅栅底部的距离小于所述P型体区延伸到所述多晶硅栅底部的距离；
步骤五、采用光刻工艺定义出栅极区域，采用刻蚀工艺将栅极区域外的所述多晶硅栅和所述栅介质层去除，栅极结构由刻蚀后的所述栅介质层和所述多晶硅栅叠加形成；
步骤六、在所述栅极结构的侧面形成侧墙；
步骤七、进行N型重掺杂的源漏注入形成源区和漏区，所述源区形成于所述P型体区中并和所述P型体区上的所述多晶硅栅侧面的侧墙自对准，所述第一N型区和所述源区相叠加并用于增加所述源区自对准的所述多晶硅栅侧面的侧墙底部的N型掺杂浓度并降低导通电阻。

2.  如权利要求1所述的NLDMOS的制造方法，其特征在于：所述第一次P型离子注入的注入杂质为硼，注入能量为120KEV～180KEV，注入剂量为8E12cm-2～3E13cm-2，注入角度为0度～30度。

3.  如权利要求1所述的NLDMOS的制造方法，其特征在于：所述第二次P型离子注入的注入杂质为硼，注入能量为70KEV～90KEV，注入剂量为1E13cm-2～5E13cm-2，注入角度为20度～45度。

4.  如权利要求1所述的NLDMOS的制造方法，其特征在于：所述第三次N型离子注入的注入杂质为砷或磷，注入能量为50KEV～70KEV，注入剂量为8E12cm-2～2E13cm-2，注入角度为0度～25度。

5.  如权利要求1所述的NLDMOS的制造方法，其特征在于：步骤六的所述侧墙通过采用LPTEOS工艺淀积的氧化硅层再采用全面刻蚀工艺形成；或者，步骤六的所述侧墙通过先形成的氧化硅层再形成的氮化硅层再采用全面刻蚀工艺形成。

6.  如权利要求1所述的NLDMOS的制造方法，其特征在于：所述栅介质层为栅氧化层，厚度为所述多晶硅栅的厚度为

7.  如权利要求1所述的NLDMOS的制造方法，其特征在于：步骤四中的所述快速热退火的温度为1000℃～1150℃，时间为20秒～40秒。

8.  如权利要求1所述的NLDMOS的制造方法，其特征在于：在步骤五刻蚀形成所述栅极结构进行一步快速热氧化处理，所述快速热氧化的温度为1000℃～1150℃，时间为30秒～90秒。

9.  如权利要求1所述的NLDMOS的制造方法，其特征在于：步骤七的所述源漏注入由3次N型离子注入递加形成，分别为：
第四次N型离子注入，注入杂质为磷，注入能量为60KEV～100KEV，注入剂量为5E13cm-2～9E13cm-2，注入角度为25度～45度；
第五次N型离子注入，注入杂质为砷，注入能量为40KEV～70KEV，注入剂量为2E15cm-2～7E15cm-2，注入角度为0度～15度；
第六次N型离子注入，注入杂质为磷，注入能量为30KEV～70KEV，注入剂量为1E14cm-2～5E14cm-2，注入角度为0度～15度。

10.  如权利要求1所述的NLDMOS的制造方法，其特征在于：所述漏区形成于一个所述低压N阱中，所述低压N阱形成于所述深N阱中，所述漏区形成的所述低压N阱和所述P型体区相隔一定距离，在所述漏区和所述P型体区之间形成有一个所述场氧隔离层，且所述多晶硅栅延伸到所述漏区和所述P型体区之间的所述场氧隔离层上方。

说明书NLDMOS的制造方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种NLDMOS的制造方法。
背景技术
在同一芯片上同时双极型晶体管(bipolar junction transistor，BJT)，CMOS器件和DMOS器件的工艺为BCD工艺，如图1所示，是现有BCD工艺中里的开关型NLDMOS即N型LDMOS(横向扩散金属氧化物半导体)的结构示意图；NLDMOS主要包括：在硅衬底101上形成N型埋层(NBL)102和P型埋层(PBL)103以及深N阱(DNW)104；P型埋层103顶部形成有高压P阱(HVPW)105，高压P阱105中形成有低压P阱(LVPW)107，低压P阱107顶部表面形成有P+区，P型埋层103、高压P阱105，低压P阱107顶部的P+区形成隔离结构。
低压N阱(LVNW)106和P型体区109形成于深N阱104中，在硅衬底101表面形成有场氧隔离层108，场氧隔离层108能为局部场氧化层(LOCOS)或浅沟槽隔离氧化层(STI)。
栅氧化层110和多晶硅栅111覆盖在P型体区109的表面并用于控制沟道形成；多晶硅栅111的侧面形成有侧墙111a。
由N+区组成的源区112形成于P型体区109中且和多晶硅栅111自对准，由N+区组成的漏区113形成于低压N阱106中，漏区113和多晶硅栅111之间隔离有一个场氧隔离层108，多晶硅栅111的一端还延伸到该场氧隔离层108的上方。
在P型体区109表面还形成有P+区114，用于引出P型体区109和源区112。
层间膜115覆盖在器件表面。接触孔116穿过层间膜115和底部漏区113、P+区114和多晶硅栅111接触，顶部和正面金属层117连接并分别引出漏极、源极和栅极。
NLDMOS作为开关应用时需要具有较小的源漏导通电阻(Rdson)现有NLDMOS的制造方法包括如下步骤：
在硅衬底101上形成N型埋层102和P型埋层103后定义出深N阱104并采用N型注入加退火推进形成深N阱104；之后进行形成场氧隔离层108进行有源区(AA)定义；进行高压P阱105定义并采用注入加推进工艺形成高压P阱105，进行低压P 阱107定义并采用注入加推进工艺形成低压P阱107，进行低压N阱106定义并采用注入加推进工艺形成低压N阱106。
之后在硅衬底101的正面形成栅氧化层110和多晶硅栅111。
之后进行P型体区109的制作，如图2A至图2B所示，是现有NLDMOS的制造方法中形成P型体区的步骤中的器件结构图；
采用光刻工艺形成光刻胶图形201定义出所述P型体区109的形成区域。
采用刻蚀工艺依次去除所述P型体区109的形成区域的所述多晶硅栅111和所述栅氧化层110，并将所述深N阱104表面露出。
依次进行第一次P型离子注入、第二次P型离子注入并进行快速热退火推进形成所述P型体区109。一般第二次P型离子注入的注入能量小于第一次P型离子注入能量，第二次P型离子注入的注入剂量大于第一次P型离子注入剂量，注入角度第二次P型离子注入也大一些。具体工艺条件可以参考如下值：所述第一次P型离子注入的注入杂质为硼，注入能量为150KEV，注入剂量为1E13cm-2，注入角度为0。所述第二次P型离子注入的注入杂质为硼，注入能量为80KEV，注入剂量为3.3E13cm-2，注入角度为30度。
之后光刻刻蚀形成如图1中所示的由所述栅氧化层110和所述多晶硅栅111叠加形成的栅极结构。
再形成侧墙111a。
如图2B所示，再采用N型重掺杂的源漏离子注入形成源区112和漏区113。
发明内容
本发明所要解决的技术问题是提供一种NLDMOS的制造方法，能降低源漏导通电阻。
为解决上述技术问题，本发明提供的NLDMOS的制造方法在硅衬底上形成深N阱，低压N阱，场氧隔离层以及在所述硅衬底表面淀积栅介质层和多晶硅栅后，包括步骤：
步骤一、采用光刻工艺定义出所述P型体区的形成区域。
步骤二、采用刻蚀工艺依次去除所述P型体区的形成区域的所述多晶硅栅和所述栅介质层，并将所述深N阱表面露出。
步骤三、依次进行第一次P型离子注入、第二次P型离子注入和第三次N型离子注入，所述第二次P型离子注入的注入能量小于所述第一次P型离子注入的注入能量， 所述第二次P型离子注入的注入剂量大于所述第一次P型离子注入的注入剂量，所述第三次N型离子注入的注入能量小于所述第二次P型离子注入的注入能量。
步骤四、进行快速热退火推进，由所述第一次P型离子注入和所述第二次P型离子注入的P型杂质推进后形成所述P型体区，所述P型体区延伸到所述多晶硅栅底部的区域表面用于形成沟道，所述第三次N型离子注入的N型杂质推进后在所述P型体区表面形成一第一N型区，所述第一N型区延伸到所述多晶硅栅底部的距离小于所述P型体区延伸到所述多晶硅栅底部的距离。
步骤五、采用光刻工艺定义出栅极区域，采用刻蚀工艺将栅极区域外的所述多晶硅栅和所述栅介质层去除，栅极结构由刻蚀后的所述栅介质层和所述多晶硅栅叠加形成。
步骤六、在所述栅极结构的侧面形成侧墙。
步骤七、进行N型重掺杂的源漏注入形成源区和漏区，所述源区形成于所述P型体区中并和所述P型体区上的所述多晶硅栅侧面的侧墙自对准，所述第一N型区和所述源区相叠加并用于增加所述源区自对准的所述多晶硅栅侧面的侧墙底部的N型掺杂浓度并降低导通电阻。
进一步的改进是，所述第一次P型离子注入的注入杂质为硼，注入能量为120KEV～180KEV，注入剂量为8E12cm-2～3E13cm-2，注入角度为0度～30度。
进一步的改进是，所述第二次P型离子注入的注入杂质为硼，注入能量为70KEV～90KEV，注入剂量为1E13cm-2～5E13cm-2，注入角度为20度～45度。
进一步的改进是，所述第三次N型离子注入的注入杂质为砷或磷，注入能量为50KEV～70KEV，注入剂量为8E12cm-2～2E13cm-2，注入角度为0度～25度。
进一步的改进是，步骤六的所述侧墙通过采用LPTEOS工艺淀积的氧化硅层再采用全面刻蚀工艺形成；或者，步骤六的所述侧墙通过先形成的氧化硅层再形成的氮化硅层再采用全面刻蚀工艺形成。
进一步的改进是，所述栅介质层为栅氧化层，厚度为所述多晶硅栅的厚度为
进一步的改进是，步骤四中的所述快速热退火的温度为1000℃～1150℃，时间为20秒～40秒。
进一步的改进是，在步骤五刻蚀形成所述栅极结构进行一步快速热氧化处理，所 述快速热氧化的温度为1000℃～1150℃，时间为30秒～90秒。
进一步的改进是，步骤七的所述源漏注入由3次N型离子注入递加形成，分别为：
第四次N型离子注入，注入杂质为磷，注入能量为60KEV～100KEV，注入剂量为5E13cm-2～9E13cm-2，注入角度为25度～45度；第五次N型离子注入，注入杂质为砷，注入能量为40KEV～70KEV，注入剂量为2E15cm-2～7E15cm-2，注入角度为0度～15度；第六次N型离子注入，注入杂质为磷，注入能量为30KEV～70KEV，注入剂量为1E14cm-2～5E14cm-2，注入角度为0度～15度。
进一步的改进是，所述漏区形成于一个所述低压N阱中，所述低压N阱形成于所述深N阱中，所述漏区形成的所述低压N阱和所述P型体区相隔一定距离，在所述漏区和所述P型体区之间形成有一个所述场氧隔离层，且所述多晶硅栅延伸到所述漏区和所述P型体区之间的所述场氧隔离层上方。
本发明方法仅通过形成P型体区时在P型离子注入之后增加一次N型离子注入，N型离子注入形成的第一N型区叠加到后续形成的源区中，相比于现有方法，本发明方法通过第一N型区叠加到源区后能使源区侧的多晶硅栅侧墙底部的N型掺杂浓度得到增加，所以能够降低NLDMOS的源端的体电阻，从而能降低器件的源漏导通电阻；源漏导通电阻的降低有利于NLDMOS作为开关器件的应用。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有NLDMOS的结构示意图；
图2A-图2B是现有NLDMOS的制造方法中形成P型体区的步骤中的器件结构图；
图3是本发明实施例方法流程图；
图4A-图4B是本发明实施例方法中形成P型体区的步骤中的器件结构图。
具体实施方式
如图3所示，是本发明实施例方法流程图；如图4A至图4B所示，是本发明实施例方法中形成P型体区的步骤中的器件结构图。本发明实施例NLDMOS的制造方法中：
首先、在硅衬底101上形成深N阱104，低压N阱106，场氧隔离层108以及在所述硅衬底101表面淀积栅介质层如栅氧化层110和多晶硅栅111，具体包括：在硅衬底101上形成N型埋层102和P型埋层103后定义出深N阱104并采用N型注入加退火推进形成深N阱104；之后进行形成场氧隔离层108进行有源区定义，场氧隔离 层108能为局部场氧化层(LOCOS)或浅沟槽隔离氧化层(STI)；进行高压P阱105定义并采用注入加推进工艺形成高压P阱105，进行低压P阱107定义并采用注入加推进工艺形成低压P阱107，进行低压N阱106定义并采用注入加推进工艺形成低压N阱106。
之后在硅衬底101的正面形成栅氧化层110和多晶硅栅111。较佳为，所述栅介质层为栅氧化层，厚度为所述多晶硅栅的厚度为
之后进行P型体区109的制作，包括步骤：
步骤一、采用光刻工艺形成光刻胶图形201定义出所述P型体区109的形成区域。
步骤二、采用刻蚀工艺依次去除所述P型体区109的形成区域的所述多晶硅栅111和所述栅介质层110，并将所述深N阱104表面露出。
步骤三、依次进行第一次P型离子注入、第二次P型离子注入和第三次N型离子注入，所述第二次P型离子注入的注入能量小于所述第一次P型离子注入的注入能量，所述第二次P型离子注入的注入剂量大于所述第一次P型离子注入的注入剂量，所述第三次N型离子注入的注入能量小于所述第二次P型离子注入的注入能量。
较佳为：所述第一次P型离子注入的注入杂质为硼，注入能量为120KEV～180KEV，注入剂量为8E12cm-2～3E13cm-2，注入角度为0度～30度。
所述第二次P型离子注入的注入杂质为硼，注入能量为70KEV～90KEV，注入剂量为1E13cm-2～5E13cm-2，注入角度为20度～45度。
所述第三次N型离子注入的注入杂质为砷或磷，注入能量为50KEV～70KEV，注入剂量为8E12cm-2～2E13cm-2，注入角度为0度～25度。
步骤四、进行快速热退火推进，由所述第一次P型离子注入和所述第二次P型离子注入的P型杂质推进后形成所述P型体区109，所述P型体区109延伸到所述多晶硅栅111底部的区域表面用于形成沟道，所述第三次N型离子注入的N型杂质推进后在所述P型体区表面形成一第一N型区203，所述第一N型区203延伸到所述多晶硅栅111底部的距离小于所述P型体区109延伸到所述多晶硅栅111底部的距离。
较佳为，所述快速热退火的温度为1000℃～1150℃，时间为20秒～40秒。
步骤五、采用光刻工艺定义出栅极区域，采用刻蚀工艺将栅极区域外的所述多晶硅栅111和所述栅介质层110去除，栅极结构由刻蚀后的所述栅介质层110和所述多晶硅栅111叠加形成。
刻蚀形成所述栅极结构进行一步快速热氧化处理，所述快速热氧化的温度为1000℃～1150℃，时间为30秒～90秒。
步骤六、在所述栅极结构的侧面形成侧墙。较佳为，所述侧墙通过采用LPTEOS工艺淀积的氧化硅层再采用全面刻蚀工艺形成；所述侧墙通过先形成的氧化硅层再形成的氮化硅层再采用全面刻蚀工艺形成。
步骤七、进行N型重掺杂的源漏注入形成源区112和漏区113，所述源区112形成于所述P型体区109中并和所述P型体区109上的所述多晶硅栅111侧面的侧墙111a自对准。
较佳为，所述源漏注入由3次N型离子注入递加形成，分别为：
第四次N型离子注入，注入杂质为磷，注入能量为60KEV～100KEV，注入剂量为5E13cm-2～9E13cm-2，注入角度为25度～45度。
第五次N型离子注入，注入杂质为砷，注入能量为40KEV～70KEV，注入剂量为2E15cm-2～7E15cm-2，注入角度为0度～15度。
第六次N型离子注入，注入杂质为磷，注入能量为30KEV～70KEV，注入剂量为1E14cm-2～5E14cm-2，注入角度为0度～15度。
比较图2B和图4B可知，本发明实施例方法形成了一个所述第一N型区203后，所述第一N型区203会和所述源区112相叠加并用于增加所述源区112自对准的所述多晶硅栅111侧面的侧墙111a底部的N型掺杂浓度并降低导通电阻。而形成所述第一N型区203只需增加在形成P型体区109的注入时再增加一次N型离子注入即可，不需要对增加新的光罩，也不会改变任何其它制造工艺条件，所以本发明实施例的采用较低的成本就能实现NLDMOS的导通电阻降低。
所述漏区113形成于一个所述低压N阱106中，所述低压N阱106形成于所述深N阱104中，所述漏区113形成的所述低压N阱106和所述P型体区109相隔一定距离，在所述漏区113和所述P型体区109之间形成有一个所述场氧隔离层108，且所述多晶硅栅111延伸到所述漏区113和所述P型体区109之间的所述场氧隔离层108上方。
之后，形成层间膜115，层间膜115覆盖在器件表面。形成穿过层间膜115的接触孔116，接触孔116和底部漏区113、P+区114和多晶硅栅111接触。形成正面金属层117并图形化，接触孔116顶部和正面金属层117连接并分别引出漏极、源极和 栅极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。