显示面板及其制作方法.pdf

一种显示面板，包括一阵列基板、一画素阵列、多条第一信号线、多条连接走线、一对向基板、多条信号转接导线以及一透明导电屏蔽层。画素阵列设置于阵列基板上并位于主动区内。第一信号线设置于阵列基板上并位于主动区内，其中第一信号线与画素阵列电性连接。连接走线设置于阵列基板上并位于周边区内。对向基板与阵列基板相对设置。信号转接导线设置于对向基板上，其中信号转接导线分别与第一信号线电性连接以及分别与连接走线电性连接。透明导电屏蔽层设置于对向基板上对应于阵列基板的主动区。

权利要求书
1.  一种显示面板，包括：
一阵列基板，具有一主动区以及一周边区；
一画素阵列，设置于该阵列基板上并位于该主动区内，其中该画素阵列包 括多个次画素，且各该次画素包括至少一薄膜晶体管元件；
多条第一信号线，设置于该阵列基板上并位于该主动区内，其中该等第一 信号线系沿一第一方向延伸并与该等薄膜晶体管元件电性连接；
多条第二信号线，设置于该阵列基板上并位于该主动区内，其中该等第二 信号线系沿一第二方向延伸并与该等薄膜晶体管元件电性连接；
多条连接走线，设置于该阵列基板上并位于该周边区内；
一对向基板，与该阵列基板相对设置；
一图案化遮光层，设置于该对向基板上；
多条信号转接导线，设置于该对向基板上，其中该等信号转接导线分别与 该等第一信号线电性连接以及分别与该等连接走线电性连接；
一透明导电屏蔽层，设置于该对向基板上对应于该阵列基板的该主动区； 以及
一显示介质层，设置于该阵列基板与该对向基板之间。

2.  根据权利要求1所述的显示面板，其特征在于，该等信号转接导线与该图 案化遮光层在一垂直投影方向上重叠。

3.  根据权利要求1所述的显示面板，其特征在于，该等第一信号线包括多条 栅极线，且该等第二信号线包括多条数据线。

4.  根据权利要求1所述的显示面板，其特征在于，该周边区包括一第一接触 区位于该主动区的至少一侧，一第二接触区位于该主动区的另一侧，以及一第三接 触区位于该主动区与该第二接触区之间，该对向基板在一垂直投影方向上系与该阵 列基板的该主动区、该第一接触区以及该第三接触区重叠，且该对向基板暴露出该 第二接触区。

5.  根据权利要求4所述的显示面板，其特征在于，各该第一信号线具有一连 接端延伸至该第一接触区内。

6.  根据权利要求5所述的显示面板，其特征在于，各该连接走线具有一第一 连接端位于该第二接触区内，以及一第二连接端位于该第三接触区内。

7.  根据权利要求6所述的显示面板，其特征在于，另包括至少一驱动芯片， 设置于该阵列基板上并位于该周边区的该第二接触区内，其中该至少一驱动芯片系 与该等连接走线的该等第一连接端电性连接。

8.  根据权利要求6所述的显示面板，其特征在于，各该信号转接导线具有一 第一连接端对应于该第一接触区，以及一第二连接端对应于该第三接触区。

9.  根据权利要求8所述的显示面板，其特征在于，另包括：
多个第一间隔物，设置于该对向基板上并对应于该阵列基板的该主动区， 其中该透明导电屏蔽层具有多个缺口，分别暴露出该等第一间隔物；
多个第二间隔物，设置于该对向基板上并对应于该阵列基板的该周边区的 该第一接触区；以及
多个第三间隔物，设置于该对向基板上并对应于该阵列基板的该周边区的 该第三接触区。

10.  根据权利要求9所述的显示面板，其特征在于，另包括：
多个第一透明连接垫，设置于该对向基板上并分别覆盖该等第二间隔物的 表面，其中该等第一透明连接垫分别与该等信号转接导线的该等第一连接端与 该等第一信号线的该连接端电性连接；以及
多个第二透明连接垫，设置于该对向基板上并分别覆盖该等第三间隔物的 表面，其中该等第二透明连接垫分别与该等信号转接导线的该等第二连接端与 该等连接走线的该等第二连接端电性连接。

11.  根据权利要求10所述的显示面板，其特征在于，该透明导电屏蔽层、该 等第一透明连接垫以及该等第二透明连接垫系为同一层图案化透明导电层。

12.  根据权利要求1所述的显示面板，其特征在于，各该次画素另包括：
一画素电极，设置于该阵列基板上；以及
一共通电极，设置于该阵列基板上并与该画素电极电性隔离。

13.  根据权利要求12所述的显示面板，其特征在于，各该薄膜晶体管元件包 括：
一栅极，设置于该阵列基板上；
一半导体层，设置于该栅极上；
一栅极绝缘层，设置于该栅极与该半导体层之间；
一源极，设置于该半导体层上并对应于该栅极的一侧；
一漏极，设置于该半导体层上并对应于该栅极的另一侧；以及
一保护层，设置于该栅极绝缘层上，该保护层具有一接触洞，且该画素电 极通过该接触洞与该漏极接触。

14.  根据权利要求1所述的显示面板，其特征在于，该透明导电屏蔽层系为 浮置(floating)或具有一共通电压。

15.  根据权利要求1所述的显示面板，其特征在于，该显示介质层包括一液 晶层，且该液晶层包括一正型液晶层或一负型液晶层。

16.  一种制作显示面板的方法，包括：
提供一阵列基板，该阵列基板具有一主动区以及一周边区；
于该阵列基板上的该主动区内形成一画素阵列，其中该画素阵列包括多个 次画素，且各该次画素包括至少一薄膜晶体管元件；
于该阵列基板上的该主动区内形成多条第一信号线与多条第二信号线，其 中该等第一信号线与该等第二信号线系与该等薄膜晶体管元件电性连接；
于该阵列基板的该周边区内形成多条连接走线；
提供一对向基板；
于该对向基板上形成一图案化遮光层；
于该对向基板上形成多条信号转接导线；
于该对向基板上形成一透明导电屏蔽层；
接合该对向基板与该阵列基板，并使该等信号转接导线分别与该等第一信 号线电性连接以及分别与该等连接走线电性连接；以及
于该阵列基板与该对向基板之间形成一显示介质层。

17.  根据权利要求16所述的制作显示面板的方法，其特征在于，该等信号转 接导线与该图案化遮光层在一垂直投影方向上重叠。

18.  根据权利要求17所述的制作显示面板的方法，其特征在于，另包括:
设置多个第一间隔物于该对向基板上，对应于该阵列基板的该主动区，其 中该透明导电屏蔽层具有多个缺口，分别暴露出该等第一间隔物；以及
设置多个第二间隔物与多个第三间隔物于该对向基板上，对应于该阵列基 板的该周边区。

19.  根据权利要求18所述的制作显示面板的方法，其特征在于，另包括：
于该对向基板上形成多个第一透明连接垫，分别覆盖该等第二间隔物的表 面，其中该等第一透明连接垫分别与该等信号转接导线与该等第一信号线电性 连接；以及
于该对向基板上形成多个第二透明连接垫，分别覆盖该等第三间隔物的表 面，其中该等第二透明连接垫分别与该等信号转接导线与该等连接走线电性连 接。

20.  根据权利要求19所述的制作显示面板的方法，其特征在于，该透明导电 屏蔽层、该等第一透明连接垫以及该等第二透明连接垫系为同一层图案化透明导电 层。

21.  根据权利要求16所述的制作显示面板的方法，其特征在于，另包括设置 至少一驱动芯片于该阵列基板上的该周边区内，其中该至少一驱动芯片与该等连接 走线电性连接，并通过该等连接走线与该等信号转接导线而电性连接该等第一信号 线。

22.  根据权利要求21所述的制作显示面板的方法，其特征在于，该等第一信 号线包括多条栅极线，且该等第二信号线包括多条数据线。

说明书显示面板及其制作方法
【技术领域】
本发明系关于一种显示面板及其制作方法，尤指一种可实现出窄边 框设计的显示面板及其制作方法。
【背景技术】
请参考图1。图1绘示了现有显示面板的示意图。如图1所示，现有 显示面板1包括阵列基板10，其中阵列基板10具有用以显示的主动区10A以及位 于主动区10A之外侧的周边区10P。主动区10A内设置有画素阵列12用以提供显 示画面，而周边区10P则设置有栅极走线14。一般而言，栅极走线14系设置于主 动区10A的左右两相对侧的周边区10P，其中栅极走线14的一端系与画素阵列12 电性连接，而栅极走线14的另一端延伸至主动区10A的下侧的周边区10P而与驱 动芯片16电性连接，藉此驱动芯片16可经由栅极走线14将栅极驱动信号提供至 画素阵列12。由上述可知，现有显示面板1的周边区10P必须具有足够的面积以 容纳栅极走线14的设置，特别是对于高解析度的显示面板1而言，由于栅极走线 14的数目较多，因此位于主动区10A的两侧的周边区10P需要更大的面积才足以 容纳栅极走线14的设置。因此，现有显示面板1无法实现出窄边框设计。
【发明内容】
本发明的目的的一在于提供一种显示面板及其制作方法，以缩减周 边区的面积并避免主动区的漏光问题。
本发明的一实施例提供一种显示面板，包括一阵列基板、一画素阵 列、多条第一信号线、多条第二信号线、多条连接走线、一对向基板、一图案化遮 光层、多条信号转接导线、一透明导电屏蔽层，以及一显示介质层。阵列基板具有 一主动区以及一周边区。画素阵列设置于阵列基板上并位于主动区内，其中画素阵 列包括多个次画素，且各次画素包括至少一薄膜晶体管元件。第一信号线设置于阵 列基板上并位于主动区内，其中第一信号线系沿一第一方向延伸并与薄膜晶体管元 件电性连接。第二信号线设置于阵列基板上并位于主动区内，其中第二信号线系沿 一第二方向延伸并与薄膜晶体管元件电性连接。连接走线设置于阵列基板上并位于 周边区内。对向基板与阵列基板相对设置。图案化遮光层设置于对向基板上。信号 转接导线设置于对向基板上，其中信号转接导线分别与第一信号线电性连接以及分 别与连接走线电性连接。透明导电屏蔽层设置于对向基板上对应于阵列基板的主动 区。显示介质层设置于阵列基板与对向基板之间。
本发明的另一实施例提供一种制作显示面板的方法，包括下列步骤。 提供一阵列基板，阵列基板具有一主动区以及一周边区。于阵列基板上的主动区内 形成一画素阵列，其中画素阵列包括多个次画素，且各次画素包括至少一薄膜晶体 管元件。于阵列基板上的主动区内形成多条第一信号线与多条第二信号线，其中第 一信号线与第二信号线系与薄膜晶体管元件电性连接。于阵列基板的周边区内形成 多条连接走线。提供一对向基板。于对向基板上形成一图案化遮光层。于对向基板 上形成多条信号转接导线。于对向基板上形成一透明导电屏蔽层。接合对向基板与 阵列基板，并使信号转接导线分别与第一信号线电性连接以及分别与连接走线电性 连接。于阵列基板与对向基板之间形成一显示介质层。
本发明的显示面板利用设置于对向基板上的信号转接导线作为阵列 基板的主动区内的信号线与周边区的驱动芯片之间的连接媒介，可以大幅缩减周边 区的连接走线的数目，因此可缩减周边区的面积而实现出窄边框设计。此外，本发 明的显示面板利用设置于对向基板上的透明导电屏蔽层，可以有效屏蔽设置于对向 基板上的信号转接导线在传递信号时产生的电场，因此可以避免漏光问题。
【附图说明】
图1绘示了现有显示面板的示意图。
图2至图10绘示了本发明的一实施例的制作显示面板的方法示意图。
图11为本实施例的显示面板与对照实施例的显示面板在暗态显示下的穿透率 的模拟结果。
【符号说明】
        1         显示面板                 10        阵列基板
10A       主动区                   10P       周边区
12        画素阵列                 14        栅极走线
16        驱动芯片                 30        阵列基板
30A       主动区                   30P       周边区
32        画素阵列                 SL1       第一信号线
SL2       第二信号线               SP        次画素
T         薄膜晶体管元件           GL        栅极线
DL        数据线                   L1        第一方向
L2        第二方向                 G         栅极
GI        栅极绝缘层               SE        半导体层
S         源极                     D         漏极
34        保护层                   Z         垂直投影方向
PE        画素电极                 CE        共通电极
Clc       液晶电容                 36        介电层
TH        接触洞                   BE        分支电极
ST        狭缝                     30P1      第一接触区
30P2      第二接触区               30P3      第三接触区
X1        连接端                   381       第一层导线
382       第二层导线               383       第三层导线
40        连接走线                 40X1      第一连接端
40X2      第二连接端               401       第一层导线
402       第二层导线               403       第三层导线
50        对向基板                 52        图案化遮光层
54        信号转接导线             54X1      第一连接端
54X2      第二连接端               56        平坦层
56H       开口                     581       第一间隔物
582       第二间隔物               583       第三间隔物
60        透明导电屏蔽层           60G       缺口
62        第一透明连接垫           64        第二透明连接垫
66        显示介质层               68        驱动芯片
100       显示面板                 A         曲线
B         曲线
【具体实施方式】
为使熟悉本发明所属技术领域的一般技艺者能更进一步了解本发 明，下文特列举本发明的较佳实施例，并配合所附图式，详细说明本发明的构成内 容及所欲达成的功效。在以下的叙述中，关于上下左右前后等方向性的描述是为方 便实施例的具体说明，并非用以限制本发明。
请参考图2至图10。图2至图10绘示了本发明的一实施例的制作显 示面板的方法示意图，其中图2与图7绘示了本实施例的显示面板的上视图，图3 绘示了本实施例的画素阵列的示意图，图4与图8绘示了本实施例的次画素的剖面 示意图，图5与图9绘示了本实施例的周边区的第一接触区的剖面示意图，图6与 图10绘示了本实施例的周边区的第二接触区与第三接触区的剖面示意图。如图2 至图6所示，首先提供阵列基板30。阵列基板30可包括透光基板例如玻璃基板、 石英基板或塑胶基板，但不以此为限。此外，阵列基板30可为硬式基板或可挠式 基板。阵列基板30具有主动区30A以及周边区30P。周边区30P系设置于主动区 30A的至少一侧，例如一侧、两侧、三侧或四侧。在本实施例中，周边区30P实质 上系环绕主动区30A，但不以此为限。接着，于阵列基板30上的主动区30A内形 成画素阵列32，以及于阵列基板30上形成多条第一信号线SL1与第二信号线SL2， 分别与画素阵列32电性连接。如图3与图4所示，画素阵列32包括多个次画素 SP，其中各次画素SP包括至少一薄膜晶体管元件T，设置于阵列基板30上并位于 主动区30A内，其中第一信号线SL1与第二信号线SL2系与薄膜晶体管元件T电性 连接。在本实施例中，第一信号线SL1可包括多条栅极线GL，沿第一方向L1延伸 且实质上彼此平行排列，且第二信号线SL2可包括多条数据线DL沿第二方向L2延 伸且实质上彼此平行，其中栅极线GL与数据线DL彼此交错。在一变化实施例中， 第一信号线SL1可包括数据线DL或画素阵列32的其它信号线，且第二信号线SL2 可包括栅极线GL或画素阵列32的其它信号线。各薄膜晶体管元件T包括栅极G、 栅极绝缘层GI、半导体层SE、源极S、漏极D以及保护层34。栅极G设置于阵列 基板30上，并连接对应的第一信号线SL1(栅极线GL)。栅极G与栅极线GL可由同 一层图案化导电层例如第一层图案化金属层所构成，但不以此为限。半导体层SE 设置于栅极G上且与栅极G在垂直投影方向Z上至少部分重叠。半导体层SE的材 料可包括各式半导体材料例如硅基材料(例如非晶硅、多晶硅、单晶硅、微晶硅或 奈米晶硅)、氧化物半导体材料(例如氧化铟镓锌(indium gallium z inc oxide, IGZO)或氧化铟镓(IGO))或其它适合的半导体材料。栅极绝缘层GI设置于 栅极G与半导体层SE之间，用以电性隔离栅极G与半导体层SE。栅极绝缘层GI 的材料可分别包括无机绝缘材料、有机绝缘材料或有机/无机混成绝缘材料。源极 S设置于半导体层SE上并对应于栅极G的一侧，并连接于对应的第二信号线SL2(数 据线DL)。漏极D设置于半导体层SE上并对应于栅极G的另一侧。源极S、漏极D 与数据线DL可由同一层图案化导电层例如第二层图案化金属层所构成，但不以此 为限。保护层34设置于栅极绝缘层GI上并覆盖半导体层SE、源极S与漏极D。在 本实施例中，薄膜晶体管元件T系选自一底栅型(bottom gate)薄膜晶体管元件， 但不此为限。在一变化实施例中，薄膜晶体管元件T也可选自顶栅极型(top gate) 薄膜晶体管元件或其它型式的薄膜晶体管元件。此外，各次画素SP可进一步包括 画素电极PE设置于阵列基板30上，以及共通电极CE设置于阵列基板30上并与画 素电极PE电性隔离，其中画素电极PE与共通电极CE会形成液晶电容Clc，如图3 所示。举例而言，次画素SP可另包括介电层36，设置于保护层34与栅极绝缘层 GI之间，其中介电层36覆盖半导体层SE、源极S与漏极D。共通电极CE可设置 于介电层36与保护层34之间。保护层34与介电层36具有接触洞TH，暴露出一 部分的漏极D，而画素电极PE可设置于保护层34上，并藉由保护层34与共通电 极CE电性隔离，且画素电极PE可通过保护层34与介电层36的接触洞TH而与漏 极D接触且电性连接。在本实施例中，各次画素SP的共通电极CE实质上可为整面 电极，而各次画素SP的画素电极PE可为图案化电极，其可包括多条分支电极BE， 且相邻的分支电极BE之间具有一狭缝ST。在一变化实施例中，画素电极PE实质 上可为整面电极，而共通电极CE可为图案化电极。在另一变化实施例中，画素电 极PE与共通电极CE两者均可为图案化电极。画素电极PE与共通电极CE的材料可 包括透明导电材料例如氧化铟锡(ITO)、氧化铟锌(IZO)或其它具有良好导电性的透 明导电材料或不透明导电材料。介电层36与保护层34的材料可分别包括无机介电 材料、有机介电材料或有机/无机混成介电材料。在一变化实施例中，栅极绝缘层 GI与保护层34之间可不设置介电层36，且共通电极CE可设置于栅极绝缘层GI与 保护层34之间，亦即共通电极CE可与源极S以及漏极D实质上位于同一平面上， 而画素电极PE则位于保护层34上。在另一变化实施例中，画素电极PE可设置于 介电层36与保护层34之间并通过介电层36的接触洞与漏极D接触且电性连接， 而共通电极CE可设置于保护层34上。在一变化实施例中，画素电极PE与共通电 极CE可设置在同一水平面(例如保护层34上或介电层36)上，且前述两者交错排 列。
如图2、图5与图6所示，阵列基板30的周边区30P可包括第一接 触区30P1位于主动区30A的至少一侧，第二接触区30P2位于主动区30A的另一侧， 以及第三接触区30P3位于主动区30A与第二接触区30P2之间。举例而言，在本实 施例中，第一接触区30P1可位于主动区30A的左右两侧，第二接触区30P2可位于 主动区30A的下侧，而第三接触区30P3位于主动区30A与第二接触区30P2之间。 各第一信号线SL1具有一连接端X1延伸至第一接触区30P1内。在本实施例中，各 连接端X1可为一多层堆迭导线结构，其可包括彼此堆迭的第一层导线381、第二 层导线382与第三层导线383，其中第一层导线381可与第一信号线SL1(栅极线 GL)由同一层图案化导电层例如第一层图案化金属层所构成，第二层导线382可与 第二信号线SL2由同一层图案化导电层例如第二层图案化金属层所构成，且第三层 导线383可与画素电极PE或共通电极CE由同一层图案化导电层所构成，作为连接 垫之用，但不以此为限。
本实施例的制作显示面板的方法还包括于阵列基板30的周边区30P 内形成多条连接走线40。连接走线40可设置于周边区30P内，其中各连接走线40 具有一第一连接端40X1位于第二接触区30P2内，以及一第二连接端40X2位于第 三接触区30P3内。在本实施例中，各连接走线40可为一多层堆迭导线结构，其可 包括彼此堆迭的一第一层导线401、一第二层导线402以及一第三层导线403。第 一层导线401可与第一信号线SL1(栅极线GL)由同一层图案化导电层例如第一层图 案化金属层所构成，第二层导线402可与第二信号线SL2由同一层图案化导电层例 如第二层图案化金属层所构成，且第三层导线403可与画素电极PE或共通电极CE 由同一层图案化导电层所构成，作为连接垫的用，但不以此为限。举例而言，各连 接走线40也可为单层导线结构。
如图7至图10所示，接着提供对向基板50。对向基板50可包括透 光基板，且其材料可与阵列基板30使用相同材料或不同材料。接着，于对向基板 50上形成图案化遮光层52。图案化遮光层52例如为黑色矩阵(BM)，其实质上可在 垂直投影方向Z上与第一信号线SL1与第二信号线SL2重叠。此外，若欲提供彩色 显示效果，可选择性于对向基板50上形成彩色滤光图案(图未示)。接着，于对向 基板50上形成多条信号转接导线54，其中信号转接导线54与图案化遮光层52在 垂直投影方向Z上重叠，藉此信号转接导线54不会影响开口率。信号转接导线54 的材料可为各式不透明导电材料例如金属或合金，或透明导电材料例如氧化铟锡 (ITO)或氧化铟锌(IZO)，但不以此为限。此外，各信号转接导线54具有一第一连 接端54X1以及一第二连接端54X2，其中第一连接端54X1系对应第一接触区30P1， 且第二连接端54X2系对应于第三接触区30P3。随后，于对向基板50上形成平坦 层56覆盖图案化遮光层52与信号转接导线54。平坦层56的材料可包括无机绝缘 材料、有机绝缘材料或有机/无机混成绝缘材料。于对向基板50上形成多个第一间 隔物581、多个第二间隔物582以及多个第三间隔物583。精确而言，第一间隔物 581、第二间隔物582以及第三间隔物583可设置于对向基板50的平坦层56上。 第一间隔物581、第二间隔物582以及第三间隔物58的材料较佳可为感光绝缘材 料，并可藉由曝光显影制程加以制作，但不以此为限。此外，第一间隔物581、第 二间隔物582以及第三间隔物583实质上可具有相同的高度，但不以此为限。第一 间隔物581系对应于阵列基板30的主动区30A，用以使阵列基板30与对向基板50 之间维持固定之间隙。第二间隔物582系对应于阵列基板30的周边区30P的第一 接触区30P1，且第三间隔物583系对应于阵列基板30的周边区30P的第三接触区 30P3。随后，于对向基板50上形成一透明导电屏蔽层60。精确而言，透明导电屏 蔽层60系形成于平坦层56的表面并对应于阵列基板30的主动区30A，且透明导 电屏蔽层60具有多个缺口60G，分别暴露出第一间隔物581。也就是说，透明导电 屏蔽层60并未覆盖第一间隔物581，藉此透明导电屏蔽层60不会与阵列基板30 上的导电膜层例如漏极D或画素电极PE接触。除了缺口60G之外，透明导电屏蔽 层60实质上可为整面膜层，其覆盖了所有次画素SP的区域，但不以此为限。例如， 透明导电屏蔽层60可以包括多个图案，分别对应于次画素SP。此外，依据所需的 屏蔽效果，透明导电屏蔽层60也可以具有开口或狭缝设计。透明导电屏蔽层60可 以具有实质上平整的表面或不平整的表面例如凸块或凹槽设计。另外，于对向基板 50上形成多个第一透明连接垫62与多个第二透明连接垫64，其中第一透明连接垫 62分别覆盖第二间隔物582的表面(包括例如侧面与底面)，且第一透明连接垫62 分别与信号转接导线54的第一连接端54X1电性连接；第二透明连接垫64分别覆 盖第三间隔物583的表面(包括例如侧面与底面)，且第二透明连接垫64分别与信 号转接导线54的第二连接端54X2电性连接。举例而言，平坦层56具有多个开口 56H，分别部分暴露出信号转接导线54的第一连接端54X1与第二连接端54X2，而 第一透明连接垫62系经由一部分的开口56H与第一连接端54X1接触，而第二透明 连接垫64系经由另一部分的开口56H与第二连接端54X2接触。在本实施例中，透 明导电屏蔽层60、第一透明连接垫62与第二透明连接垫64可为同一层图案化透 明导电层，但不以此为限，且其材料可包括例如氧化铟锡(ITO)、氧化铟锌(IZO) 或其它具有良好导电性的透明导电材料。在一变化实施例中，第二间隔物582与第 三间隔物583可为导电间隔物，例如金属间隔物。也就是说，第二间隔物582与第 一透明连接垫62可以彼此接触且同时具有导电特性，而第三间隔物583与第二透 明连接垫64可以彼此接触且同时具有导电特性，藉此可以提升导电性。在另一变 化实施例中，可以不设置第一透明连接垫62与第二透明连接垫64，而信号转接导 线54可以直接通过第二间隔物582与第一信号线SL1电性连接，以及直接通过第 三间隔物583与连接走线40电性连接。
随后，接合对向基板50与阵列基板30，并使信号转接导线54分别 与第一信号线SL1电性连接以及分别与连接走线40电性连接。精确而言，第一透 明连接垫62会同时与信号转接导线54的第一连接端54X1以及第一信号线SL1的 连接端X1接触，藉此信号转接导线54与第一信号线SL1可经由第一透明连接垫 62电性连接。此外，第二透明连接垫64会同时与信号转接导线54的第二连接端 54X2以及连接走线40的第二连接端40X2接触，藉此信号转接导线54与连接走线 40可经由第二透明连接垫64电性连接。另外，于阵列基板30与对向基板50之间 形成显示介质层66。在本实施例中，显示介质层66可包括一液晶层，且液晶层包 括一正型液晶层或一负型液晶层，但不以此为限。显示介质层66也可包括电泳层、 电子墨水层或其它适合的显示介质层。另外，如图10所示，于阵列基板30与对向 基板50组装之后，对向基板50在垂直投影方向Z上系与阵列基板30的主动区30A、 第一接触区30P1以及第三接触区30P3重叠，但对向基板50暴露出第二接触区 30P2，亦即对向基板50在垂直投影方向Z不会与第二接触区30P2重叠。随后，于 阵列基板30的周边区30P的第二接触区30P2内设置至少一驱动芯片68，其中驱 动芯片68系与连接走线40的第一连接端40X1接触并电性连接，以形成本实施例 的显示面板100。由上述可知，驱动芯片68所提供的驱动信号可经由设置于第二 接触区30P2与第三接触区30P3的连接导线40传递至对向基板50上的信号转接导 线54的第二连接端54X2，再由信号转接导线54的第一连接端51X1经由设置于第 一接触区30P1的连接端X1传递至设置于主动区30A第一信号线SL1。也就是说， 位于阵列基板30的周边区30P的第一接触区30P1仅需设置第一信号线SL1的连接 端X1与第二间隔物582，而不必设置多条连接走线，因此可以大幅缩周边区30P 的面积，有效实现出窄边框设计。此外，由于信号转接导线54系与与图案化遮光 层52在垂直投影方向Z上重叠，因此信号转接导线54可以在不影响开口率的前提 下具有较大的线宽，以减少电阻与能耗。举例而言，信号转接导线54的线宽可以 达到5微米至六微米，但不以此为限。
请再参考图8。图8绘示了本实施例的次画素的剖面示意图。如图8 所示，透明导电屏蔽层60系位于信号转接导线54与显示介质层66之间，且在进 行显示时透明导电屏蔽层60可为浮置(floating)或具有一共通电压，其中透明导 电屏蔽层60的共通电压可与共通电极CE的共通电压相同或不同。在进行显示时， 透明导电屏蔽层60的设置可以屏蔽信号转接导线54所传递的驱动电压(例如栅极 电极)产生的电场。也就是说，若未设置透明导电屏蔽层60，则信号转接导线54 所传递的驱动电压产生的电场会影响显示介质层66内的液晶分子而造成漏光问 题。本实施例的显示面板100利用透明导电屏蔽层60屏蔽信号转接导线54产生的 电场，可以避免漏光问题。
请参考图11，并一并参考图7与图8。图11为本实施例的显示面板 与对照实施例的显示面板搭配负型液晶在暗态显示下的穿透率的模拟结果，其中纵 轴代表穿透率，横轴代表次画素在第一方向L1(如图7所示)上的位置。曲线A代 表对照实施例的显示面板(对向基板上设置有信号转接导线但未设置透明导电屏蔽 层)，曲线B代表本实施例的显示面板(对向基板上设置有信号转接导线与透明导电 屏蔽层，其中透明导电屏蔽层具有共通电压或浮置电压的实验结果相同)。如图11 所示，在暗态显示下，对照实施例的显示面板具有明显的漏光问题，而本实施例的 显示面板则无漏光问题。
综上所述，本发明的显示面板利用设置于对向基板上的信号转接导 线作为阵列基板的主动区内的信号线与周边区的驱动芯片之间的连接媒介，可以大 幅缩减周边区的连接走线的数目，因此可缩减周边区的面积而实现出窄边框设计。 此外，本发明的显示面板利用设置于对向基板上的透明导电屏蔽层，可以有效屏蔽 设置于对向基板上的信号转接导线在传递信号时产生的电场，因此可以避免漏光问 题。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做 的均等变化与修饰，皆应属本发明的涵盖范围。