采用单一基准时钟信号的直接转换接收机 本发明涉及直接转换接收机，具体讲，涉及诸如寻呼机的便携接收机的改进，其中在便携接收机中包括直接转换接收机。
本直接转换接收系统的接收机中，接收信号与本振信号混频以转换成中频信号。该中频信号被解调并加以数据处理。此时，所要的接收信号与本振信号之间的频差就作为中频信号。为此需要控制本振信号，并且将一个PLL(锁相环)合成器用于此控制上。
PLL合成器具有一个将VCO(压控振荡器)输出的本振信号与基准时钟信号相比并根据比较结果控制VCO的功能。
另一方面，接收机提供一个数字处理的控制电路，并按所需信号中的时序来处理和显示所需信号中所含的数据。控制系统工作时钟信号则用于此控制电路的操作。
以此方式，在传统的采用PLL合成器的直接转换接收机中，PLL电路的基准时钟信号与控制电路的控制系统工作时钟信号彼此独立。特别是在寻呼机中，需要低成本、重量轻且体积小。但对两个时钟信号来说就要至少两个晶体振荡器。此晶振为价昂的零件。因此会有与上面的追求方面相反的结果。
另外，至于在寻呼机中产生的时钟信号引起地谐波噪声方面，会有两种不同的噪声分量分别从两个晶振的时钟信号中产生。由于这个原因，非常难于保持无线接收特性。
在日本专利公开(JP-A-昭58-81337)中描述了一种频率合成器。在此频率合成器中，多个相位合成电路的每个电路都具有压控振荡器。且相位同步电路采用了一个共同基准振荡器。随后，由一个开关从压控振荡器的输出中选出一个输出。可变分频器将开的输出频率分频。比较器将可变分频器的输出与基准振荡器的输出相位相比较。一个选择器与开关的工作同步地选择比较器的输出。保持电路保持作为经过环路滤波器加到压控振荡器的控制电压的选择器的输出。每个相位同步电路都有一个保持电路。控制部分根据基准振荡器的输出控制开关、可变分频器和选择器的工作。
在日本专利公开(JP-A-平成3-60524)中描述了一种双PLL装置。在此双PLL装置中，第一PLL电路具有一个共用的基准时钟信号发生器。第一相位频率比较器加有来自基准时钟信号发生器的基准时钟信号。第一相位频率比较器的输出则加到第一环路滤波器上。第一环路滤波器的输出被加到第一压控振荡器上。在第二PLL电路中，基准时钟信号从基准时钟信号发生器上加到延时电路上。延时电路的输出则加到第二相位频率比较器上。第二相位频率比较器的输出则加到第二环路滤波器上。第二环路滤波器的输出则加到第二压控振荡器上。此时，基准时钟信号发生器的输出经延迟电路加到第二PLL电路的第二相位频率比较器上。此时，基准时钟信号发生器的输出则不经过延时电路直接加到第一PLL电路的第一相位频率比较器上。
本发明是用于解决传统上所存在的问题的。本发明的一个目的在于提供一种直接转换接收机，其接收特性在满足低价、重量轻和体积小的同时得到改善。
本发明的另一目的在于提供一种在直接转换接收机中接收数据的方法。
为了实现本发明的一个方面，直接转换接收机包括用于产生基准时钟信号的基准时钟信号发生部分。放大部分放大所接收的信号并从放大的信号中提取所要的信号。提取基准时钟信号发生部分根据分频数据对基准时钟信号分频以产生第一和第二提取基准时钟信号。提取部分从所要信号和第一和第二提取基准时钟信号中提取数据。控制和处理部分将分频数据输出到提取基准时钟信号发生部分，并根据与基准时钟信号对应的控制部分时钟信号处理数据。此处，分频数据的选择使得第一和第二提取基准时钟信号的频率被设定为所要信号的载频，且第一提取基准时钟信号为对第二提取基准时钟信号相移90度后的信号。
提取基准时钟信号发生部分包括锁相环部分、压控振荡器和移相器。锁相环部分根据分频数据将从基准时钟信号中获得的第一时钟信号与从振荡信号中所获的第二时钟信号比较，并根据比较结果输出直流电压。压控振荡器，根据直流电压振荡以产生振荡信号，并将振荡信号输出到锁相环部分和提取部分，作为第一提取基准时钟信号。移相器以预定角度对振荡信号移相，以产生第二提取基准时钟信号。
控制部分时钟信号为基准时钟信号，锁相环部分包括第一分频器、第二分频器、比较器和低通滤波器。第一分频器根据分频数据的第一分频值对基准时钟信号分频以产生第一时钟信号；第二分频器根据分频数据的第二分频值对振荡信号分频以产生第二时钟信号；比较器将第一时钟信号在相位和频率方面与第二时钟信号相比较；低通滤波器根据比较器的比较结果，将直流电压输出到压控振荡器上。此时，第一分频器包括级联的触发器电路，并且输出作为第一时钟信号的触发器电路级的输出，该输出是根据第一分频值来定义的。
为了实现本发明的另一方面，直接转换接收机包括用于产生基准时钟信号的基准时钟信号发生部分。放大器放大所接收的信号并从放大的信号中提取所要的信号。时钟信号发生部分对基准时钟信号分频；根据分频数据输出第一和第二提取基准时钟信号，并根据选频数据输出定时时钟信号和系统时钟信号。选频部分根据选频信号向时钟发生部分输出选频数据。提取部分从所要信号和第一和第二提取基准时钟信号中提取数据。控制和处理部分向选频部分输出选择信号、向提取基准时钟信号发生部分输出分频数据、根据定时时钟信号对所要的信号定时，并根据系统时钟信号处理数据。分频数据的选择使得第一和第二提取基准时钟信号的频率被设定为所要信号的载频，且第一提取基准时钟信号为对第二提取基准时钟信号相移90度后的信号。
输出选频数据，这样就可以选出具有多个不同频率之一的定时时钟信号和具有多个不同频率之一的所述系统时钟信号。定时时钟信号和系统时钟信号选择得使所要的信号不受定时时钟信号和系统时钟信号的谐波信号干扰。
时钟信号发生部分包括锁相环、压控振荡器和移相器。锁相环部分对基准时钟信号分频，向控制部分输出定时时钟信号和系统时钟信号，它还根据分频数据将从基准时钟信号中获得的第一时钟信号与从振荡信号中所获的第二时钟信号比较，并根据比较结果输出直流电压；压控振荡器根据直流电压振荡以产生振荡信号，并将振荡信号输出到锁相环部分和提取部分，作为第一提取基准时钟信号；移相器以预定角度对振荡信号移相，以产生第二提取基准时钟信号。
锁相环包括第一分频器、第二分频器、比较器和低通滤波器。
第一分频器根据分频数据的第一分频器值对基准时钟信号分频以产生第一时钟信号；并且根据选频数据向控制部分输出定时时钟信号和系统时钟信号；第二分频器根据分频数据的第二分频值对振荡信号分频以产生第二时钟信号；比较器将第一时钟信号在相位和频率方面与第二时钟信号相比较；低通滤波器根据比较器的比较结果，将直流电压输出到压控振荡器上。第一分频器包括级联的触发器电路，并且输出作为第一时钟信号的触发器电路级的输出，该输出是根据第一分频值来定义的。
为了实现本发明的再一个方面，在直接转换接收机中接收数据的方法包括步骤：
产生基准时钟信号；
接收所要的信号；
根据分频数据产生第一和第二提取基准时钟信号；
从所要的信号中和第一和第二提取基准时钟信号中提取数据；并且
根据与基准时钟信号对应的工作时钟信号处理数据。
工作时钟信号可以是基准时钟信号，这种情况下，工作时钟信号包括定时时钟信号和系统时钟信号，且上述方法还包括根据选频信号从基准时钟信号中产生定时时钟信号和系统时钟信号的步骤。
分频数据的分配可以使得第一和第二提取基准时钟信号的频率设定为所要信号载波的频率，且第一提取基准时钟信号可以是对提取基准时钟信号相移90度而得到的信号。
产生定时信号和系统时钟信号的步骤可以包括：产生定时时钟信号和系统时钟信号，使定时时钟信号具有根据选频数据选择的多个不同频率之一，使系统时钟信号具有根据选频数据选择的多个不同频率之一。
定时时钟信号和系统时钟信号的选择使得所要的信号不会受定时时钟信号和系统时钟信号的谐波的干扰。
此时，产生第一和第二提取基准时钟信号的步骤包括：根据分频数据的第一分频值对基准时钟信号分频以产生第一时钟信号；根据分频数据的第二分频值对来自压控振荡器的振荡信号分频以产生第二时钟信号；将第一时钟信号在相位和频率上与第二时钟信号相比较；根据比较结果控制压控振荡器以产生振荡信号，该振荡信号为第一提取基准时钟信号；以预定角度对振荡信号相移，以产生第二提取基准时钟信号。
图1系统方框图，示出根据本发明实施例的直接转换接收机的结构；
图2示出图1所示系统框图的一部分，以解释所示的直接转换接收机的工作的细节；
图3A-3F示出图2系统框图的每个部分工作波形的实例；
图4示出根据本发明第一实施例的直接转换接收机的系统框图的一部分；
图5示出根据本发明第二实施例的直接转换接收机系统框图的一部分。
见图1，直接转换接收机包括天线1、放大器(AMP)2、滤波器(FIL)3、压控振荡器(VCO)4、锁相环(PLL)5、移相器(P.S.)6、混频器(MIX)7和7’、低通滤波器(LPF)8和8’、中频信号放大器(IF、AMP)9和9’、比较器(COMP)10、控制部分11、报知部分12和基准时钟信号发生器(LCK)13。
由天线1接收无线信号，被放大器(AMP)2放大后加到滤波器(FIL)3上。滤波器3为带通滤波器，它阻止其频率不同于所要的信号的信号通过。换句话说，只有所需的信号可通过滤波器3。
此滤波器3的输出分别被加到用于混频的混频器(MIX)7和7’上。混频器7和7’将所要的信号与所提取的时钟信号混频以产生代表所要的信号与所提取的时钟信号之间差的中频信号。此时，由PLL部分5、VCO4和移相器6产生提取的时钟信号。VCO4的输出被直接加到混频器7上。另外，VCO4的输出被移相器6相移90°，且移相器(PS)6的输出被加到混频器7上。
在由低通滤波器(LPF)8和8’将中频信号的高频分量去除后，各中频信号被中频信号放大器(IF AMP)9和9’放大。随后，IF放大器9和9’的输出被加到比较器10上。上面所提到的混频器7、低通滤波器8和IF放大器9的通路为Q信道信号通路，且混频器7’、低通滤波器8’和IF放大器9’的通路为I信道信号通路。
控制部分11控制每个部分，控制部分11处理作为比较器10输出的解码数据，控制PLL部分5、显示报知部分12的控制，以通知用户收到数据。在本发明中，基准时钟信号振荡器13的输出为PLL部分5的基准时钟信号并共同地作为控制部分11的控制系统操作时钟信号。
在这种结构中，由天线1接收所要的信号并由放大器2加以放大。随后由滤波器3除去所要信号之外的干扰信号。所要的信号分别加到Q信道和I信道的每个混频器7和7’上。
另一方面，由PLL部分5控制VCO4。PLL部分5根据由控制部分11所设定的分频数据进行工作。VCO4在PLL部分5的控制下以预定频率振荡。VCO4的输出在为Q信道时经移相器6加到混频器7上；而在为I信道上加到混频器7’上。移相器6相移90°而不改变其频率。移相器6和VCO4的输出加到混频器7和7’上作为提取时钟信号。
VCO4的振荡信号频率被设定为所需信号的载波信号频率。提取时钟信号与经各混频器7和7’频移的所需信号混频。这样，就进行频率转换，且混频器7和7’的输出是频移分量，这些频率为中频。高于中频的超高频分量被低通滤波器8和8’去除。滤波后的信号被中频放大器9和9’放大以限制幅度并作为方波信号加到比较器10上。
图2为图1所示直接转换接收机一部分的框图，以用于详细解释接收机的工作。与图1相同的标号被分配给相同的元件。图2各部分a-f的波形图实例示于图3A-3F中。
参照图2和图3A-3F来描述接收信号的解调。假定所要信号a的频偏为COS(ω±Δω)t，如图3A所示。此例表明频偏从+Δω变到-Δω。此信号被分别加到混频器7和7’上。
另外，当VCO4的输出为Sinωt时，由移相器6将信号COSωt加到Q信道的混频器7上。另外，信号Sinωt被加到I信道的混频器7’上。这样，如图3B和3C所示，获得作为低通滤波器8和8’的输出b和c的信号COSΔωt和Sin(±Δωt)。这些信号b和c的各值可从以下方程较易地获得：
COS(ω±Δω)t×COSωt
COS(ω±Δω)t×Sinωt
从此结果中可知在Q信道中，甚至当所要信号的频偏如图3B所示为“+”或“-”时，输出则为一常数COSΔωt。另一方面，在I信道中，当频偏为“+”则获得Sin(+Δωt)，而当频偏为“-”时，则获得Sin(-Δωt)。因此，根据频偏的“+”或“-”，如图3C所示使相位反相。
图3B和3C所示的信号分别被中频放大器9和9’放大。此时，信号的幅度受限，这样，信号就为图3D和3E所示的矩形波。这两个矩形信号被分别加到为比较器的触发器10的数据端和时钟信号端。这样，就可以获得图3F所示的信号。这个波形意味着当频偏为“+”时可获得高电平数据，当频偏为“-”时获得低电平数据。这样，频率数据被转换成电压数据。从而执行解调。
再参考图1，由比较器10解调的数据被加到控制部分11上。当解调后的数据与接收机的呼号一致时，由报知部分12显示接收数据，以通知用户。基准时钟信号发生器13的基准时钟信号被用作控制系统操作时钟信号。另外，基准时钟信号被用作PLL部分5的基准时钟信号。常规上讲，时钟信号发生器产生的两个时钟信号彼此不同。因此，上面提到的问题已经出现。因此，在本发明中，将一个振荡器用在两个时钟信号上。
参照图4来描述PLL部分5的基准时钟信号。图4示出根据本发明第一实施例的直接变换接收机的结构。
VCO4为压控振荡器，并以低通滤波器53的输出的直流电压加以控制。这样，VCO4以所要的频率稳定地振荡起来。VCO4的输出被分频器54分频。分频器54的输出为很低的预定基准频率(通常低至几千赫兹)并被加到相位比较器52上。分频器54根据作为控制部分11的分频数据的分频值g将VCO4的振荡信号分频。
另一方面，由于基准时钟信号发生器13的基准时钟信号具有固定频率，基准时钟信号就被分频器51分频以产生加到相位比较器52的提取时钟信号。分频器51还依作为控制部分11的分频数据的分频值h来加以控制。应当注意，发生器13的基准时钟信号被用作控制部分11的控制系统操作时钟信号。
分频器51和54的输出由相位比较器52在其频率和相位上进行比较并输出一个电压以校正分频器51的输出之间的差。此输出电压被LPF低通滤波器53转换成控制直流电压，并根据控制直流电压完成VCO4的控制。也就是说，如果VCO4的频率高时，控制直流电压降低，而VCO4的频率低时则增加。上述操作被此PLL部分5的反馈环的操作来加以重复，这样，VCO4的输出被锁定到所要频率上。
PLL部分5工作在这种方式，即通过对基准时钟信号发生器13基准时钟信号分频所获得的信号的频率与分频器54的输出信号的频率一致。因此，当加到分频器54的分频值g改变后，VCO4的频率则改变。此分频值g是预先设定或存储在控制部分11中的。对每个寻呼机的设定或写入就变得容易起来。
例如，假定基准时钟信号即基准时钟信号发生器13的输出为10MHz，则分频器51和54的输出为5KHz,VCO4的振荡信号为100MHz，这使随后的预先写入或设定在控制部分11中的分频数据足够。
分频器51的分频值=10MHz/5KHz=2000；
分频器54的分频值=100MHz/5KHz=20000。
另外，假定基准时钟信号为10MHz，分频器51和54的输出为5KHz,VCO4的振荡信号则为100.025MHz。
分频器51的分频值h=10MHz/5KHz=2000；
分频器54的分频值g=100.25MHz/5KHz=20005。
通过将分频值设定到20005，它可以使VCO4在比分频值为20000时高25KMz的频率振荡。以此方式，仅通过改变分频值就可以设定所要信号的频率改变。
图5为方框图，示出根据本发明第二实施例的直接转换接收机的结构。图5中的与图1或4中相同的元件以相同的标号表示。下面描述与图4中的元件不同的元件。基准时钟信号发生器13的基准时钟信号并非用作原来的那样，即不是用作控制部分11的控制系统工作时钟信号。代之以其频率为被分频器51分频的频率下的时钟信号j被用作控制部分11的控制系统工作时钟信号。作为分频器51的输出，示出了两种输出i和j。输出i是根据控制部分11所提供的预定分频值h来获得的，并且用作PLL部分5的基准时钟信号。这与图4的实例中的情况相同。
另外，分频器51的选频值m被适当地选择，这样可以获得控制部分11的控制系统工作时钟信号j。根据来自选频部分14的控制信号K，选择和控制选频值。此时，分频器51为级联的触发器结构。因此，根据所输出的时钟信号，可以改变选频值m。这样，可以根据级联的触发器所选的输出来确定控制系统工作时钟信号j。
这样，控制信号K从控制部分11输出到选频部分14，并根据此控制信号K由分频值选择部分14产生所要的选频数据m。结果，完成了控制部分11的控制系统工作时钟信号j的频率设定。选频部分14配给两种频率，并根据控制部分11的控制信号K来指定频率之一，这样，控制系统工作时钟信号j的谐波并不干扰所要的信号。
以此方式，为什么可以选择诸如两个时钟信号频率的两个选频数据之一的原因就是要改进无线特性并降低电流消耗。一般来讲，用于控制部分11的LSI随着控制系统工作时钟信号的增加而消耗更多的电流。实际上，在上述实例中所给的10MHz从电流消耗观点来看是太高了。因此，如果对基准时钟信号分频，使LSI工作在较低的频率下，电流消耗就可以较少。
如上所述，如果选频部分14能选择两种频率之一，且所选的频率不干扰所要的信号，则可以防止无线特性的劣化。因此，可以通过选频部分14选择两种频率之一。结果，就可以为所要信号的频率选出较好的频率。另外，控制部分11根据具有选定频率的控制系统工作时钟信号j工作。以此方式，在抑制电流消耗的同时，完成图4所示实例的相同效果。
此外，选频部分14能选择四种选频数据，其中两个对应较低频率的，而另两个对应于较高频率的。此时，效率被进一步提高。通常，寻呼机的控制系统用两个控制系统工作时钟信号。一个是定时时钟信号以对所要信号定时，并且为较低频的时钟信号，而另一个为系统时钟信号，以进行高速处理并显示所接收的数据，并且为较高频率的时钟信号。
当控制系统根据定时时钟信号工作时，电流消耗较小，并且当控制系统根据系统时钟信号工作时，电流消耗较大。如果系统时钟信号的频率与定时时钟信号的频率一样小，用户接口将非常慢，这样，寻呼机就不能成为一个产品。因此需要两种用于控制系统的时钟信号。
如上所述，如果选频部分14能选择四种选频数据的两种，即两个较低频定时时钟信号和两个较高频系统时钟信号中的两种，这样就可以低电流消耗的高速用户接口来实现寻呼机。此时，为什么对每个定时时钟信号和系统时钟信号提供两个选频数据的原因就在于可以选择不与所要信号发生干扰的频率。
应当注意，选频部分14按这种方式构造，即选频部分14不同于控制部分11的控制信号K以产生选频数据m。根据选频数据m确定分频器51的分频。时钟信号j从分频器51的触发器级输出，它是根据如上所述的选频数据m来选定的。
如上面所提到的，在传统的实例中，彼此独立地提供PLL合成器的基准时钟信号和控制系统工作时钟信号的控制系统工作时钟信号。但在本发明中，两个时钟信号都是从单一基准时钟信号中产生的。因此本发明可降低成本并使产品的体积小。另外还可以在无线特性方面获得巨大的影响。通常来说，无线装置上不希望有噪声以降低接收特性。但除了来自外界的噪声外，接收机本身也存在噪声。来自接收机之外的噪声对所要信号的干扰不能防止，但至少需要防止接收机本身所产生的噪声。此噪声会大大地影响接收机的接收灵敏度。
当时钟信号经过非线性元件(诸如晶体管)后，甚至在时钟信号本身的频率较低时，其谐波的产生将扩展到频率的两倍、三倍、甚至成千上万倍。当这些谐波的频率等于或接近所要信号的频率时，接收特性就变差。在传统的实例中，由于两种时钟信号独立地存在，这就存在两种不同的频率分量，接收特性会主要由于谐波而劣化。
但在本发明中，由单一基准信号产生PLL部分的基准时钟信号和控制系统工作时钟信号。因此，谐波的影响至少可以减少一半，接收特性可得到提高。此外，由于共同的时钟信号被分频以产生控制系统工作时钟信号，可以选择不使接收特性变差的多个频率其一。因此，在保持无线特性的同时，可实现低电流消耗。
如上所述，根据本发明，PLL合成器的基准时钟信号也用作控制系统工作时钟信号。因此可以实现体积小、重量轻、价格低的条件。另外，谐波分量的产生也可被抑制到不影响接收特性的程度，并且可以改进接收特性。
另外，根据本发明，经过基准时钟信号分频所获得的时钟信号被用作控制系统工作时钟信号，并且可以自由地选择分频值。因此，可以很方便地选择时钟信号频率，使谐波并不影响所要的信号。此外，可以选择选频数据，这样可以获得低频时钟信号和高频时钟信号。因而可以实现其中有两种控制系统的时钟信号频率的寻呼机，这可使寻呼机在低速工作和高速工作。因此，可以较低的功率来实现具有良好用户接口特性的寻呼机。