用于消除失真的装置和方法.pdf

譬如电视信号接收器的一种装置(100)能够消除非线性失真，譬如当执行数字信号处理时画面载波中的二次谐波失真。根据示例性实施例，装置(100)包括用于提供数字信号的数字信号源(50)以及用于数字处理数字信号以便产生数字处理信号的数字信号处理器(60)。处理器(60)包括用于从数字信号中消除非线性失真的失真消除电路(600B)。

1.  一种装置(100)，包含：
数字信号源(50)，用于提供数字信号；
处理装置(60)，用于处理所述数字信号以便产生数字处理信号；以及
其中所述处理装置(60)包括用于从所述数字信号中消除非线性失真的失真消除装置(600B)。

2.  根据权利要求1所述的装置(100)，其中所述非线性失真包括画面载波的二次谐波失真。

3.  根据权利要求1所述的装置(100)，其中所述数字信号源包括用于将模拟信号转换成所述数字信号的模数转换装置。

4.  根据权利要求3所述的装置(100)，进一步包含：
调谐装置(20)，用于调谐RF信号以便产生IF信号；
滤波装置(30)，用于滤波所述IF信号以便产生滤波IF信号；以及
放大装置(40)，用于放大所述滤波IF信号以便产生所述模拟信号，并将所述模拟信号提供到所述模数转换装置(50)。

5.  根据权利要求4所述的装置(100)，其中所述非线性失真是从所述模数转换装置(50)和所述放大装置(40)的至少一个中产生的。

6.  根据权利要求1所述的装置(100)，其中所述失真消除装置(600B)包括可编程移相装置(612)，该装置用于执行移相功能以便启动所述数字处理信号的产生。

7.  一种用于消除非线性失真的方法(400)，包括步骤：
接收数字信号；
处理所述数字信号以便产生数字处理信号；以及
其中所述处理步骤包括从所述数字信号(450)中消除非线性失真。

8.  根据权利要求7所述的方法(400)，其中所述非线性失真包括画面载波的二次谐波失真。

9.  根据权利要求7所述的方法(400)，进一步包括将模拟信号转换为所述数字信号(440)的步骤。

10.  根据权利要求9所述的方法(400)，进一步包括步骤：
调谐RF信号以便产生IF信号(410)；
滤波所述IF信号以便产生滤波IF信号(420)；以及
放大所述滤波IF信号以便产生所述模拟信号(430)。

11.  根据权利要求10所述的方法(400)，其中所述非线性失真是从所述转换步骤(440)和所述放大步骤(430)的至少一个中产生的。

12.  根据权利要求7所述的方法(400)，其中从所述数字信号(500)中消除所述非线性失真的所述步骤包括执行移相功能以便启动所述数字处理信号的产生。

13.  一种电视信号接收器(100)，包含：
数字信号源(50)，用于提供数字信号；
处理器(60)，用于以处理所述数字信号以便产生数字处理信号；以及
其中所述处理器(60)包括用于从所述数字信号中消除非线性失真的失真消除电路(600B)。

14.  根据权利要求13所述的电视信号接收器(100)，其中所述非线性失真包括画面载波的二次谐波失真。

15.  根据权利要求13所述的电视信号接收器(100)，其中所述数字信号源包括用于将模拟信号转换为所述数字信号的模数转换器(50)。

16.  根据权利要求15所述的电视信号接收器(100)，进一步包含：
调谐器(20)，用于调谐RF信号以便产生IF信号；
滤波器(30)，用于滤波所述IF信号以便产生滤波IF信号；以及
放大器(40)，用于放大所述滤波IF信号以便产生所述模拟信号并将所述模拟信号提供到所述模数转换器(50)。

17.  根据权利要求16所述的电视信号接收器(100)，其中所述非线性失真是从所述模数转换器(50)和所述放大器(40)的至少一个中产生的。

18.  根据权利要求13所述的电视信号接收器(100)，其中所述失真消除电路(600B)包括用于执行移相功能以便启动所述数字处理信号的产生的可编程移相器(612)。

19.  一种用于消除失真的方法，包含：
产生代表倒置失真量的第一数字信号；以及
使用所述第一失真信号以便从第二数字信号中消除失真。

20.  根据权利要求19所述的方法，其中所述产生步骤包括：
产生移相数字信号以响应所述第二数字信号；以及
使用所述移相数字信号以便产生所述第一数字信号。

用于消除失真的装置和方法
相关申请的交叉引用
本申请要求2004年5月20日向美国专利和商标局提交的第60/572,998号临时申请的优先权和所有产生的权益。
技术领域
本发明一般涉及失真消除技术，更具体地涉及一种能够消除非线性失真的装置和方法，非线性失真譬如当执行数字信号处理时画面载波中的二次谐波失真。
背景技术
信号失真可以不利地影响譬如电视信号接收器的装置的操作。这种失真可归于各种源头。例如，信号失真可以归于某种模拟放大器的非线性影响，和/或归于将信号从模拟格式转换为数字格式的处理。因此，在譬如电视信号接收器的执行模拟和数字两种信号处理的装置中，信号失真可以是重大问题。
当将信号从模拟格式转换为数字格式时，作为外差作用(heterodyning)的结果，信号失真可以转换成有害频率，该外差作用当模数转换器的时钟频率小于正转换的输入信号的频率时出现。例如，电视信号接收器的调谐器可以在其输出端产生具有45.75MHz频率的画面载波和具有41.25MHz频率的声音载波。例如，在调谐器之后信号通路中的模数转换器可以使用譬如25.1429MHz的较低时钟频率，以便满足接收器的特定设计约束。在这个例子中，由于模数转换器的时钟频率小于要转换的输入载波信号的频率，外差作用发生以及在模数转换器的输出端的画面载波频率映射到(map to)4.5358MHz，而在模数转换器的输出端的声音载波频率映射到9.0358MHz。通常，模数转换器的输出频率等于两倍其时钟频率减去正转换的输入信号的频率。
在上面的例子中，即使模数转换器的线性比较好，还是有一些非线性失真出现在它的输出信号中。例如，可注意到，4.5358MHz画面载波频率的二次谐波是9.0716MHz，9.0716MHz高出9.0358MHz声音载波频率35.8kHz。其结果是，当执行音频处理时，这个35.8kHz频率存在，并且可能因此在L-R音频信号中引起问题，包括带内音频节拍(in-band audio beat)。此外，如果在调谐器输出端画面载波频率具有偏移，那么35.8kHz频率可能移动到音频频谱中的更敏感频率。即使二次谐波相对于画面载波可以是-60dB，这可以转换为相对于声音载波的-40dB。因此，在这种情况下的可接受失真等级可能相对较低。
直到此时，还没有适当解决下述问题，该问题是处理譬如由如上所述的模数转换器产生的非线性失真的失真。因此，需要一种当执行数字信号处理时能够消除这种失真的装置和方法。本发明解决这些和/或其他问题。
发明内容
依据本发明一方面，公开了一种能够消除非线性失真的装置。根据示例性实施例，该装置包含用于提供数字信号的数字信号源，以及用于处理数字信号以便产生数字处理信号的处理装置。该处理装置包括用于从数字信号中消除非线性失真的失真消除装置。
依据本发明另一方面，公开了一种用于消除失真的方法。根据示例性实施例，该方法包含步骤：接收数字信号，以及处理该数字信号以便产生数字处理信号。该处理步骤包括从数字信号中消除非线性失真。
依据本发明又一方面，公开了一种电视信号接收器。根据示例性实施例，该电视信号接收器包含用于提供数字信号的数字信号源，以及用于处理数字信号以便产生数字处理信号的处理器，。该处理器包括用于从数字信号中消除非线性失真的失真消除电路。
附图说明
参考下面结合附图的本发明实施例描述，本发明的上面提及的和其他特性和优点以及实现方式将变得更显而易见并且本发明将更容易理解，其中：
图1是根据本发明示例性实施例的装置的方框图；
图2是提供根据本发明示例性实施例的图1的IF处理块进一步详情的图解；
图3是提供根据本发明示例性实施例的图2的AGC和失真消除块进一步详情的图解；
图4是说明根据本发明示例性实施例的步骤的流程图；
在此展示的范例说明了本发明实施例，并且这些范例不是作为在任何方面限制本发明范围构造的。
具体实施方式
现在参考附图，更具体地参考图1，图1示出了根据本发明示例性实施例的装置100的方框图。如图1所示，装置100包括譬如信号接收元件10的信号接收装置、譬如调谐器20的调谐装置、譬如声表面波(SAW)滤波器30的滤波装置、譬如放大器40的放大装置、譬如模数转换器(ADC)50的模数转换装置、以及譬如IF处理块60的中频(IF)处理装置。上面的图1中的元件的一些可以使用集成电路(IC)实现，并且例如一些元件可以在一个或多个IC中包括。为了描述清楚，在图1中不示出与装置100相联系的某些传统元件，譬如某些控制信号、电源信号、时钟信号和/或其他元件。根据示例性实施例，将装置100实现为电视信号接收器，但是也可以将其实现为另一种类型的装置或设备。
信号接收元件10用于从譬如地面、电缆、卫星、因特网和或其他信号源的一个或多个信号源接收RF信号。根据示例性实施例，将信号接收元件10实现为天线，但是也可以将其实现为譬如输入终端和/或其他元件的任何类型的信号接收元件。
调谐器20用于执行信号调谐功能。根据示例性实施例，调谐器20从信号接收元件10接收RF输入信号，并通过滤波和下变频(即，单或多级下变换)RF输入信号来执行信号调谐功能以便因此产生IF信号。RF输入信号和IF信号可以包括音频、视频和/或数据内容，并且可以是模拟调制方案(例如：NTSC、PAL、SECAM等)和/或数字调制方案(例如：ATSC、QAM等)。根据示例性实施例，调谐器20在其输出端产生具有45.75MHz载波频率的画面载波和具有41.25MHz载波频率的声音载波。还根据示例性实施例，调谐器20从IF处理块60接收启动RF AGC功能的RF AGC信号。
SAW滤波器30用于滤波从调谐器20提供的IF信号以便因此产生滤波的IF信号。根据示例性实施例，SAW滤波器30包括一个或多个单独的SAW滤波器，这些SAW滤波器从调谐器20提供的IF信号中消除不希望的、临近信道能量的大部分以便产生滤波IF信号。
放大器40用于放大从SAW滤波器30提供的滤波IF信号以便因此产生放大IF信号。根据示例性实施例，放大器40从IF处理块60接收启动IF AGC功能的IF AGC信号。由于放大器40的非线性影响，非线性失真可能出现在由放大器40产生的放大IF信号中。
ADC 50用于执行模数转换功能。根据示例性实施例，ADC 50将从放大器40提供的放大IF信号从模拟格式转换为数字格式以便因此产生数字IF信号。根据这个示例性实施例，ADC 50(以及它后面的数字处理)的时钟频率是25.1429MHz，但是也可以使用其他时钟频率。由于ADC 50的时钟频率小于从放大器40提供的放大IF信号的频率，外差作用发生。其结果是，ADC50输出端的画面载波频率映射到4.5358MHz，而ADC 50输出端的声音载波频率映射到9.0358MHz。通常，ADC 50的输出频率等于两倍其时钟频率减去正转换的输入信号的频率。由于上述外差作用，可能有一些附加非线性失真出现在从ADC 50产生的数字IF信号中。例如，4.5358MHz画面载波频率的二次谐波是9.0716MHz，9.0716MHz高出9.0358MHz声音载波频率35.8kHz。其结果是，当执行音频处理时，这个35.8kHz频率可能出现并且可能因此在L-R音频信号中引起问题，包括带内音频节拍。此外，如果在调谐器输出端画面载波频率具有偏移，那么35.8kHz频率可以移动到音频频谱中的更敏感频率。正如此后将要描述的，本发明能够通过数字信号处理消除这种非线性失真。
IF处理块60用于执行各种IF处理功能。根据示例性实施例，IF处理块60处理从ADC 50提供的数字IF信号以便因此产生各种数字处理信号。正如此后将要描述的，IF处理块60包括失真消除电路，该电路从ADC 50提供的数字IF信号中消除非线性失真。在这种方式下，本发明有利地避免了与非线性失真相联系的问题，譬如在此前描述的L-R音频信号中的带内音频节拍。
现在参考图2，图2示出了提供根据本发明示例性实施例的图1的IF处理块60的进一步详情的图解。如图2所示，数字IF处理块60包含譬如AGC和失真消除块600的自动增益控制(AGC)和失真消除装置、譬如前端滤波器640的前端滤波装置、譬如PLL 680的锁相环(PLL)装置、譬如自动微调(AFT)块720的微调装置、譬如视频检测器和滤波器760的视频检测和滤波装置、譬如微增益调节块800的微增益调节装置、譬如AGC检测器840的AGC检测装置、譬如数模转换器(DAC)880的数模转换装置、譬如音频检测器和滤波器920的音频检测和滤波装置、以及譬如宽带音频块960的宽带音频装置。可以使用IC将图2的上面元件实现，并且例如可以将一些元件包括在一个或多个IC上。尽管没有特别示出，图2的元件依据时钟信号计时，根据示例性实施例的该时钟信号具有25.1429MHz频率。根据本发明也可以使用其它时钟频率。另外在图2中，根据示例性实施例每根信号线上的数字代表每个信号的位宽度。“*”符号指示信号是无符号的。
AGC和失真消除块600用于执行AGC和失真消除功能。根据示例性实施例，AGC和失真消除块600接收并处理从ADC 500提供的10-位数字IF信号(IF_IN)以便因此产生10-位数字处理IF信号。如图2所示，AGC和失真消除块600执行其功能以响应包括10-位DIGAGC信号、4-位NONLIN_PHASE信号、和8-位NONLINEARITY信号的特定控制信号。将在此后参考图3提供关于这些控制信号以及AGC和失真消除块600的操作的进一步详情。
前端滤波器640用于执行前端滤波功能。根据示例性实施例，前端滤波器640处理从AGC和失真消除块600提供的10-位数字处理IF信号以便因此产生三个数字滤波信号，即P_FILTER信号、S_FILTER信号、和VSB_FILTER信号。如图2所示，这些滤波信号的每个都是12-位数字信号。P_FILTER信号是窄带通滤波信号，中心位于画面载波。S_FILTER是窄带通滤波信号，中心位于声音载波。VSB_FILTER信号是在画面载波附近具有特定残留斜率以及高于色度子载波频率的近似平坦通带的残留边带信号。换句话说，VSB_FILTER信号是具有残留边带滤波的合成视频信号。
PLL 680用于产生同相和正交画面子载波信号。根据示例性实施例，PLL680产生10-位同相画面子载波信号I_SUBCARRIER和10-位正交画面子载波信号Q_SUBCARRIER，以响应从前端滤波器640提供的12-位P_FILTER信号。具体地，P_FILTER信号驱动PLL 680以便启动由IF处理块60的其它元件使用的正弦I_SUBCARRIER和Q_SUBCARRIER信号的产生，正如在此后将要描述的。此外根据示例性实施例，PLL 680用于产生19-位频率误差信号，该频率误差信号代表PLL 680中的检测频率误差。
AFT块720用于控制自动微调功能。根据示例性实施例，AFT块720产生8-位AFT信号以响应从PLL 680提供的19-位频率误差信号，并把8-位AFT信号提供到处理器(在图中未示出)以便因此控制自动微调功能。
视频检测器和滤波器760用于执行视频检测和滤波功能。根据示例性实施例，视频检测器和滤波器760把12-位VSB_FILTER信号与12-位I_SUBCARRIER信号相乘，并滤波结果乘积信号以便消除声音和不希望的临近信道能量并因此产生12-位滤波视频信号。
微增益调节块800用于执行微增益调节功能。根据示例性实施例，微增益调节块800执行微增益调节功能以响应经由集成电路间(IIC)的总线提供的5-位FINE_VID_ATTEN信号以便因此产生10-位VIEDO信号。应用电路设计者可以选择FINE_VID_ATTEN信号的值作为设计选择内容并将其编程到装置100的非易失性存储器中(在图中未示出)。
AGC检测器840用于执行AGC检测功能。根据示例性实施例，AGC检测器840执行AGC检测功能以响应包括8-位RFAGC_OFFSET信号、6-位RFAGC_GAIN信号、8-位IFAGC_OFFSET信号、6-位IFAGC_GAIN信号、8-位DIGAGC_OFFSET信号、和6-位DIGAGC_GAIN信号的各种RF和IFAGC信号。将上面提及的信号经由IIC总线提供到AGC检测器840，并且使用这些信号以便产生10-位RFAGC信号、10-位IFAGC信号、和10-位DIGAGC信号，这些信号控制RF和IF AGC功能的环路增益和偏移(即，延迟点)。应用电路设计者可以选择上面提及信号的值作为设计选择内容并将其编程到装置100的非易失性存储器中(在图中未示出)。
DAC 880用于执行数模转换功能。根据示例性实施例，DAC 880分别将10-位RFAGC信号和10-位IFAGC信号转换为模拟RFAGC_NTSC信号和模拟IFAGC_NTSC信号。如图1所示，分别把RFAGC_NTSC信号和IFAGC_NTSC信号提供到调谐器20和放大器40，以便因此提供RF和IF AGC功能。例如，可以将DAC 880实现为二进制速率乘法器。
音频检测器和滤波器920用于音频检测和滤波功能。根据示例性实施例，音频检测器和滤波器920将12-位S_FILTER信号与12-位Q_SUBCARRIER相乘，并滤波结果乘积信号以便因此产生代表4.5MHz声音子载波的12-位滤波音频信号。
宽带音频块960用于产生宽带音频信号。根据示例性实施例，宽带音频块960产生16-位宽带音频信号以响应从音频检测器和滤波器920提供的12-位滤波音频信号。
参考图3，图3示出了提供根据本发明示例性实施例的图2的AGC和失真消除块600的进一步详情的图解。如图3所示，AGC增益和失真消除块600包含譬如AGC电路600A的AGC装置和譬如失真消除电路600B的失真消除装置。图3的AGC电路600A包含譬如过程(course)增益调节块601的过程增益调节装置、譬如限幅器602的限幅装置、譬如D类触发器603的第一触发器装置、譬如加法器604的加法装置、譬如截断器(truncator)605的截断装置、譬如D类触发器606的第二触发器装置、譬如乘法器607的第一乘法装置、譬如除法器608的第一除法装置、譬如D类触发器609的第三触发器装置、譬如D类触发器610的第四触发器装置、和譬如D类触发器611的第五触发器装置。图3的失真消除电路600B包含譬如可编程移相器612的可编程移相装置、譬如绝对值块613的绝对值装置、譬如除法器614的第二除法装置、譬如LUT 615的查找表装置(LUT)、譬如D类触发器616的第六触发器装置、譬如乘法器617的第二乘法装置、譬如除法器618的第三除法装置、譬如加法器619的第二加法装置、譬如除法器620的第四除法装置、譬如限幅器621的第二限幅装置、和譬如D类触发器622的第七触发器装置。尽管没有清楚示出，图3的元件依照时钟信号计时，根据示例性实施例该时钟信号具有25.1429MHz频率。根据本发明也可以使用其它时钟频率。此外在图3中，根据示例性实施例每根信号线上的数字代表每个信号的位宽度。“*”符号指示信号是无符号的。
过程增益调节块601用于执行过程增益调节功能。根据示例性实施例，过程增益调节块601接收并处理从ADC 50(参见图1)提供的10-位IF_IN信号以响应10-位DIG_AGC信号的3个最高有效位(MSB)以便因此产生14-位输出信号。应用电路设计者可以选择10-位DIG_AGC信号的值作为设计选择内容，并将其编程到装置100的非易失性存储器(在图中未示出)中。将10-位DIG_AGC信号经由IIC总线提供到AGC电路600A。根据该示例性实施例，过程增益调节块601依据下面的表1产生14-位输出信号，在表中“X”代表“无关”条件。