一种多通道数据测试方法 【技术领域】
本发明涉及一种高效的测试方法，尤其涉及通讯领域中与数字器件相关的单通道，多通道大量数据的测试。
背景技术
一般通讯领域，在与数字器件相关的测试和设计中，会有大量数据要求测试，以找出每个待测通道输入信号和输出信号之间的响应曲线。尤其是与DAC(digital-to-analog converter)器件相关的通道的曲线测试。由于输入信号是与多位二进制相关的“0”，“1”信号的排列组合，可能的输入信号的情形复杂繁多。而一般人们希望的最佳的测试是尽可能花费较短的时间，又能彻底掌握这类通道地全部可能的输入信号条件下的输出响应的测试数据。
目前的测试方法只是两者之间的平衡。要么对待测响应数据进行筛选抽样，舍弃部分可能性，只对其中部分输入信号的情形进行输出响应数据的测试，通道特性仅由这部分测试数据结果推测得出，难以得出全面详实的信息；要么就要花费很长的时间，对每个待测通道的每一种可能的数字状态进行逐个的设置输入和测试输出的记录，这个工作量可能会是非常巨大和枯燥的。
现有的专利有申请号为01133014的专利，该专利申请人是三菱电机株式会社；菱电半导体系统工程株式会社的森长也；山田真二和船仓辉彦，他们于2001年9月13日申请了名称为《半导体集成电路的测试装置及半导体集成电路的测试方法》的专利，专利公开号是1354503。也与D/A转换电路的测试方法相关，它是一种能以高精度、高速度对具有A/D和D/A转换电路的混合信号型半导体集成电路进行测试的测试装置。将测试辅助装置设置在安装了被测试半导体集成电路的测试电路基板附近，在该测试辅助装置中，设有对被测试半导体集成电路的A/D转换电路供给模拟测试信号并对其D/A转换电路供给数字测试信号的数据电路、存储来自被测试半导体集成电路的测试输出的测定数据存储器、及对该测定数据存储器的存储数据进行分析的分析部。
这个专利解决了含D/A转换电路的测试中，测试数字信号的供给，测试数据的存储，并提供相关的分析部。但该专利并未就大量可能的含D/A转换的电路的测试给出相关的快捷准确的测试思路和方法。
【发明内容】
本发明目的是为了克服现有通道曲线测试技术中难以短时间内取得所有详实数据的缺点，解决现有技术中存在的测试投入时间与测试数据全面获取之间的矛盾问题。
本发明提供的一种高效测试方法的步骤如下：
1.根据被测数字器件的性能参数，将计算机并口或串口线一一对应地连接到需要进行输入控制的相关数字器件的受控管脚；
2.将每个通道所有可能的数字状态下计算机并口需要发送的二进制数字信息收集，形成控制计算机并口输出信息的数据文件；
3.输入步骤2形成的数据文件，利用计算机并口或串口，运行相关计算机送数软件进行数字器件每一状态的送数设置；
4.并行记录各通道各状态的待测响应参数数值。
本发明测试方法克服了常规抽样测试数据不全的缺陷，对每一种可能的数字状态进行测试记录。打破常规测试中，设置一个状态或一个通道后记录该数据的点测局限，采用多通道所有可能的数字状态同时利用计算机并口完成设置，数据记录随时可并行完成。
【附图说明】
图1是本发明测试方法所使用的硬件部分的连接框图。
图2是本发明测试方法的流程图。
图3是本发明实施例示意图。
图4是本发明实施例中接收通道1，2，3，4的输入控制电压图。
图5是本发明实施例中接收通道1，2，3，4的输入控制电压和对应输出电压曲线图。
图6是本发明实施例中接收通道1，2，3，4的输入控制电压和对应输出电压曲线图。
图7是本发明实施例中发射通道1，2，3，4的输入控制电压图。
图8是本发明实施例中发射通道1，2，3，4的输入控制电压放大图。
图9是本发明实施例中发射通道1，2，3，4的输入控制电压与输出信号强度图。
【具体实施方式】
下面结合附图对技术方案的实施作进一步的详细描述是本专利实施例中
如图1所示，硬件部分由待测件，计算机，相关测试仪表，测试记录仪表组成。
如图2所示，以下是本发明测试方法主流程的处理步骤：
第一步，如框21所示，根据相关的通道设计信息和测试时计算机并口线与待测通道的连接方式，给出测试任一通道(如第i个通道)的任一数字状态(如第j个数字状态)时，计算机并口需要发送的二进制数值(如00110011)。
第二步，如框22所示，形成输入数据文件。给出多通道(如4个通道)中，所有可能的数字状态下(如每个通道有125个数字状态)计算机并口需要发送的二进制数字信息，形成控制计算机并口输出信息的数据文件。
信息输入的顺序可以根据需要选择以下两种方式之一：
方式一：通道1第1种状态，通道1第2种状态，……通道1最后1一种种状态；通道2第1种状态，通道2第2种状态，……通道2最后1一种种状态；……，最后一个通道第1种状态，最后一个通道第2种状态，……最后一个通道最后一种状态。
方式二：通道1第1种状态，通道2第1种状态，……，最后一个通道第1种状态；通道1第2种状态，通道2第2种状态，……最后一个通道第2种状态；……，通道1最后1一种种状态；通道2最后1一种种状态；……，最后一个通道最后一种状态。
第三步，如框23所示，按照相关所有相关数字器件的资料，将计算机并口或串口线一一对应地连接到需要进行输入控制的相关数字器件的受控管脚。
第四步，如框24所示，输入上述第二步形成的数据文件，利用计算机并口或串口，运行相关计算机送数软件进行数字器件每一状态的送数设置。
第五步，如框25所示，并行记录各通道各状态的待测响应参数数值。可根据待测参数特性选用相关仪表软驱，直接存储测试数据；或调整并口送数软件送数速度，手工记录相关测试数据。
采用本发明所述方法，与现有技术相比，取得了明显的进步，达到了短时间获取所有可能数据的良好效果，大大节省了测试耗费的时间，有效地提高了测试工作效率，尤其适用于多通道大数据量的测试。
如附图3所示是本专利实施例。一个含4路发射和4路接收的射频收发信单元，有1个IC芯片给出了这8路含DAC器件通路的控制电压，对于接收的1，2，3，4路通路我们需要了解不同控制电压下，RSSI指示对应的电压大小；对于发射的5，6，7，8路通路，需要了解在不同控制电压下，通道输出射频信号值的大小；DAC器件可以使控制电压的值从0V到5V变化，步进为1/255V。
要完成这样一个测试，每路的控制电压可能性有256钟，8路共有256×8种，要花尽可能少的时间完成测试，按本发明测试的技术方案如下：
利用计算机并口控制相关IC的3个输入管脚(图中的CLK时钟管脚，图中的DATA数据管脚，图中的LE使能管脚)，使IC的8路输出管脚(图中的U1-U8)按先U1再U2，U3...，U8的顺序依次输出每路256种控制电压，调整计算机送数的时间周期，利用示波器或万用表记录下每个通道的输出数据。附图4中的斜线就是本例中示波器记录下来的接收通道1的输入控制电压，附图5是示波器记录下来的接收通道1的输入控制电压(图中上升斜线)和对应输出电压(图中下降曲线)。接收通道2，3，4的测量与通道1类似。附图6是用根据上述测试结果绘制的接收通道1，2，3，4输入与输出关系曲线图。附图7是本例中示波器记录下来的发射通道5的输入控制电压，附图8所示是放大后的效果，为了能准确读出通道输出的射频信号的大小，所以选择控制顺序不象接收通道那样是从0到5V每次递增1/255V；而是按照0V，5*128/255V，5*1/255V，5*129/255V，5*2/255V，5*130/255V，5*3/255V，...，5*127/255V，5*255/255V；这样一大一小地间隔送数，可以在频谱仪上清楚地看到信号的变化，及时记录下来每种情况下射频输出信号的大小。发射通道6，7，8的测量与通道5类似。附图9就是本例中实测的发射通道5，6，7，8在不同输入控制电压时输出的信号强度值。
使用上述方法完成这8个通路256×8个数据点的测试，只需要几分钟时间。大大提高了测试效率，可使在较短的时间内掌握全部通道的所用可能状态的响应特性，起到事半功倍的效果。