半导体存储装置.pdf

基准单元输出存储单元的数据读取电流的基准电流。在非易失性存储单元中存储根据该基准电流的修整数据。标准电流发生器输出根据该修整数据调节其电流量的标准电流。电流比较器将该标准电流与基准电流进行比较。基于所述电流比较器的比较结果，通过基准单元调节器来调节来自所述基准单元的基准电流的输出。

1、  一种半导体存储装置，包括：
存储单元；
基准单元，用于输出所述存储单元的数据读取电流的基准电流；
非易失性存储单元，用于根据所述基准电流来存储修整数据；
标准电流发生器，用于输出标准电流，其中电流量根据所述修整数据来进行调节；
电流比较器，用于将所述标准电流与所述基准电流进行比较；和
基准单元调节器，用于基于所述电流比较器的比较结果，来调节来自所述基准单元的基准电流的输出。

2、  如权利要求1所述的半导体存储装置，其中所述基准单元调节器通过重写所述基准单元的阈值电压，来调节所述基准电流的输出。

3、  如权利要求1所述的半导体存储装置，其中所述基准单元具有等同于所述存储单元的结构，以输出所述基准电流。

4、  如权利要求1所述的半导体存储装置，进一步包括AD转换器，用于将所述基准电流转换为数字值，其中所述非易失性存储单元将该数字值存储为修整数据。

5、  如权利要求1所述的半导体存储装置，进一步包括调节必要/不必要判断器，用于根据所述电流比较器的比较结果，来判断所述基准单元的调节是否必要，其中所述基准单元调节器基于该调节必要/不必要判断器的判断结果，来调节所述基准单元。

6、  如权利要求1所述的半导体存储装置，其中所述基准单元调节器基于所述电流比较器的比较结果或外部输入信号，来调节所述基准单元。

7、  如权利要求1所述的半导体存储装置，进一步包括数据校正器，用于根据所述标准电流和基准电流的温度特性，来校正所述修整数据。

8、  如权利要求7所述的半导体存储装置，其中所述数据校正器根据所述标准电流和基准电流的多个温度范围的温度特性，来校正所述修整数据。

9、  如权利要求1所述的半导体存储装置，进一步包括：
温度检测器，用于检测该半导体存储装置的周围温度；和
数据校正器，用于根据所述温度检测器的检测结果，来校正从所述非易失性存储单元取回的修整数据。

10、  一种半导体存储装置，包括：
振荡器；
时钟比较器，用于将从所述振荡器输出的时钟与基准时钟进行比较；
非易失性存储单元，用于将所述时钟比较器的比较结果存储为所述修整数据；和
频率调节器，用于根据所述修整数据，来调节所述振荡器的时钟频率。

11、  如权利要求10所述的半导体存储装置，其中所述时钟比较器包括：
计数器，用于对所述振荡器输出的时钟的时钟数目进行计数；和
时钟数目比较器，用于计算所述计数器输出的时钟数目与基准时钟数目之间的差值，其中
所述非易失性存储单元将所述时钟数目比较器的计算结果存储为修整数据。

12、  如权利要求10所述的半导体存储装置，其中所述振荡器设置该半导体存储装置的外围电路的驱动时钟。

13、  如权利要求11所述的半导体存储装置，其中所述基准时钟数目从外部输入到该半导体存储装置。

14、  如权利要求10所述的半导体存储装置，其中所述计数器在所述振荡器的任意周期内对时钟数目进行计数，并且该任意周期是可变的。

15、  如权利要求10所述的半导体存储装置，进一步包括数据校正器，用于根据所述振荡器的温度特性，来校正所述修整数据。

16、  如权利要求15所述的半导体存储装置，其中所述数据校正器根据所述振荡器的多个温度范围的温度特性，来校正所述修整数据。

17、  如权利要求10所述的半导体存储装置，进一步包括：
温度检测器，用于检测该半导体存储装置的周围温度；和
数据校正器，用于根据所述温度检测器的检测结果，来校正从所述非易失性存储单元读取的修整数据。

18、  如权利要求10所述的半导体存储装置，其中所述时钟比较器包括相位比较器，用于将所述振荡器输出的时钟的相位与所述基准时钟的相位进行比较，并且
所述非易失性存储单元将该相位比较器的比较结果存储为所述修整数据。

半导体存储装置
技术领域
本发明涉及一种包括电流校正器和频率校正器的半导体存储装置。
背景技术
在常规电压/电流/振荡器电路等的频率修整处理中，外部设备(例如LSI测试器)用来测量电压、电流和频率，而且计算用于将测量结果校正为尽可能接近目标值的值的修整(优化)数据，并在非易失性存储器中对该修整数据进行程序设计。
例如，当制造半导体存储装置时，在每个制造步骤中存在各种参数变化，例如栅氧化层薄膜的厚度、各个部分的尺寸、扩散区中的杂质浓度等等。因此，对于用于设定最佳写入、读取和擦除电势及其他电压的标准电压，存在多种变化。制造过程中的这些变化使得半导体存储装置的实际状态与设计过程中最初预期的半导体存储装置的状态有所不同。为了缓冲半导体存储装置制造过程中的这些变化，在半导体存储装置中执行修整处理(trimming processing)，从而可以对前述电压进行优化。
在这样的修整处理中，例如关于电压的修整，已经提出了这样一种方法，其中不必提供任何专门的检验，并且用于存储修整值的设备变得不再必要，通过监控AD转换器中LSI生成的电压，从而稳定地生成该修整数据。
然而，其中使用常规外部设备的修整方法中的修整数据对于每个芯片而言是专用的随机数据。因此，在由该外部设备同时测量多个芯片的情况下，当执行从非易失性存储器读取的测量/计算/程序时，必须要单独地控制每个芯片。
此外，根据前述所提出的方法，由于每当在基于修整数据的校正之后运行该芯片时必须要执行该校正，因此相应地消耗额外的电流。此外，校正中的分辨能力是不变的，并且不可能灵活地选择校正中所需求的时间量和分辨能力(resolving power)。
发明内容
因此，本发明的主要目的在于提供一种半导体存储装置，能够在芯片内执行修整过程，而不会招致功率消耗的增加以及修整精度的退化。
为了实现前述目的，一种根据本发明的半导体存储装置包括：
存储单元；
基准单元，用于输出所述存储单元的数据读取电流的基准电流；
非易失性存储单元，用于根据所述基准电流来存储修整数据；
标准电流发生器，用于输出标准电流，其中电流量根据所述修整数据来进行调节；
电流比较器，用于将所述标准电流与所述基准电流进行比较；和
基准单元调节器，用于基于所述电流比较器的比较结果，来调节来自所述基准单元的基准电流的输出。
根据前述构造，可以在芯片内部计算电流修整值，以及将该电流修整值存储在所述非易失性存储单元中，并且可以从所述非易失性存储单元中取回该修整数据，以便调节所述基准电流，从而只有在由于热应力等导致所述基准单元退化的情况下，对所述基准单元进行复位。因此，可以将所述基准单元恢复到退化之前的状态。
一种根据本发明的半导体存储装置包括：
振荡器；
时钟比较器，用于将从所述振荡器输出的时钟与基准时钟进行比较；
非易失性存储单元，用于将所述时钟比较器的比较结果存储为修整数据；和
频率调节器，用于根据所述修整数据，来调节所述振荡器的时钟频率。
根据前述构造，可以在芯片内部以高速率计算所述修整数据，并将该修整数据存储在所述非易失性存储单元中，并且其后，基于存储在所述非易失性存储单元中的修整数据，由所述振荡器生成的时钟频率可以不变地保持为特定值。此外，可以根据对频率进行修整所需的精度，来选择用于对时钟数目进行计数的时间量和修整分辨能力。
另外，有可能以这样的方式来构造，其中根据本发明的半导体存储装置还进一步括数据校正器，用于根据所述标准电流、基准电流和振荡器的温度特性，来校正所述修整数据。因此，即使在计算所述修整数据、复位所述基准单元或使用所述振荡器时的温度不同的情况下，也可以实现精确的修整。
根据上述本发明的半导体存储装置，可以在芯片内部实现关于专用于各个芯片的随机修整数据的、在所述非易失性存储器中的测量/计算/编程设计处理。因此，即使在外部设备同时测量多个芯片的情况下，也不必单独地控制各个芯片。
只有当对所述基准单元进行复位时才需要修整校正，而在其后的芯片操作中不必要进行所述修整校正。因此，在实现芯片内部所述修整过程的同时，可以降低电流消耗。
此外，可以灵活地选择校正所需的时间量和分辨能力。因此，在芯片内部实现修整处理的同时，能够以更高的精度实现所述修整处理。
即使在修整处理中必须以更高的频率，并且以高精度来执行修整的情况下，也可以更迅速地计算频率修整值，并且可以实现高速的操作/测试时间降低。
此外，根据本发明，在芯片内部提供校正温度特性的功能。因此，在测试过程和实际使用中的各种温度条件下，都可以实现与没有温度变化时相同的效果。
根据本发明的半导体存储装置可以有效地作为这样的半导体存储装置来应用，它具有芯片内部的自电流修整功能、自频率修整功能和温度校正功能，并且能够以更高的效率和精度来实现修整处理。
附图说明
通过本发明优选实施例的下述说明，本发明的这些和其他目的以及优点将变得清楚。依据本发明的实施，该说明书中未叙述的大量益处将会引起本领域技术人员的关注。在附图中：
图1是根据本发明优选实施例1的半导体存储装置的方框图；
图2是根据本发明优选实施例2的半导体存储装置的方框图；
图3是根据本发明优选实施例3的半导体存储装置的方框图；
图4是根据本发明优选实施例4的半导体存储装置的方框图；
图5是根据本发明优选实施例5的半导体存储装置的方框图；
图6是根据本发明优选实施例6的半导体存储装置的方框图；
图7是根据本发明优选实施例7的半导体存储装置的方框图；
图8是根据本发明优选实施例8的半导体存储装置的方框图；
图9是根据本发明优选实施例9的半导体存储装置的方框图；
图10是根据本发明优选实施例10的半导体存储装置的方框图；
图11是根据本发明优选实施例11的半导体存储装置的方框图；和
图12是根据本发明优选实施例12的半导体存储装置的方框图。
具体实施方式
在下文中，将参照附图对本发明的优选实施例进行描述。
优选实施例1
图1是根据本发明优选实施例1的半导体存储装置的方框图。在图1中，附图标记100表示基准单元，用于输出存储单元的数据读取电流的基准电流。基准单元100具有等同于所述存储单元的结构，并由此输出基准电流。110表示AD转换器，用于将基准单元100的电流量转换为数字值。120表示非易失性存储单元阵列，包括除了用户使用区域以外的修整数据区域，并将基准单元100中电流量的AD转换值存储为修整数据。120将基准单元100在修整数据区域中表示为修整数据。130表示标准电流发生器，用于生成标准电流，其中电流量根据存储在非易失性存储单元阵列120中的修整数据进行调节。140表示电流比较器，用于将标准电流与基准单元100的基准电流进行比较。150表示调节必要/不必要判断器，用于根据电流比较器140的比较结果，来判断基准单元100的调节是否必要。160表示基准单元调节器，用于根据调节必要/不必要判断器150的判断结果或者来自外部设备20的外部输入信号，来调节基准单元100。这些部件100-160被置于作为芯片的存储磁心10中。170表示被置于外部设备20中的电流测量和调节必要/不必要判断器，该电流测量和调节必要/不必要判断单元用于测量基准单元100的基准电流，并基于该测量结果判断调节是否必要。
基准单元100的基准电流通过开关(SW)181的切换，被发送到电流比较器140或开关(SW)182。基准单元100的基准电流通过开关182的切换，被发送到AD转换器110或电流测量和调节必要/不必要判断单元170。开关(SW)183将来自调节必要/不必要判断器150的调节必要指令，或者来自电流测量和调节必要/不必要判断器170的调节必要指令，分别发送给基准单元调节器160。
以下描述根据优选实施例1具有前述构造的半导体存储装置的操作。修整数据的设置
首先，为了将基准单元100的Vt(阈值)电平设置为预定电平，在外部设备20(例如LSI测试器)的电流测量和调节必要/不必要判断单元170中测量基准单元100的电流。前述预定电平是这样的电平，所述存储单元的数据可以判断为“1”或“0”，并设置“1”数据的Vt电平与“0”数据的Vt电平之间的中间值。
电流测量和调节必要/不必要判断器170根据基准单元100的电流测量结果，判断有关基准单元100的调节是否必要。此外，当判断出调节不必要时，电流测量和调节必要/不必要判断器170不执行关于存储磁心10的任何处理；而当判断出调节必要时，电流测量和调节必要/不必要判断器170向基准单元调节器160输出调节指令。
当判断出基准单元100的Vt电平未能达到预定电平时，基准单元调节器160执行调节，以便基于从电流测量和调节必要/不必要判断器170所提供的调节指令，来增大基准单元100的Vt电平。
当判断出基准单元100的Vt电平已经达到预定电平时，AD转换器110将基准单元100的基准电流量数字转换，并将由此获得的数字值作为修整数据提供给存储单元阵列120。存储单元阵列120存储所提供的修整数据。基准单元100的Vt电平是否达到预定电平的判断是由诸如LSI测试器之类的外部设备20、基于与微代码或存储在外部设备20中的预期值进行的比较而作出的。
修整数据的设置
在基准单元100的Vt电平由于热应力等发生退化的情况下，必须要对Vt电平进行复位。以下将描述复位Vt电平的操作。基于存储在存储单元阵列120中的修整数据，调节标准电流发生器130的标准电流，并且在电流比较器140中，将Vt电平退化的基准单元100的基准电流量与调节的标准电流量进行比较。
根据上述比较结果，调节必要/不必要判断器150判断是否必须要调节该基准单元100。当调节必要/不必要判断器150判断出基准单元100的Vt电平未能达到预定电平时，基准单元调节器160调节存储在基准单元100中的Vt电平，从而基于该判断结果来增大该Vt电平。
其后，直到基准单元100的Vt电平达到该预定电平之前，一直重复电流比较器140的电流比较、调节必要/不必要判断器150的调节必要性判断，以及基准单元调节器160的调节。
根据由此构成的半导体存储装置，可以在芯片内部计算电流修整值，并将其存储在存储单元阵列120中。因而，从存储单元阵列120中取回修整数据，以便只有当基准单元100的Vt电平由于热应力等原因发生退化时才进行复位，从而调节作为基准单元100比较的参考基准的标准电流量。因此，可以将基准单元100的Vt电平恢复到退化之前的电平。
此外，由于可以在芯片内部执行诸如在非易失性存储器中进行测量、计算和编程设计的处理，即使当外部设备20同时测量一个以上的芯片时，外部设备20也不必单独控制各个芯片。因此，可以削减包括测试时间、开发测试程序的步骤数目等测试成本，并且可以降低由于测试程序的复杂化所导致的任何人为误差。
此外，只有当对基准单元100进行复位时才执行修整校正，并且不必在后继的芯片操作中再执行修整校正。因此，在实现芯片内修整处理的同时，可以降低电流消耗。
优选实施例2
图2是根据本发明优选实施例2的半导体存储装置的方框图。所有同样的部件均提供有如图1所示的相同附图标记，并不再重复描述。在图2中，210表示数据校正器，它被置于存储磁心100中，用于基于从外部输入的指示温度来校正修整数据。220表示温度指示器，它被置于外部设备20中，用于指示当基准单元100复位时的周围温度。
在下文中描述由此构成的根据优选实施例2的半导体存储装置的操作。根据优选实施例2的操作基本上类似于优选实施例1的操作。优选实施例2与优选实施例1的不同之处在于，在AD转换器110中将基准单元100的基准电流量数字转换，并且根据从温度指示器220输入的指示温度，在数据校正器210中校正由所获得数字值组成的修整数据。
从温度指示器220输入的指示温度是当在测试过程中多个温度范围执行测试时，多个温度范围例如高温度范围，常温度范围和低温度范围中的每一个范围所指示的当前周围温度。更具体而言，如优选实施例1所述，在存储单元阵列120中存储修整数据，并且假设该修整数据是在制造过程中常温度范围下设置的修整数据。在执行测试过程的当前温度处于正常温度范围的情况下，所设置的温度范围与执行测试时的周围温度彼此相等。因此，在处于制造过程与测试过程之间的基准单元100的Vt电平发生退化的情况下，存储在存储单元阵列120中的修整数据可以被直接用来复位Vt电平。可根据优选实施例1所述的方法来复位修整数据。
然而，在修整数据显示制造过程中普通温度范围下设置的值的情况中，当测试过程的当前周围温度处于高温度范围时，前述状态下由于热应力所导致的基准单元100的Vt电平的退化大于常温度范围下的退化。当假设高温度范围下Vt电平的退化比常温度范围下Vt电平的退化大“1”时，校正在存储单元阵列120中存储的修整数据，从而在数据校正器210中增加+1。因此，在退化大“1”的高温度范围下，可基于增加了+1的修整数据来复位Vt电平。因此，即使在执行测试过程时的周围温度处于高温度范围时，以类似于常温度范围情形的方式，可以精确地恢复发生退化之前的Vt电平。
与前述情况相反，在修整数据显示制造过程中常温度范围下设置的值的情况下，当测试过程的当前周围温度处于低温度范围时，前述状态下由于热应力所导致的基准单元100的Vt电平的退化小于常温度范围下的退化。当假设低温度范围下Vt电平的退化比常温度范围下Vt电平的退化小“1”时，校正在存储单元阵列120中存储的修整数据，从而在数据校正器210中减少+1。因此，在退化小“1”的低温度范围下，可基于减少了+1的修整数据来复位Vt电平。因此，即使在执行测试过程时的周围温度处于低温度范围时，以类似于常温度范围情形的方式，可以精确地恢复发生退化之前的Vt电平。
高温度范围、常温度范围和低温度范围仅仅是在测试过程中周围温度所设置温度范围的一些例子，并不必须要局限于这三种温度范围。制造过程和测试过程也仅仅是作为例子而提及，本发明并不必须要局限于这些过程。
如上所述，当复位基准单元100的Vt电平时，可基于所校正的修整数据来调节标准电流，从而将基准单元100的Vt电平复位到预定电平。
基于从温度指示器220输入的指示温度，在数据校正器210中的修整数据校正可以借助于电路或软件计算来实现。例如，将加法器和减法器用作执行加减操作的电路，相对于常温度范围下的修整数据，执行高温度范围下+1和低温度范围下-1的加减操作。更具体而言，将常温度范围下的修整数据“0010”校正为高温度范围下的“0011”，以及低温度范围下的“0001”。在使用软件处理的情况下，借助于例如微代码的软件来执行这些操作。
在由此构成的半导体存储装置中，可以获得与优选实施例1类似的效果。此外，通过将半导体存储装置构造为进一步包括数据校正器210，该数据校正器210用于根据标准和基准电流的温度特性来校正修整数据，这样即使在计算修整数据时与复位基准单元时的周围温度之间有所区别的情况下，也可以精确地执行修整处理。因此，即使在测试过程与实际使用之间的各种温度条件下，也可以获得与没有温度变化时相同的效果。
优选实施例3
图3是根据本发明优选实施例3的半导体存储装置的方框图。所有同样的部件均提供有如图1和图2所示的相同附图标记，并不再重复描述。在图3中，310表示非易失性存储单元阵列，用于将多个数字值存储为修整数据。
在下文中将描述由此构成的根据优选实施例3的半导体存储装置的操作。根据优选实施例3的操作基本上类似于优选实施例2的操作。优选实施例3与优选实施例2的不同点在于，在存储单元阵列310中存储用于温度校正的多个修整数据。所述用于温度校正的多个修整数据指的是下述数据。例如，相对于如优选实施例2中所述的在制造过程中普通温度范围下存储在存储单元阵列120中的修整数据，它是在测试过程中以多个周围温度，例如高温度范围、常温度范围和低温度范围执行测试的情况下的下述数据：
●用于高温度范围的数据校正器210中的校正数据
●用于常温度范围的数据校正器210中的校正数据(在这种情况下校正是不必要的)
●用于低温度范围的数据校正器210中的校正数据
这些校正数据被存储在存储单元阵列310的不同区域。
当复位基准单元100的Vt电平时，基于多个校正的修整数据中对应于当前周围温度(例如，当执行测试过程时)的最佳数据来调节标准电流，从而将基准单元100的Vt电平复位到预定电平。
所述最佳数据表示在存储单元阵列310中存储的，用于高温度范围的校正数据、用于常温度范围的校正数据和用于低温度范围的校正数据当中，与温度指示器220所指示周围温度相对应的数据，并且可选择相关的校正数据。基于所指示温度的修整数据的校正可以通过与优选实施例2类似的方式，借助于电路或软件操作来实现。由此构成的半导体存储装置也可以达到与优选实施例2类似的效果。
优选实施例4
图4是根据本发明优选实施例4的半导体存储装置的方框图。所有同样的部件均提供有如图1所示的相同附图标记，并不再重复描述。在图4中，410表示被置于存储磁心10中的数据校正器，它用于根据当前的周围温度(当执行测试过程时)来校正修整数据。420表示被置于存储磁心10中的温度检测器。
在下文中将描述由此构成的根据优选实施例4的半导体存储装置的操作。根据优选实施例4的操作基本上类似于优选实施例1的操作。优选实施例4与优选实施例1的不同点在于，基于由温度检测器420检测的当前周围温度，在数据校正器410中校正从存储单元阵列120取回的修整数据。更具体而言，如优选实施例2所述，举例来说，相对于在制造过程中常温度范围下存储在存储单元阵列120中的修整数据，在测试过程中以多个温度范围例如高温度范围、常温度范围和低温度范围来执行测试时，在温度检测器420中检测测试过程中的当前周围温度。从而，当检测结果显示高温度范围时，响应于该高温度范围来校正(加)该数据；当检测结果显示常温度范围时，不进行任何校正而使用该数据；当检测结果显示低温度范围时，响应于该低温度范围来校正(减)该数据。
当复位基准单元100的Vt电平时，基于所校正的修整数据来调节标准电流，从而将基准单元100的Vt电平复位到预定电平。基于所检测温度的修整数据校正可以通过与优选实施例2类似的方式，借助于电路或软件操作来实现。由此构成的半导体存储装置也可以达到与优选实施例2类似的效果。
优选实施例5
图5是根据本发明优选实施例5的半导体存储装置的方框图。在图5中，500表示振荡器。510表示计数器，用于在从外部输入的任意周期内对振荡器500的时钟数目进行计数。520表示时钟数目比较器，用于获取从计数器510输出的时钟数目与从外部输入的时钟数目之间的差值。530表示非易失性存储单元阵列，用于将该时钟数目比较器520的比较结果存储为修整数据。540表示频率调节器，用于根据该修整数据值来调节由振荡器500生成的时钟频率。550表示外围电路。这些组成部件500-550被置于在作为芯片的存储磁心30中。560表示被置于在外部设备40中的采样时间指示器。570表示被置于外部设备40中的目标计数值指示器。
开关(SW)581进行切换以便向存储单元阵列530或开关(SW)582发送时钟数目比较器520的比较结果。开关582将时钟数目比较器520的比较结果切换为来自存储单元阵列530的修整数据，从而将该切换数据发送给频率调节器540。因此，当实时使用时钟数目比较器520的比较结果时，按照次序将数据依次发送给时钟数目比较器520、开关581、开关582和频率调节器540。此外，当在存储器阵列530中临时存储时钟数目比较器520的比较结果时，并且其后在关闭电源之后再次使用该比较结果时，按照次序将该数据依次发送给时钟数目比较器520、开关581、存储单元阵列530、开关582和频率调节器540。
在下文中将描述由此构成的根据优选实施例5的半导体存储装置的操作。首先，在从外部设备40中的采样时间指示器560输入的采样周期内，用计数器510对振荡器500的时钟数目进行计数。计数器510的采样时间是任意的，并且当延长采样时间时可以更精确地对该时钟数目进行计数，与此同时当缩短采样周期时可以降低计数时间。
接下来，在时钟数目比较器520中，将作为从外部设备40中目标计数值指示器570输入的计数值的时钟数目与作为计数器510计数结果的时钟数目相互进行比较，从而计算它们之间的差值，并将该比较结果(差值)作为修整数据存储在存储单元阵列530中。从目标计数值指示器570输入的计数值是振荡器500在从采样时间指示器560输入的采样时间内发生振荡的原始数目。更具体而言，计算计数器510输出的时钟数目与从目标计数值指示器570输入的时钟数目之间的差值，从而判断是否要按照预期来调节由振荡器500生成的时钟频率。例如，假设从目标计数值指示器570输入的时钟数目为“5”，当从计数器510输出的时钟数目为“4”时，可判断出由振荡器500生成的时钟频率还未达到预期值。因此，计算修整数据，即通过+1来校正的数据。当从计数器510输出的时钟数目为“6”时，可判断出由振荡器500生成的时钟频率超出了预期值，计算修整数据，即通过-1来校正的数据。
其后，基于存储在存储单元阵列530中(当实时使用时不通过存储单元阵列530)的修整数据，通过频率调节器540来调节由振荡器500生成的时钟频率，并将所调节的时钟频率用作驱动频率，以便操作外围电路570。
根据由此构成的半导体存储装置，可以在芯片内部计算修整数据并将其存储在存储单元阵列530中，并且其后，基于存储在存储单元阵列530中的修整数据，由振荡器500稳定生成的时钟频率可以保持为特定值。此外，可以根据所需的频率修整精度，来选择用于对时钟数目进行计数的时间量以及修整分辨能力。
此外，由于可以在芯片内部执行关于专用于各个芯片的随机修整数据的、在非易失性存储器中进行的测量、计算和编程设计处理，因此即使在由外部设备40同时测量多个芯片的情况下，也不必单独地控制各个芯片。因此，可以降低包含测试时间、测试程序开发步骤的数目等在内的测试成本，并且即使在测试程序很复杂的状态下也可以由此降低任何人为误差。此外，可以灵活地选择校正所需的时间量和分辨能力。因此，在芯片内部实现修整的同时，能够以提高的精度来实现修整处理。
优选实施例6
图6是根据本发明优选实施例6的半导体存储装置的方框图。所有同样的部件均提供有如图5所示的相同附图标记，并不再重复描述。在图6中，610表示被置于存储磁心30中的数据校正器，它基于从外部输入的指示温度来校正修整数据。620表示当使用振荡器500的操作时，被置于在外部设备40中的温度指示器。在下文中描述由此构成的根据优选实施例6的半导体存储装置的操作。
根据优选实施例6的操作基本上类似于优选实施例5的操作。优选实施例6与优选实施例5的不同点在于，在时钟数目比较器520中计算从计数器510输出的时钟数目与从目标计数值指示器570输入的时钟数目之间的差值，并且其后，根据从温度指示器620输入的指示温度，由数据校正器610来校正修整数据。
从温度指示器620输入的指示温度，以及基于所指示温度由数据校正器610所执行的校正，与优选实施例2中所述的从温度指示器220输入的指示温度，以及基于所指示温度由数据校正器210所执行的校正相类似。当使用振荡器500时，基于校正的修整数据来调节由振荡器500所生成的时钟频率，并且将调节后的时钟频率用作驱动频率，以便操作外围电路550。基于所指示温度的修整数据的校正可以通过与优选实施例2类似的方式，借助于电路或软件操作来实现。
根据由此构成的半导体存储装置，可以获得与优选实施例5类似的效果。此外，通过将半导体存储装置构造为进一步包括数据校正器610，该数据校正器610用于根据振荡器500的温度特性来校正修整数据，这样即使在计算修整数据时与使用振荡器时的温度之间有所区别的情况下，也可以执行精确的修整处理。因此，在测试过程与实际使用之间的各种温度条件下，也可以获得与没有温度变化相同的效果。
优选实施例7
图7是根据本发明优选实施例7的半导体存储装置的方框图。所有同样的部件均提供有如图5和图6所示的相同附图标记，并不再重复描述。在图7中，710表示非易失性存储单元阵列，用于将多个数字值存储为修整数据。
在下文中描述由此构成的根据优选实施例7的半导体存储装置的操作。根据优选实施例7的操作基本上类似于优选实施例6的操作。优选实施例7与优选实施例6的不同点在于，在存储单元阵列710中存储用于温度校正的多个修整数据。用于存储用于温度校正的多个修整数据的存储单元阵列710与根据优选实施例3的存储单元阵列310类似。该修整数据包括，例如用于高温度范围的校正数据、用于常温度范围的校正数据和用于低温度范围的校正数据，并且前述数据被存储在存储单元阵列710的不同区域。
当使用振荡器500时，基于多个校正修整数据当中最佳考虑的数据来调节时钟频率，以便操作外围电路550。如优选实施例3所述，所述最佳数据表示存储在存储单元阵列710中的，在用于高温度范围的校正数据、用于常温度范围的校正数据和用于低温度范围的校正数据当中，与温度指示器620所指示周围温度相对应的数据。
基于所指示温度的修整数据校正可以通过与优选实施例2类似的方式，借助于电路或软件操作来实现。由此构成的半导体存储装置也可以获得与优选实施例6类似的效果。
优选实施例8
图8是根据本发明优选实施例8的半导体存储装置的方框图。所有同样的部件均提供有如图5所示的相同附图标记，并不再重复描述。在图8中，810表示被置于存储磁心30中的温度检测器，而820表示被置于存储磁心30中的数据校正器，用于根据当前周围温度(当执行测试过程时)来校正修整数据。
在下文中描述由此构成的根据优选实施例8的半导体存储装置的操作。根据优选实施例8的操作基本上类似于优选实施例5的操作。优选实施例8与优选实施例5的不同点在于，基于由温度检测器810指定的当前周围温度(当执行测试过程时)，在数据校正器820中校正从存储单元阵列530取回的修整数据。更具体而言，如优选实施例4所述，举例来说，当使用振荡器500时，在诸如高温度范围、普通温度范围和低温度范围的这样的多个温度范围中，使用当在正常温度范围计算修整数据时存储在存储单元阵列530中的修整数据。在这种情况下，通过温度检测器810来检测当前温度，并且当所检测的周围温度处于高温度范围时，对修整数据执行适用于高温度范围的数据校正(加)操作；当所检测的周围温度处于正常温度范围时，不进行任何校正直接使用该修整数据；当所检测的周围温度处于低温度范围时，对修整数据执行适用于低温度范围的数据校正(减)操作。
当使用振荡器500时，基于校正的修整数据来调节时钟频率，以便由此操作外围电路550。基于所指示温度的修整数据校正可以通过与优选实施例2类似的方式，借助于电路或软件操作来实现。在由此构成的半导体存储装置中，也可以获得与优选实施例6类似的效果。
优选实施例9
图9是根据本发明优选实施例9的半导体存储装置的方框图。在图9中，附图标记900表示振荡器。910表示相位比较器，用于比较从振荡器900输出的时钟相位与从外部输入的时钟相位。920表示非易失性存储单元阵列，用于将该相位比较器910的比较结果存储为修整数据。930表示频率调节器，用于根据该修整数据值来调节由振荡器900生成的时钟频率。940表示外围电路。这些组成部件900-940被置于作为芯片的存储磁心50中。950表示被置于外部设备60中的目标时钟发生器。
开关(SW)961执行切换，以向存储单元阵列920或开关(SW)962发送相位比较器910的比较结果。开关962将相位比较器910的比较结果之一切换为来自存储单元阵列920的修整数据，从而将该切换数据发送给频率调节器930。根据这些开关的功能，当实时使用相位比较器910的比较结果时，按照次序将数据依次发送给相位比较器910、开关961、开关962和频率调节器930。当在存储器阵列920中临时存储相位比较器910的比较结果时，并且在关闭电源之后再使用该比较结果时，按照次序将该数据依次发送给相位比较器910、开关961、存储单元阵列920、开关962和频率调节器930。
在下文中描述由此构成的根据优选实施例9的半导体存储装置的操作。根据优选实施例9的操作基本上类似于优选实施例5的操作。优选实施例9与优选实施例5的不同点在于，基于来自振荡器900的时钟相位与从外部设备中目标时钟发生器950输入的时钟相位的比较，计算修整数据。从目标时钟发生器950输入的时钟对应于振荡器900的原始时钟数目。更具体而言，获取由振荡器900输出的时钟数目与从目标时钟发生器950输入的时钟数目之间的差值，从而判断是否要按照预期来调节由振荡器900所生成的时钟频率。假设从目标时钟发生器950输入的时钟数目为“5”，举例来说，当从振荡器900输出的时钟数目为“4”时，可判断出该时钟频率还未达到预期值，并计算增加+1的修整数据。其间，当从振荡器900输出的时钟数目为“6”时，可判断出该时钟频率已经达到了预期值，并计算减少+1的修整数据。
其后，基于存储在存储单元阵列920中(当实时使用时不通过存储单元阵列920)的修整数据，频率调节器930调节由振荡器900生成的时钟频率，并基于用作驱动频率的所调节时钟频率，来操作外围电路940。
根据由此构成的半导体存储装置，可以以高速率在芯片内计算修整数据并将其存储在存储单元阵列920中，并且其后，基于存储在存储单元阵列920中的修整数据，由振荡器900稳定生成的时钟频率可以保持为特定值。
此外，由于可以在芯片内部执行关于专用于各个芯片的随机修整数据的，在非易失性存储器中进行的测量、计算和编程设计处理，因此即使在由外部设备60同时测量多个芯片的情况下，也不必单独地控制各个芯片。因此，可以削减包含测试时间、测试程序开发步骤的数目等在内的测试成本，并且可以降低涉及测试程序复杂性的人为误差。
此外，即使在修整处理中要求高频率和高精度的情况下，也可以更迅速地计算修整数据。因此，可以加速操作，并降低测试时间。
优选实施例10
图10是根据本发明优选实施例10的半导体存储装置的方框图。所有同样的部件均提供有如图9所示的相同附图标记，并不再重复描述。在图10中，1010表示被置于存储磁心50中的数据校正器，它基于从外部输入的指示温度来校正修整数据。1020表示当使用振荡器500时，被置于外部设备60中的温度指示器。
在下文中描述由此构成的根据优选实施例10的半导体存储装置的操作。根据优选实施例10的操作基本上类似于优选实施例9的操作。优选实施例10与优选实施例9的不同点在于，在相位比较器910中将来自振荡器900的时钟相位与从外部输入的时钟相位进行比较，并且其后，根据从温度指示器1020输入的指示温度，在数据校正器1010中校正修整数据。
从温度指示器1020输入的指示温度，以及基于所指示温度由数据校正器1010执行的校正，与优选实施例2中所述的从温度指示器220输入的指示温度，以及基于所指示温度由数据校正器210执行的校正相类似。
当使用振荡器900时，基于校正的修整数据来调节时钟频率，并且将调节后的时钟频率用作驱动频率，以便操作外围电路940。基于所指示温度的修整数据校正可以通过与优选实施例2类似的方式，借助于电路或软件操作来实现。根据由此构成的半导体存储装置，可以获得与优选实施例9类似的效果。此外，通过将半导体存储装置构造为进一步包括数据校正器1010，该数据校正器610用于根据振荡器900的温度特性来校正修整数据，这样即使在计算修整数据时与使用振荡器时的温度之间有所区别的情况下，也可以执行精确的修整处理。因此，在测试过程与实际使用之间的各种温度条件下，也可以获得与没有温度变化时相同的效果。
优选实施例11
图11是根据本发明优选实施例11的半导体存储装置的方框图。所有同样的部件均提供有如图9和图10所示的相同附图标记，并不再重复描述。在图11中，1110表示非易失性存储单元阵列，用于将多个数字值存储为修整数据。
在下文中描述由此构成的根据优选实施例11的半导体存储装置的操作。根据优选实施例11的操作基本上类似于优选实施例10的操作。优选实施例11与优选实施例10的不同点在于，在存储单元阵列1110中存储用于温度校正的多个修整数据。用于存储用于温度校正的多个修整数据的存储单元阵列1110与根据优选实施例3的存储单元阵列310类似。用于温度校正的多个修整数据包括，例如用于高温度范围的校正数据、用于常温度范围的校正数据和用于低温度范围的校正数据，并且前述数据被存储在存储单元阵列1110的不同区域。
当使用振荡器900时，基于多个校正修整数据当中最佳考虑的数据来调节时钟频率，以便基于用作驱动频率的所调节时钟频率来操作外围电路940。如优选实施例3所述，所述最佳数据表示存储在存储单元阵列1110中的，在用于高温度范围的校正数据、用于常温度范围的校正数据和用于低温度范围的校正数据当中，与温度指示器1020所指示周围温度相对应的修整数据。
基于所指示温度的修整数据校正可以通过与优选实施例2类似的方式，借助于电路或软件操作来实现。由此构成的半导体存储装置也可以获得与优选实施例10类似的效果。
优选实施例12
图12是根据本发明优选实施例12的半导体存储装置的方框图。所有同样的部件均提供有如图9所示的相同附图标记，并不再重复描述。在图12中，1210表示被置于存储磁心50中的温度检测器，而1220表示被置于存储磁心50中的数据校正器，用于根据当前周围温度来校正修整数据。
在下文中描述由此构成的根据优选实施例12的半导体存储装置的操作。根据优选实施例12的操作基本上类似于优选实施例9的操作。优选实施例12与优选实施例9的不同点在于，基于由温度检测器1210检测的当前周围温度，在数据校正器1220中校正从存储单元阵列920取回的修整数据。更具体而言，如优选实施例4所述，举例来说，当使用振荡器时，在诸如高温度范围、普通温度范围和低温度范围的这样的多个温度范围中，使用当在正常温度范围计算修整数据时存储在存储单元阵列530中的修整数据，在这种情况下，通过由温度检测器1210来检测当前周围温度，并且当所检测的周围温度处于高温度范围时，对修整数据执行适用于高温度范围的数据校正(加)操作；当所检测的周围温度处于正常温度范围时，不进行任何校正而直接使用该修整数据；当所检测的周围温度处于低温度范围时，对修整数据执行适用于低温度范围的数据校正(减)操作。
当使用振荡器900时，基于校正的修整数据来调节由振荡器900所生成的时钟频率，并基于用作驱动频率的时钟频率来操作外围电路940。基于所指示温度的修整数据校正可以通过与优选实施例2类似的方式，借助于电路或软件操作来实现。在由此构成的半导体存储装置中，也可以获得与优选实施例10类似的效果。
尽管已经详细描述了本发明的优选实施例，但应当理解，可以在其中进行各种修改，并且它意在所附权利要求中覆盖所有落入本发明实际精神和范围之内的这些修改。