更新振荡器 【技术领域】
本发明涉及一种更新振荡器，具体而言，本发明涉及一种更新振荡器，该更新振荡器可以在周期性执行DRAM更新操作的自更新操作期间，永远产生恒定周期的信号，而不需考虑电源电压变化。
背景技术
一种自更新振荡器用来保证，在一预定时间后在DRAM中重复更新操作的自更新操作周期。该自更新振荡器产生恒定周期的信号，并且使用该信号来决定一自更新周期。
图1是图示一种传统更新振荡器的电路图，该更新振荡器包括：偏压电路10，用于使用熔丝F11至F13来控制介于二极管耦合的PMOS晶体管P11与NMOS晶体管N11间的电阻器R11至R15的电阻值，由此决定第一偏压BIAS1和第二偏压BIAS2的电平；和振荡器20，用于利用该第一偏压BIAS1和该第二偏压BIAS2来控制振荡周期。
在该偏压电路10中，根据第一节点Q11的电位所驱动的该第一PMOS晶体管P11被二极管耦合在电源端VDD与该第一节点Q11之间，所述多个电阻器R11至R15系以串联方式耦合在该第一节点Q11与第二节点Q12之间，并且根据该第二节点Q12的电位所驱动的该第一NMOS晶体管N11被耦合在该第二节点Q12与接地端VSS之间。每个熔丝F11至F13都以并联方式耦合至对应电阻器R12至R14，因此会通过烧断熔丝F11至F13来决定介于该第一节点Q11与该第二节点Q12之间的电阻值。该第一节点Q11的电位变成该第一偏压BIAS1，而且该第二节点Q12的电位变成该第二偏压BIAS2。
此外，该振荡器20还包括多个反相器I11至I15。依据该第一偏压BIAS1所驱动的多个PMOS晶体管P12至P16分别耦合在该电源端VDD与所述反相器I11至I15的上拉器件之间，并且依据该第二偏压BIAS2所驱动的多个NMOS晶体管N12至N16分别耦合在反相器I11至I15的上拉器件与该接地端VSS之间。该振荡器20使用PMOS晶体管P12至P16及NMOS晶体管N12至N16来控制操作反相器I11至I15所需地电流，从而调整振荡周期。另外，在构成该振荡器20的反相器I11至I15中，前一反相器的输出变成下一反相器的输入，并且最后反相器的输出变成该振荡器20的输出及第一反相器的输入。
在该传统更新振荡器中，用作每个反相器I11至I15的负载的PMOS晶体管P12至P16及NMOS晶体管N12至N16的操作点依据该第一偏压BIAS1和该第二偏压BIAS2的电平来决定。依据二极管耦合的PMOS晶体管P11与该NMOS晶体管N11的漏极电压来决定该第一偏压BIAS1和该第二偏压BIAS2。当通过烧断熔丝F11至F13来控制电阻值，以在线性区域中操作PMOS晶体管P11与NMOS晶体管N11时，控制该第一偏压BIAS1和该第二偏压BIAS2的电平。因此，控制流过PMOS晶体管P12至P16及NMOS晶体管N12至N16的电流，以变更该振荡周期。即，可以通过烧断以并联方式耦合至电阻器R12至R14的熔丝F11至F13来调整(trimmed)该振荡周期。
然而，当以约1.6V的低功率来操作传统更新振荡器，例如DDR2或低功率DDR时，排除反相器I11至I15的操作电压的电压容限不大于PMOS晶体管P12至P16及NMOS晶体管N12至N16的阈值电压。结果，PMOS晶体管P12至P16及NMOS晶体管N12至N16在截止(cut off)区域中运行，因此该线性区域的值与现有电流差异极大，造成该振荡周期的变化极大。
此外，该偏压电路10使用熔丝F11至F13来控制介于二极管耦合的PMOS晶体管P11与NMOS晶体管N11之间的电阻器R11至R15，从而决定该第一偏压BIAS1和该第二偏压BIAS2的电平。假使该电源电压VDD的电平有变化时，则PMOS晶体管P12至P16的源极的电平也会改变，由于操作需要大功率消耗，所以偏压电平也会改变。产生的偏压电平会改变该振荡周期，而造成操作问题。因为PMOS晶体管P12至P16及NMOS晶体管N12至N16线性运行，所以会依据由于电源电压变化导致的偏压电平变化，以指数方式递增或递减流过NMOS晶体管及PMOS晶体管的电流。因此，该振荡周期迅速变动。
【发明内容】
实现本发明以解决以上问题。因此，本发明的一个主要目的是提供一种更新振荡器，该更新振荡器通过使用电流反射镜来施加恒定电流，由此供应恒定偏压至振荡器来始终产生恒定周期的信号，而不管电源电压的变化。
本发明的另一目的是提供一种更新振荡器，甚至在低电源电压下，该更新振荡器仍然可始终产生恒定周期的信号。
根据本发明的一个实施例，提供了一种更新振荡器，包括：偏压电路，用于产生恒定第一偏压及第二偏压，而不管电源电压的变化；以及振荡器，用于依据该第一偏压及该第二偏压来产生具有恒定周期的更新信号。
根据本发明的另一实施例，提供了一种更新振荡器，包括：偏压电路，用于产生恒定第一偏压及第二偏压，而不管电源电压的变化；启动电路，用于施加一预定电压至该偏压电路，由此稳定该偏压电路的初始操作；以及振荡器，用于依据该第一偏压及该第二偏压来产生恒定周期的更新信号。
【附图说明】
参考附图将可更明白本发明，所述附图仅为了图示目的，而不限制本发明，其中：
图1是图示传统更新振荡器的电路图；以及
图2是图示根据本发明一个优选具体实施例的更新振荡器的电路图。
附图标记说明
10 偏压电路
20 振荡器
100 偏压电路
110 第一电流反射镜
120 第二电流反射镜
200 启动电路
300 振荡器
F11至F13，F201至F203 熔丝
P11至P16，P201至P204 PMOS晶体管
N11至N16，N201至N209 NMOS晶体管
R11至R15，R201至R204 电阻器
BIAS1 第一偏压
BIAS2 第二偏压
Q11，Q201 第一节点
Q12，Q202 第二节点
Q203 第三节点
Q204 第四节点
VDD 电源端
VSS 接地端
I11至I15，I201至I205 反相器
【具体实施方式】
现在将参考附图来详细说明根据本发明一个优选实施例的更新振荡器。
图2是图示根据本发明的更新振荡器的电路图。
偏压电路100包含第一电流反射镜110及第二电流反射镜120，并且决定第一偏压BIAS1和第二偏压BIAS2的电平。该第一电流反射镜110包括四个二极管相连的PMOS晶体管P201至P204，因此，如果介于每个PMOS晶体管P201至P204的漏极与源极之间的电压高于阈值电压，则这四个PMOS晶体管P201至P204就会在饱和区域中运行。
该第二电流反射镜120包括在饱和区域中运行的第一NMOS晶体管N201及第二NMOS晶体管N202。因此，该第一偏压BIAS1和该第二偏压BIAS2维持一恒定电平，而不管电源电压VDD的变化。该第一PMOS晶体管P201和该第三PMOS晶体管P203以串联方式耦合在电源端VDD与第一节点Q201之间，并且该第二PMOS晶体管P202和该第四PMOS晶体管P204以串联方式耦合在该电源端VDD与第二节点Q202之间。第一PMOS晶体管P201至第四PMOS晶体管P204的栅极都连接到该第一节点Q201。依据该第一节点Q201的电位来驱动第一PMOS晶体管P201至第四PMOS晶体管P204。该第一NMOS晶体管N201耦合在该第一节点Q201与第三节点Q203之间，并且该第二NMOS晶体管N202耦合在该第二节点Q202与接地端VSS之间。依据该第二节点Q202的电位来驱动该第一NMOS晶体管N201及该第二NMOS晶体管N202。多个电阻器R201至R204以串联方式耦合在该第三节点Q203与该接地端VSS之间，并且每个熔丝F201至F203分别以并联方式耦合至对应的电阻器R201至R203。通过烧断熔丝F201至F203来调整电阻器R201至R204的电阻值，由此来控制该第一节点Q201的电位。换言之，可以通过调整该第三节点Q203与该接地端VSS之间的电阻值，来控制该第一偏压BIAS1电平和该第二偏压BIAS2电平。此处，该第一节点Q201的电位变成该第一偏压BIAS1，而且该第二节点Q202的电位变成该第二偏压BIAS2。
启动电路200稳定该偏压电路100的初始操作，并且包括：第五PMOS晶体管P205，其耦合在该电源端VDD与第四节点Q204之间；第四NMOS晶体管N204，其耦合在该第四节点Q204与该接地端VSS之间；以及第三NMOS晶体管N203，其耦合在该电源端VDD与该第一节点Q201之间。此处，依据该第四节点Q204的电位来驱动该第五PMOS晶体管P205、该第三NMOS晶体管N203及该第四NMOS晶体管N204。
振荡器300包括奇数个反相器I201至I205，可依据该第一偏压BIAS1和该第二偏压BIAS2来驱动反相器I201至I205，以便输出连续脉冲。依据该第一偏压BIAS1所驱动的多个PMOS晶体管P206至P210分别耦合在该电源端VDD与反相器I201至I205的上拉器件之间，并且依据该第二偏压BIAS2所驱动的多个NMOS晶体管N205至N209分别耦合在反相器I201至I205的下拉器件与该接地端VSS之间。该振荡器300使用PMOS晶体管P206至P210及NMOS晶体管N205至N209来控制操作反相器I201至I205所需的电流。另一方面，在构成该振荡器300的反相器I201至I205中，前一反相器的输出变成下一反相器的输入，并且最后反相器的输出变成该振荡器300的输出及第一反相器的输入。
根据本发明，该更新振荡器使用该偏压电路100的该第一电流反射镜110及该第二电流反射镜120来产生该第一偏压BIAS1和该第二偏压BIAS2。依据该第一节点Q201的电位，以成对方式来驱动该第一PMOS晶体管P201与该第二PMOS晶体管P202，以及驱动该第三PMOS晶体管P203与该第四PMOS晶体管P204，第一PMOS晶体管P201至第四PMOS晶体管P204构成该第一电流反射镜110。也就是说，两个PMOS晶体管形成一对，用于输出恒定的第一偏压BIAS1，而不管该电源电压VDD的变化。此外，会依据该第二节点Q202的电位，以成对方式来驱动该第一NMOS晶体管N201及该第二NMOS晶体管N202，该第一NMOS晶体管N201及该第二NMOS晶体管N202构成该第二电流反射镜120。另一方面，通过烧断熔丝F201至F203来调整多个电阻器R201至R204的值，从而控制该第一偏压BIAS1。
考虑到该电源电压VDD的变化，决定该第一偏压BIAS1和该第二偏压BIAS2的电平，以便在饱和区域中操作PMOS晶体管P201至P204以及NMOS晶体管N201和N202。由该第一偏压BIAS1和该第二偏压BIAS2以相同电流来操作该振荡器300的反相器I201至I205，而不管该电源电压VDD的变化。通过电流反射镜来偏置栅极电平，使恒定的电流流至PMOS晶体管P206至P210及NMOS晶体管N205至N209，因此用于驱动电流的输出及每个反相器的反转速度变为恒定，并且可获得一恒定周期。
因为该第一偏压BIAS1和该第二偏压BIAS2不是在线性区域中操作，而是在饱和区域中操作，所以可以在高于PMOS晶体管P206至P210及NMOS晶体管N205至N209的阈值电压总和的电源电平来操作该更新振荡器，约低功率电源电压VDD的1.4V。
另一方面，现在将解释用于稳定该偏压电路100的初始操作的该启动电路200的操作。当该电源电压VDD太低且该第一偏压BIAS1约为0V时，如果该第四节点Q204的电位太低，则会导通该第五PMOS晶体管P205，以提高第四节点Q204的电位。当该第四节点Q204的电位上升时，会导通该第三NMOS晶体管N203及该第四NMOS晶体管N204，以提高该第一偏压BIAS2。然而，因为导通该第四NMOS晶体管N204，所以该第四节点Q204的电位下降。因此，会导通该第五PMOS晶体管P205并截止该第三NMOS晶体管N203，以降低该第一偏压BIAS1。因此，能够使该第一偏压BIAS1维持恒定电位。这样的恒定电位导通该第一电流反射镜110的第一PMOS晶体管P201至第四PMOS晶体管P204。
如前所述，根据本发明，该更新振荡器使用电流反射镜来产生恒定偏压，而不管该电源电压的变化；并且利用用于稳定该偏压电路的启动电路来将恒定偏压供应至该振荡器，由此输出恒定周期的信号。结果，该更新振荡器可以应用于需要该自更新操作的所有DRAM电路的设计。
因为本发明可用几种形式实施，而不会脱离本发明的精神或基本特性，所以还应明白，上述实施例不受限于前面说明书中的任何细节，除非另外说明，而是广泛解释为如所附权利要求所定义的精神和范围，并且所以所附权利要求意欲包含落入权利要求的界限和范围以及该界限和范围的等同中的所有变更和修改。