应用于低功耗场合的一组以上电源电压的电源供电结构 【技术领域】
本发明涉及一种电源供电结构，尤其涉及用于一组以上电源电压的低静态功耗电路的电源供电结构。
技术背景
由于工艺本身的原因，在常规亚微米、深亚微米数字CMOS工艺中，加在NMOS和PMOS栅上的电压必须在某一规定的电压值以下，才能保证器件的可靠性；而在同类的EEPROM工艺中，能够制造出耐高压的NMOS和PMOS以满足EEPROM电路的设计要求。因此，如果把采用深亚微米工艺的CMOS数字电路和EEPROM电路结合在一起时，如果整个电路的外部供电电压值大于数字CMOS电路中保证器件能可靠工作的电压值的上限，就必须用一个电压转换器将外部电源电压EXT VDD转换成能保证器件可靠工作的内部电压vdd！(如图1所示)。因为在对EEPROM进行擦写时，动态电流会达几个毫安，所以要求图1中的电压转换器1有非常好的稳压特性，即输出电压几乎不随负载驱动电流的改变而改变。要达到非常好的稳压特性，是以增加静态功耗为代价的：图1中具有良好稳压性能地电压转换器1，在不带任何输出负载的情况下，静态电流就达到了几百个微安的数量级。在非低功耗应用场合，采用图1所示的结构是非常合适的；但是在对整个电路的静态电流要求在几个微安这一数量级的低功耗应用场合，采用图1所示的结构就行不通了。
【发明内容】
本发明所要解决的技术问题是提供一种用于一组以上电源电压的电源供电结构，使得需要较大的动态电流时，整个电路的静态电流仍可达到很小，在几个微安这个数量级。
为了解决上述技术问题，本发明提供一种应用于低功耗场合的一组以上电源电压的电源供电结构，包括一组以上电源电压，以及分别与对应的电源电压相连接的数字电路及电可擦除可编程只读存储器电路，所述的电可擦除可编程只读存储器电路包括高压发生器电路，所述的电可擦除可编程只读存储器电路还包括：一与高压发生器电路相连接的施密特触发器，所述的数字电路输出的控制信号经过施密特触发器后再输入高压发生器电路。所述的标准CMOS数字电路采用CMOS逻辑结构。
实际设计的一个采用0.35um CMOS&EEPROM工艺的电路，在采用现有的电源供电结构时，整个电路有以下特性：
外部输入电压为3～5V时，内部输出电压大约为3V
外部输入电压在3V以下时，内部输出电压基本上等于外部输入电压
静态时，电流为200uA左右
动态工作时，内部输出电压几乎不随输出电流变化
●结论：电路完全能够正常工作，但无法应用于低功耗场合在采用本发明的电源供电结构时，整个电路有以下特性：
输入电压为5V，静态电流为9uA左右
输入电压为3V，静态电流为1.5uA左右
输入电压为3V，电压转换器B的输出电流为600uA时，内部输出电压为2.5V
●结论：电源电压在3～5V的范围内变动时，电路能够正常工作，且静态电流很小，可以应用于低功耗场合。
【附图说明】
图1现有的电源供电结构的示意图。
图2高压发生器的变换框图。
图3是应用于低功耗场合的一组以上电源电压的电源供电结构。
【具体实施方式】
采用图1所示的电源供电结构在低功耗应用场合之所以行不通，是由于电压转换器1(VOLTAGE_CONVERTAGE_1)本身的“大静态电流换取高稳压能力”的特性所致。要在低功耗场合应用，必须要将大静态电流的电压转换器换成静态电流极小的电压转换器。但并不是简单将大静态电流的电压转换器1变换成小静态电流的电压转换器2(VOLTAGE_CONVERTAGE_1)就解决所有问题了。因为小静态电流的电压转换器虽然本身的静态电流很小，但它的稳压性能很一般，带上负载后的电流驱动能力只能几百个微安左右，无法满足EEPROM擦写时需要几个毫安的动态电流的要求。考虑到在对EEPROM进行擦写时，电流主要都耗尽在高压发生器(HV GEN)这块电路中，所以可采用如图2所示的变换电路来替代原有的高压发生器电路：将高压发生器电路42中的vdd！直接用外部输入电压EXT_VDD代替，将该高压发生器电路42中所有的逻辑门都用能耐高压的NMOS和PMOS构成，原先直接输入该高压发生器电路42的控制信号(CTRL)经过施密特触发器41(Schmitt Buffer)后变成高电平幅度为外部电源电压幅度的信号后再输入该高压发生器电路42。这样，本发明的电源供电结构就如图3所示：包括小静态电流的电压转换器2，其将外部输入的电压EXE_VDD转换成内部工作电压Vdd，并提供给标准CMOS数字电路3及电可擦除可编程只读存储器电路4，其中电可擦除可编程只读存储器电路4包括由外部输入电压直接提供工作电压的高压发生器电路42及施密特触发器41，所述的标准CMOS数字电路3输出的控制信号(CTRL)经过施密特触发器41(Schmitt Buffer)后变成高电平幅度为外部电源电压幅度的信号后再输入该高压发生器电路42。这样在静态条件下，电压转换器2的静态电流只有几个微安，标准CMOS数字电路3(DIGITAL_BLOCK)由于采用的是CMOS逻辑，静态电流可以忽略不计，电可擦除可编程只读存储器电路4(EEPROM_BLOCK)这一块的逻辑门在静态时的电流也可忽略不计，其余的模拟电路均可设计成静态时对地没有直流通路，这样在静态时整个电路的静态电流几乎就是电压转换器2的静态电流，只有几个微安；电路工作时，在动态条件下除去高压发生器42(HV_GEN)这块电路，其余的电路消耗的电流不会超过1mA，可以由电压转换器2来提供。因此，采用了图3所示的电源供电结构之后能够满足低功耗的应用。
当然本电源结构并不仅应用于采用亚微米、深亚微米CMOS&EEPROM电路中，只要整个电路中有能在高压下工作且动态功耗比较大的模块，该模块的供电电源就能用外部电源电压EXT_VDD，同时本发明的原理还可扩展运用于多于二组以上电源供电的低功耗应用场合。