CDMA无线通讯系统接收的多个用户的码的产生方法与装置 【技术领域】
本发明涉及无线通讯系统的接收的多个用户的码的产生方法与装置，特别是WCDMA系统的基站接收多个用户的码的产生方法与装置。
背景技术
无线通讯系统用户设备与基站之间的信号是通过无线信道传播的。由于无线信道相对有线信道，性质较为恶劣，存在衰落、多径等诸多干扰，所以无线通讯系统的无线信号接收处理方法一直是直接影响系统性能的一个决定因素。
CDMA(Code Division Multiple Access，码分多址)系统作为一种无线通讯系统，具有无线通讯系统地以上特征。并且，由于其本身在同一个时间和同一个频点具有多个用户发射信号的特点，所以这种系统还具有自干扰，即不同用户相互干扰，多址干扰(MAI，MultipleAccess Interference)的特点，其无线信号的接收更加困难。但是由于这种系统具有系统容量大、频谱利用率高、对背景噪声良好的抑制以及保密性好等特点，其逐渐成为无线通讯的主流技术之一。
为了达到CDMA系统无线信号的良好接收效果，从而增加系统的容量，在传统上采用了时间分集、天线分集等技术。这些技术的采用在一定程度上取得了良好的效果，但是技术的发展以及实际应用对于系统无线信号的接收提出了更高的要求。近年来，多用户检测(MUD，Multi-User Detection)技术、自适应均衡技术以及智能天线(SmartAntenna)技术的发展，为进一步提高CDMA系统对于无线信号的接收性能提供了可能。
CDMA系统是通过不同的码来区分用户或者/以及信道的。码作为不同用户/信道的基本特征，用于系统的发射以及接收的全部过程。无论采用何种信号接收技术，都必须产生所需接收用户的码用于解调，获得用户发射信号。
对于WCDMA系统，码分为扰码和通道码两种。对于上行信道，扰码被用于区分用户，信道码区分同一个用户的不同信道；而对于下行通道，扰码被用于区分小区，信道码区分用户以及公共信道。在基站部分的接收机，需要同时接收不同用户的信号，也就需要产生不同用户对应的扰码。即，在基站接收侧，需要同时产生多个用户的扰码。
在3GPP协议中，规定上行扰码采用GOLD码。其具体产生方法为：
所有上行物理通道都和复数值的扰码进行扰码处理。共有224个上行长扰码和224上行短扰码。上行扰码在高层分配。
长扰码产生方法为：长扰码clong，1，n和clong，2，n长是由两个二进制m序列的38400个码片的模2加产生的。二进制m序列是由25阶生成多项式产生的。命x，和y代表两个m序列，x序列是由生成多项式X25+X3+1产生的。y序列是由生成多项式X25+X3+X2+X+1产生的。两个序列共同构成Gold序列。
序列clong，2，n是序列clong，1，n.的16777232个码片的移位。
命n23…n0代表24比特二进制扰码序列，n0是最低有效位。x序列的第n个数记位xn，。令xn(i)和y(i)代表序列xn和y第i个符号。
m序列xn和y构成如下：
初始条件：
xn(0)＝n0，xn(1)＝n1，…＝xn(22)＝n22，xn(23)＝n23，xn(24)＝1
y(0)＝y(1)＝…＝y(23)＝y(24)＝1
定义子序列符号：
xn(i+25)＝xn(i+3)+xn(i)modulo 2，i＝0，…，225-27，
y(i+25)＝y(i+3)+y(i+2)+y(i+1)+y(i)modulo 2，i＝0，…，225-27.
定义二进制Gold序列zn为：
zn(i)＝xn(i)+y(i)modulo 2，i＝0，1，2，…，225-2，
Gold序列zn实数值的定义为：
其中，实数值的长扰码clong，1，n和clong，2，n序列定义为：
clong，1，n(i)＝Zn(i)，i＝0，1，2，…，225-2 and
clong，2，n(i)＝Zn((i+16777232)modulo(225-1))，i＝0，1，2，…，225-2.
最后，复数值的长扰码Clong，n序列定义为：
这里，i＝0，1，…，225-2和表示取最近的较小的整数。
其产生装置如图1所示。
对于一个用户的GOLD码(扰码)，其产生装置如图2所示。
其中，关于X的m序列发生器(11)完成前面表达式中有关X运算，生成X序列；关于Y的m序列发生器(12)完成前面表达式中有关Y运算，生成Y序列；关于Z的运算单元(13)，利用(11)得到的X序列以及(12)得到的Y序列，完成规定运算得到GOLD码的输出Z1和Z2。
在通常的Node B(基站)接收机的解扩解扰部分，需要对多个用户进行解调，所以需要产生多个GOLD码。在目前的系统中，一般采用多个如图2的装置并行输出的结构，得到多个GOLD码。即每一个用户需要一个如图2的装置。如果系统支持Nuser个用户同时接入，则必须在设计时具有Nuser如图2的GOLD产生装置。
上面描述的现有技术有如下不足：
1)采用并行的GOLD码产生装置，即每个GOLD码需要一个产生装置，系统成本较高；
2)由于系统码片速度的限制，即使在高速时钟驱动下，以上这些并行的GOLD码产生装置也仅仅能够按照码片速率输出GOLD码，无法利用时分复用技术节约系统成本。
【发明内容】
本发明的目的是提供的一种CDMA无线通讯系统接收的多个用户的码的产生方法和装置，以克服现有技术的不足。
根据本发明提供的一种CDMA无线通讯系统接收的多个用户的码的产生方法，包括以下步骤：
初始化X序列的初始状态以及Y的初始状态，并成对存储这些初始状态；
分别将对应单前用户存储的X序列的初始状态以及Y序列的初始状态写入X移位元运行运算单元及Y移位元运行运算单元；
判定是否完成第二预定数的移位运行运算，如果未完成：
将所述对应当前用户存储的X序列的初始状态以及Y的初始状态根据预定公式进行一次移位运行运算，
利用完成移位运行运算的X序列按照第一预定公式计算第一值Z1；
利用完成移位运行运算的Y序列按照第二预定公式计算第二值Z2；
分别存储对应当前用户所述第一值Z1和第二值Z2于对应位置；
如果完成第二预定数的移位运行运算，判定是否完成第一预定数量的Z1和Z2序列计算，如果未完成，返回执行所述初始化X序列的初始状态以及Y的初始状态的步骤；
根据需要，输出需要的Z1和Z2对序列为对应用户的信号序列。
优选地，该方法还包括赋值码序号为0，表明首先产生用户0的GOLD码的步骤；其中所述判定是否完成第一预定数量的Z1和Z2序列计算的步骤包括：将所述赋值码序号加一，判定所述加一后的赋值码序号是否小于所述第一预定数量，如果小于，表明未完成。
可选地，方法还包括移位次数计数器赋值为0的步骤；其中所述判定是否完成第二预定数的移位运行运算的步骤包括：将所述移位次数计数器赋值加一，判定所述加一后的移位次数计数器赋值是否小于所述第二预定数量，如果小于，表明未完成。
可选地，进行所述移位运行运算的步骤包括：利用m序列产生器进行所述移位运行。
优选地，所述的CDMA无线通讯系统包括处理控制器和存储单元，所述初始化X序列的初始状态以及Y的初始状态的步骤包括由处理控制器根据预定规则写入存储单元所述初始状态；
所述进行一次移位运行运算包括由处理控制器读出存储单元的X和Y的状态，根据所述预定公式计算新状态的步骤，
所述判定是否完成第二预定数的移位运行运算包括计数计算新状态的次数是否小于第二预定数的步骤，如果未完成：
所述利用完成移位运行运算的X序列按照第一预定公式计算第一值Z1及利用完成移位运行运算的Y序列按照第二预定公式计算第二值Z2由处理控制器完成；
所述分别存储各对所述第一值Z1和第二值Z2于对应位置由处理控制器写入存储单元的对应位置；
所述输出需要的Z1和Z2对序列为对应用户的信号序列的步骤由处理控制器依序读出存储单元的对应位置的值。
根据本发明的另一个方面，一种CDMA无线通讯系统接收的多个用户的码的产生的装置，包括：
计算控制器；
存储器，耦合到所述计算控制器；
输入输出装置，耦合到所述计算控制器和存储器；
其中，所述计算控制器和存储器根据预定规则产生m序列，所述计算控制器和存储器根据第二预定规则利用所述产生的m序列的状态产生Z序列；所述计算控制器可控制输入输出装置输出所述产生的m序列和产生的Z序列的状态；
所述存储器包括多组存储单元或存储区，每组存储单元或存储区分别存储对应用户的m序列的状态和Z序列状态；所述计算控制器可根据用户读对应存储单元或存储区并通过输入输出装置输出对应用户的Z序列。
可选地，所述计算控制器包括控制单元和两组串行m和Z序列产生器；所述存储器包括存储X序列的单元和存储Y序列的单元和存储Z1、Z2序列的单元，耦合到所述控制单元和串行m序列产生器，以由所述控制单元控制将串行m序列产生器的状态写入所述存储器。
优选地，所述每个串行序列产生器包括一组串行移位装置，和一个逻辑加法装置，所述逻辑加法装置的输入为根据预定规则从串行移位装置的不同位置的抽头，所述逻辑加法装置耦合到对应序列的存储单元。
可选地，所述串行移位装置包括多个串行的寄存器或触发器。
可选地，所述寄存器或触发器为D寄存器或触发器，或JK寄存器或触发器，或RS寄存器或触发器，或T寄存器或触发器。
本发明利用一组内存以及一个GOLD码产生单元，产生了多个GOLD码，有效地降低了系统成本；
在高速时钟驱动时，本发明具有很高的复用能量，可以按照最高速时钟产生GOLD码，可以进一步降低系统成本。
【附图说明】
图1是描述现有的产生GOLD长扰码的装置的原理示意图；
图2是描述现有的产生一个用户所用的GOLD长扰码的装置的原理示意图；
图3是描述本发明的产生多个用户所用的GOLD长扰码方法的流程图；
图4是描述本发明的产生多个用户所用的GOLD长扰码装置的示意图。
【具体实施方式】
为了本领域的技术人员更好的理解本发明，下面结合附图描述本发明的具体实施方式。
根据如上描绘现有技术时描述的GOLD码产生装置的结构，可以发现，有两个m序列产生器(对应X序列和Y序列)，以及由简单运算器构成的输出码产生单元组成。其中，两个m序列产生器属于时序逻辑，依靠时钟驱动依次产生对应的X序列和Y序列的值；而输出码产生单元属于组合逻辑，仅仅完成简单计算功能。在m序列产生器中，移位链单元部分属于时序逻辑，依靠时钟驱动依次进行移位元操作，同时存储序列的对应项的值；而反馈部分(移位链单元的输入信号产生部分)属于组合逻辑，仅仅完成简单计算功能。该装置中除了存储功能之外，其它功能均可以通过复用的方法来节约对应的成本。
本发明步骤如下，其流程图如图3所示。
步骤1：初始化多个X序列的初始状态以及Y的初始状态，存入内存；
步骤2：当前码序号计数器Cn赋值位0(首先产生用户0的GOLD码)；
步骤3：判决Cn是否达到所需产生的用户数目Nuser，如果达到，则重新将Cn复位为0并且存储当前Y的状态；否则进入步骤4；
步骤4：将用户Cn对应的内存的X状态输出至X移位元运行运算单元；
步骤5：将对应时刻的Y的状态输出至Y移位元运行运算单元；
步骤6：移位次数计数器Cshift赋值为0；
步骤7：如果Cshift等于规定的移位元次数Nshift(由系统设计时确定)，进入步骤12，否则进入步骤8；
步骤8：关于X的m序列产生器进行一次移位运算；
步骤9：关于Y的m序列产生器进行一次移位运算；
步骤10：按照公式计算Z1和Z2的值，并且存储在对应用户对应位置的相应内存中；
步骤11：Cshift加1，进入步骤7；
步骤12：存储当前X状态值当前用户对应内存中，Cn加1，进入步骤3。
本发明装置如图4所示。
关于X支持重配的m序列产生器11’完成m序列产生的基本功能(同图2中关于X的m序列产生器11)。但是，这部分同时支持在控制命令下重新配置各个D触发器的值，即在要求的时刻移位元序列的状态允许重新被一个新的序列替代。同时，在控制命令下，其状态也可输出。其输出待运算信号至关于Z的运算器13，同时可以在控制命令的要求时刻输出全部状态(当前全部D触发器的值)到关于X的内存14。
关于X的内存14在控制信号控制下完成存储以及输出当前用户m序列的状态的功能。其输出至关于X支持重配的m序列产生器11’。
关于Y支持重配的m序列产生器12’以及关于Y的内存15的功能与YX支持重配的m序列产生器11’以及关于X的内存14对应。
关于Z的运算器13完成按照要求运算方法，获得系统对应当前用户的输出GOLD码Z1和Z2的功能。其输出至关于Z1的内存16和关于Z2内存17。
关于Z1的内存16完成存储存储各个用户的对应GOLD码的Z1部分的功能，并且在控制信号作用下，依次并行输出这些码。
关于Z2的内存17功能与关于Z1的内存16对应。控制单元18完成整个系统的时序、读写等控制。
下面通过一个关于两个用户GOLD码产生的例子来说明本发明的具体实施方案。首先，假设X与Y的初始状态已经存储入对应内存。设系统参数为Nuser＝2，Nshift＝2。
在时刻0：
关于X的支持重配的m序列产生器11’的移位元序列的状态重新设置为关于用户0的状态序列；
关于Y的支持重配的m序列产生器12’的移位元序列的状态重新设置为关于当前时刻的状态序列；
在时刻1：
关于X的支持重配的m序列产生器11’以及关于Y的支持重配的m序列产生器12’分别进行一次移位操作，并且分别计算两个移位序列的输入并分别完成状态更新；
关于Z的运算器13计算Z1和Z2，并且送入关于Z2的内存17功能与关于Z1的内存16，存储用户0的第一个码：Z1和Z2；
在时刻2：
关于X的支持重配的m序列产生器11’以及关于Y的支持重配的m序列产生器12’分别进行一次移位操作，并且分别计算两个移位序列的输入并分别完成状态更新；
关于Z的运算器13计算Z1和Z2，并且送入关于Z2的内存17功能与关于Z1的内存16，存储用户0的第二个码：Z1和Z2；
存储当前X状态至用户0对应位置；
关于X的支持重配的m序列产生器11’的移位元序列的状态重新设置为关于用户1的状态序列；
关于Y的支持重配的m序列产生器12’的移位元序列的状态重新设置为关于当前时刻的状态序列；
在时刻3：
关于X的支持重配的m序列产生器11’以及关于Y的支持重配的m序列产生器12’分别进行一次移位操作，并且分别计算两个移位序列的输入并分别完成状态更新；
关于Z的运算器13计算Z1和Z2，并且送入关于Z2的内存17功能与关于Z1的内存16，存储用户1的第一个码：Z1和Z2；
在时刻4：
关于X的支持重配的m序列产生器11’以及关于Y的支持重配的m序列产生器12’分别进行一次移位操作，并且分别计算两个移位序列的输入并分别完成状态更新；
关于Z的运算器13计算Z1和Z2，并且送入关于Z2的内存17功能与关于Z1的内存16，存储用户1的第二个码：Z1和Z2；
存储当前X状态至用户1对应位置；并存储当前Y状态；
关于X的支持重配的m序列产生器11’的移位元序列的状态重新设置为关于用户0的状态序列；
关于Y保持当前时刻的状态；
按照次序输出用户0以及用户1的GOLD码；
在时刻5-8：重复执行时刻1-4的工作；如此循环，即产生了需要的两个用户全部GOLD码。其它参数情况类似。
以下讨论对于Nuser个用户本发明需要的硬件资源与原有计算需要的硬件资源的对比。
现有技术的系统中：
对于一个用户，系统需要2×Nd(Nd为m序列阶数，用于产生X和Y序列)+Nuser(码存储)个D触发器，4个(分别用于X序列输入信号、Y序列输入信号以及Z1信号、Z2信号的计算)运算器。所以，整个系统需要2Nuser×Nd+Nuser2个D触发器以及4Nuser个运算器。
而在本发明中：
系统需要(Nuser+1)×Nd(用于X序列产生以及状态存储)+2Nd(用于Y序列产生以及状态存储)+Nuser×Nshift(用于不同用户GOLD码的存储)＝(Nuser+3)×Nd+Nuser×Nshift个D触发器以及4个(分别用于X序列输入信号、Y序列输入信号以及Z1信号、Z2信号的计算)运算器。
在WCDMA系统中，Nd＝24。
设Nuser＝64，Nshift＝8，则原有系统共需要7168个D触发器以及128个运算器，而本发明需要2184个D触发器以及4个运算器；设Nuser＝200，Nshift＝8，则原有系统共需要49800个D触发器以及400个运算器，而本发明需要6472个D触发器以及4个运算器。可见本发明可以节约系统成本。
本发明利用一组内存以及一个GOLD码产生单元，产生了多个GOLD码，有效地降低了系统成本；
在高速时钟驱动时，本发明具有很高的复用能力，可以按照最高速时钟产生GOLD码，可以进一步降低系统成本。
以上所述，仅为本发明的实施例而已，其中所描述的装置和方法都只是用做举例，非因此即局限本发明的权利范围，凡运用本发明说明书及附图内容的等效变化，均包含于本发明的权利要求范围内。