《像素阵列基板.pdf》由会员分享，可在线阅读，更多相关《像素阵列基板.pdf（12页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104166278A43申请公布日20141126CN104166278A21申请号201310181770622申请日20130516G02F1/1343200601G02F1/1362200601G02F1/136820060171申请人瀚宇彩晶股份有限公司地址中国台湾新北市72发明人胡宪堂唐大庆任珂锐赖瑞麒74专利代理机构深圳新创友知识产权代理有限公司44223代理人江耀纯54发明名称像素阵列基板57摘要本发明公开了一种像素阵列基板，包括基板、设置于基板上的薄膜晶体管、第一绝缘层、共用电极、第二绝缘层以及像素电极。薄膜晶体管包含有栅极、源极以及漏极。第一绝缘层覆盖于薄膜。
2、晶体管与基板上，且具有第一开口，曝露出漏极，其中第一绝缘层的厚度介于1微米与5微米之间，且介电常数介于2法拉/米与5法拉/米之间。共用电极设置于第一绝缘层上。第二绝缘层覆盖于第一绝缘层与共用电极上，且具有第二开口，曝露出第一开口。像素电极设置于第二绝缘层上，并通过第一开口与第二开口与漏极电性连接。51INTCL权利要求书2页说明书5页附图4页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书5页附图4页10申请公布号CN104166278ACN104166278A1/2页21一种像素阵列基板，其特征在于，包括一基板；多个薄膜晶体管，分别设置于所述基板上，且各所述薄膜晶体管包含。
3、有一漏极；一第一绝缘层，覆盖于所述薄膜晶体管与所述基板上，且所述第一绝缘层具有多个第一开口，分别曝露出各所述漏极；一共用电极，设置于所述第一绝缘层上；一第二绝缘层，覆盖于所述第一绝缘层与所述共用电极上，且所述第二绝缘层具有多个第二开口，曝露出各所述第一开口；以及多个像素电极，设置于所述第二绝缘层上，并分别通过各所述第一开口与各所述第二开口与各所述漏极电性连接；其中，所述第一绝缘层具有一厚度，介于1微米与5微米之间。2如权利要求1所述的像素阵列基板，其特征在于，所述第一绝缘层包括由硅、氧与碳所组成的化合物。3如权利要求1所述的像素阵列基板，其特征在于，所述第一绝缘层包括压克力树脂。4如权利要求1。
4、所述的像素阵列基板，其特征在于，所述第一绝缘层具有一介电常数，介于2法拉/米与5法拉/米之间。5如权利要求1所述的像素阵列基板，其特征在于，所述第一绝缘层于300的温度下具有一重量损失率，小于1。6如权利要求1所述的像素阵列基板，其特征在于，所述共用电极具有多个第三开口，分别曝露出各所述第一开口。7如权利要求6所述的像素阵列基板，其特征在于，所述多个第三开口，分别大于各所述第二开口。8一种像素阵列基板，其特征在于，包括一基板；多个薄膜晶体管，分别设置于所述基板上，且各所述薄膜晶体管包含有一漏极；一第一绝缘层，覆盖于所述薄膜晶体管与所述基板上，且所述第一绝缘层具有多个第一开口，分别曝露出各所述漏。
5、极；一共用电极，设置于所述第一绝缘层上；一第二绝缘层，覆盖于所述第一绝缘层与所述共用电极上，且所述第二绝缘层具有多个第二开口，曝露出各所述第一开口；以及多个像素电极，设置于所述第二绝缘层上，并分别通过各所述第一开口与各所述第二开口与各所述漏极电性连接；其中，所述第一绝缘层具有一介电常数，介于2法拉/米与5法拉/米之间。9一种像素阵列基板，其特征在于，包括一基板；多个薄膜晶体管，分别设置于所述基板上，且各所述薄膜晶体管包含有一漏极；一第一绝缘层，覆盖于所述薄膜晶体管与所述基板上，且所述第一绝缘层具有多个第一开口，分别曝露出各所述漏极；一共用电极，设置于所述第一绝缘层上；权利要求书CN104166。
6、278A2/2页3一第二绝缘层，覆盖于所述第一绝缘层与所述共用电极上，且所述第二绝缘层具有多个第二开口，曝露出各所述第一开口；以及多个像素电极，设置于所述第二绝缘层上，并分别通过各所述第一开口与各所述第二开口与各所述漏极电性连接；其中，所述第一绝缘层于300的温度下具有一重量损失率，小于1。权利要求书CN104166278A1/5页4像素阵列基板技术领域0001本发明是涉及一种像素阵列基板，特别是涉及一种具有提升像素开口率的像素阵列基板。背景技术0002液晶显示面板具有外型轻薄、耗电量少以及无辐射污染等特性，已被广泛地应用在笔记本计算机NOTEBOOK、个人数码助理PDA等携带式信息产品上，并。
7、且已逐渐取代传统桌上型计算机之阴极射线管监视器。0003现有液晶显示面板是由彩色滤光片基板、像素阵列基板以及液晶层所构成，且液晶层设置于彩色滤光片基板与像素阵列基板之间，并通过调整液晶层的液晶分子的旋转方向来控制像素的亮暗。请参考图1，图1所示为现有的像素阵列基板的剖视示意图。如图1所示，像素阵列基板10包括基板12、薄膜晶体管14、共用线16、保护层18、平坦层20以及像素电极22。薄膜晶体管14设置于基板12上，且包含有栅极14A、源极14B、漏极14C以及通道层14D。共用线16设置于基板12上。保护层18覆盖于薄膜晶体管14与基板12上，且具有开口18A，曝露出漏极14C。平坦层20覆。
8、盖于保护层18上，且具有开口20A，对应开口18A，以曝露出漏极14C。像素电极22设置于平坦层20上，并通过开口18A、20A与漏极14C电性连接。并且，共用线16与像素电极22重叠，使共用线16、像素电极22、保护层18与平坦层20构成储存电容。0004然而，现有像素阵列基板10的共用线16是由金属材料所构成，因此共用线16的设置会遮蔽部分像素电极22，而影响像素的开口率。并且，当像素电极22接近薄膜晶体管14、数据线或扫描线时，像素电极22与薄膜晶体管14、数据线或扫描线之间会产生电容耦合效应，进而影响画面的显示，且限制了像素阵列基板10的开口率。0005因此，在液晶显示面板的分辨率增加。
9、的趋势下，提升像素阵列基板的开口率实为业界努力的目标。发明内容0006本发明的主要目的之一在于提供一种像素阵列基板，以提升像素阵列基板的开口率。0007为达上述的目的，本发明提供一种像素阵列基板，包括一基板、多个薄膜晶体管、一第一绝缘层、一共用电极、一第二绝缘层以及多个像素电极。薄膜晶体管设置于基板上，且各薄膜晶体管包含有一漏极。第一绝缘层覆盖于薄膜晶体管与基板上，且第一绝缘层具有多个第一开口，分别曝露出各漏极，其中第一绝缘层具有一厚度，介于1微米与5微米之间。共用电极设置于第一绝缘层上。第二绝缘层覆盖于第一绝缘层与共用电极上，且第二绝缘层具有多个第二开口，曝露出各第一开口。像素电极设置于第二。
10、绝缘层上，并分别通过各第一开口与各第二开口与各漏极电性连接。0008本发明的像素阵列基板利用共用电极设置于像素电极与薄膜晶体管、扫描线以及说明书CN104166278A2/5页5数据线之间，以遮蔽像素电极与薄膜晶体管、扫描线以及数据线之间的电容耦合效应，使得像素电极与薄膜晶体管、数据线与扫描线的其中至少一者在平行基板的方向上的间距可被缩小，进而可提升开口率。附图说明0009图1所示为现有的像素阵列基板的剖视图。0010图2所示为本发明一实施例的像素阵列基板的仰视图。0011图3所示为图2沿着剖视线AA的剖视图。图4所示为本发明一实施例的液晶显示面板的剖视图。0012其中，附图标记说明如下001。
11、310像素阵列基板12基板001414薄膜晶体管14A栅极001514B源极14C漏极001614D通道层16共用线001718保护层18A开口001820平坦层20A开口001922像素电极100像素阵列基板0020102扫描线104数据线0021106薄膜晶体管106A栅极0022106B源极106C漏极0023106D栅极绝缘层106E通道层0024106F欧姆接触层108第一共用电极0025108A第三开口110像素电极0026112像素区域114第一基板0027116第一绝缘层116A第一开口0028118第二绝缘层118A第二开口0029200液晶显示面板202彩色滤光片基板003。
12、0204液晶层206间隙物0031208第二基板210黑色矩阵层0032210A第四开口212彩色滤光片层0033214第二共用电极T厚度具体实施方式0034请参考图2与图3，图2所示为本发明一实施例的像素阵列基板的仰视图，图3所示为图2沿着剖视线AA的剖视图。如图2所示，像素阵列基板100包括多条扫描线102、多条数据线104、多个薄膜晶体管106、一第一共用电极108以及多个像素电极110。数据线104与扫描线102交错，使任两相邻的数据线104与任两相邻的扫描线102围绕出一像素区域112，且像素区域112是呈一阵列排列。各薄膜晶体管106分别设置于对应各像素区域112，且各薄膜晶体管1。
13、06包含有一栅极106A、一源极106B以及一漏极106C。并且，栅说明书CN104166278A3/5页6极106A电性连接到相对应的扫描线102，且源极106B电性连接到相对应的数据线104。于本实施例中，位于同一行的栅极106A是由同一条的扫描线102延伸出，因此同一行的栅极106A是电性连接到同一条扫描线102，而位于不同行的栅极106A电性连接到不同条扫描线102。位于同一列的源极106B是由同一条的数据线104延伸出，因此同一列的源极106B是电性连接到同一条数据线104，而位于同列的源极106B电性连接到不同条数据线104。但本发明并不限于此结构。0035再者，第一共用电极108。
14、可与薄膜晶体管106、数据线104或扫描线102重叠，以用于遮蔽薄膜晶体管106、数据线104或扫描线102与设置于第一共用电极108上的电极或导线之间的电容耦合效应，且可降低薄膜晶体管106、数据线104或扫描线102与设置于第一共用电极108上的电极或导线在平行第一基板的方向上的间距。0036在本实施例中，第一共用电极108是同时与薄膜晶体管106、数据线104与扫描线102重叠，但本发明不限于此。于本发明的变化实施例中，第一共用电极也可仅与薄膜晶体管、数据线或扫描线重叠，或者，与薄膜晶体管、数据线与扫描线的其中两者重叠。另外，各像素电极110设置于各像素区域112内，并分别电性连接到各薄。
15、膜晶体管106的各漏极106C，且各像素电极110与第一共用电极108电性绝缘。0037为了详细说明本实施例的像素阵列基板，以下以单一像素区域的结构来作说明，但本发明并不以此为限。如图2与图3所示，像素阵列基板100还包括一第一基板114、一第一绝缘层116以及一第二绝缘层118。并且，栅极106A设置于第一基板114上，且可通过图案化一第一金属层M1所构成。在本实施例中，扫描线102也可与栅极106A由同一第一金属层M1所形成，而设置于第一基板114上，但不限于此。另外，各薄膜晶体管106设置于第一基板114上，且还包括一栅极绝缘层106D、一通道层106E以及一欧姆接触层106F。栅极绝缘。
16、层106D覆盖于栅极106A与第一基板114上，且可由例如氮化硅、氧化硅、氮氧化硅、其它合适的介电材料、或其组合等等绝缘材料所构成，但不限于此。通道层106E设置于栅极绝缘层106D上，并位于栅极106A的正上方，且可例如是非晶硅、多晶硅、金属氧化物半导体材料或其它半导体材料，但不限于此。欧姆接触层106F设置于通道层106E与源极106B之间以及通道层106E与漏极106C之间，用于降低硅与金属材料之间的接触电阻，且可例如是掺杂有离子的非晶硅、多晶硅、金属氧化物半导体材料或其它半导体材料，但本发明不以此为限。此外，源极106B与漏极106C分别设置于通道层106E与栅极绝缘层106D上，且分。
17、别与栅极106A部分重叠。并且，本实施例的源极106B、漏极106C以及数据线104可以是通过图案化一第二金属层M2所构成，但不限于此。本发明的薄膜晶体管、扫描线与数据线的结构并不限定于上述结构，也可以为其它的变化结构，例如是薄膜晶体管可为其它种类的晶体管，或者依据不同驱动方式或需求，扫描线与数据线也可以任两相邻的数据线与任两相邻的扫描线可围绕出不只一个像素区域。0038此外，第一绝缘层116覆盖于薄膜晶体管106、扫描线102、数据线104与栅极绝缘层106D上，且第一绝缘层116具有多个第一开口116A，分别曝露出各漏极106C。本实施例的第一绝缘层116可包括压克力树脂，由硅、氧、碳与氢。
18、所组成的化合物，由硅、氧与碳所组成的化合物，或硅氧系化合物，但不限于此。其中，由硅、氧、碳与氢所组成的所述化合物可包括硅氧烷系化合物。并且，由于第一绝缘层116是覆盖于整个第一基板114上，因此第一绝缘层116具有一穿透率，大于95，以避免阻挡过多通过像素区域112的光线。另外，第说明书CN104166278A4/5页7一绝缘层1116可包括感光型材料或非感光型材料。当第一绝缘层116包括感光型材料时，第一绝缘层116可通过曝光工艺直接形成第一开口116A。或者，当第一绝缘层116包括非感光型材料时，第一绝缘层116需通过光刻工艺来形成第一开口116A。并且，第一绝缘层116可例如通过旋转涂布。
19、工艺或狭缝式涂布工艺等涂布工艺覆盖于薄膜晶体管106、扫描线102、数据线104与栅极绝缘层106D上。0039另外，第一共用电极108设置于第一绝缘层116上，且具有多个第三开口108A，分别对应各所述第一开口116A设置，且分别大于且曝露出各第一开口116A，使得第一共用电极108不会延伸至第一开口116A中，且未与第一开口116A所曝露出的漏极106D电性连接。第一共用电极108可用于传送一共用信号。第一共用电极108可由例如氧化铟锡、氧化铟锌、氧化铝锡或氧化铝锌等透明导电材料所构成，但不限于此。0040此外，第二绝缘层118覆盖于第一绝缘层116与第一共用电极108上，且具有多个第二开。
20、口118A，分别曝露出各第一开口116A，而曝露出各漏极106C。第二绝缘层118可由例如氮化硅等无机材料所构成。并且，由于形成第二绝缘层118的步骤需在大于280的温度环境下进行，因此由硅、氧、碳与氢所组成的化合物，由硅、氧与碳所组成的化合物以及硅氧系化合物较压克力树脂因可承受较高的温度，使得第一绝缘层116优选可包括由硅、氧、碳与氢所组成的化合物，由硅、氧与碳所组成的化合物或硅氧系化合物，且第一绝缘层116可于300的温度下具有一重量损失率，小于1，以避免于形成第二绝缘层118时破坏第一绝缘层116的特性与结构。0041此外，各像素电极110设置于第二绝缘层118上，并通过各第一开口116。
21、A与各第二开口118A与各漏极106C电性连接。本实施例的各像素电极110可例如是延伸到第一开口116A与第二开口118A中，而与各漏极106C相接触，以电性连接个漏极106C，但不限于此。像素电极110可由例如氧化铟锡、氧化铟锌、氧化铝锡或氧化铝锌等透明导电材料所构成，但不限于此。0042值得一提的是，本实施例的各第三开口108A是大于各第二开口118A，使各第二开口118A不会曝露出第一共用电极108，且可通过第二绝缘层118电绝缘各像素电极110与第一共用电极108。并且，第一绝缘层116具有一厚度T，介于1微米与5微米之间，且第一绝缘层116具有一介电常数，介于2法拉/米与5法拉/米之。
22、间，使得第一共用电极108与各薄膜晶体管106、各扫描线102以及各数据线104的电容耦合效应可被降低。并且，通过将第一共用电极108设置于薄膜晶体管106、数据线104与扫描线102的其中至少一者以及像素电极110之间可有效降低薄膜晶体管106、数据线104与扫描线102的其中至少一者以及像素电极110之间的电容耦合效应，进而降低薄膜晶体管106、数据线104与扫描线102的其中至少一者以及像素电极110在平行第一基板114的方向上的间距。因此，像素电极110可有效地加大，而加宽受到像素电极110控制的像素区域112，使得使用本实施例的像素阵列基板100的开口率可有效地被提升。并且，随着液晶。
23、显示面板的种类不同，开口率的提升率也不同。此外，相较于现有技术，本实施例的像素电极110与第一共用电极108之间仅设置有第二绝缘层118，可有效提升由像素电极110、第二绝缘层118与第一共用电极108所构成的储存电容的电容值，且可通过调整两者的重叠面积来控制储存电容的电容值。0043请参考图4，图4所示为本发明一实施例的液晶显示面板的剖视示意图。如图4所示，液晶显示面板200包括像素阵列基板100、一彩色滤光片基板202、一液晶层204以及说明书CN104166278A5/5页8一间隙物206。彩色滤光片基板202与像素阵列基板100彼此相对设置，且液晶层204设置于彩色滤光片基板202与像。
24、素阵列基板100之间。并且，间隙物206设置于彩色滤光片基板202与像素阵列基板100之间，用以维持彩色滤光片基板202与像素阵列基板100的间隙。彩色滤光片基板202包括一第二基板208、一黑色矩阵层210、一彩色滤光片层212以及一第二共用电极214。黑色矩阵层210设置于第二基板208上，且具有多个第四开口210A，分别对应各像素区域112设置，并曝露出第二基板208。彩色滤光片层212覆盖各第四开口210A的第二基板208上，且可包括多个彩色滤光片，例如红色彩色滤光片、绿色彩色滤光片与蓝色彩色滤光片。第二共用电极214覆盖于彩色滤光片层212与黑色矩阵层210上，且用于接收共用信号。于。
25、本发明的其它实施例中，第一共用电极与第二共用电极也可以分别接收不同电压信号。或者，彩色滤光片基板也可以未包括第二共用电极，且各像素电极可为图案化电极，而具有狭缝，使得液晶显示面板为横向电场驱动液晶显示面板INPLANESWITCHINGLCDPANEL。在本发明的变化实施例中，像素阵列基板也可以作为其它主动阵列式显示面板，例如有机电激发光显示面板。0044综上所述，本发明的像素阵列基板利用第一共用电极设置于像素电极与薄膜晶体管、扫描线以及数据线之间，以遮蔽像素电极与薄膜晶体管、扫描线以及数据线之间的电容耦合效应，使得像素电极与薄膜晶体管、数据线与扫描线的其中至少一者在平行第一基板的方向上的间距。
26、可被缩小，进而可提升开口率。并且，第一绝缘层还可选择包括由硅、氧、碳与氢所组成的化合物、由硅、氧与碳所组成的化合物或硅氧系化合物，而可承受较高的温度，使得第一绝缘层的特性与结构可避免于形成第二绝缘层时被破坏。0045以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。说明书CN104166278A1/4页9图1说明书附图CN104166278A2/4页10图2说明书附图CN104166278A103/4页11图3说明书附图CN104166278A114/4页12图4说明书附图CN104166278A12。