基于SD卡阵列的图像数据高速存储系统.pdf

本发明公开了基于SD卡阵列的图像数据高速存储系统，CameraLink模块用于将接收的图像数据转换成单端图像数据传送给FPGA模块；FPGA模块对接收的单端图像数据进行分流处理，传送给DRAM模块进行缓存；SD卡模块包括N个SD卡，每个SD卡的时钟线、命令线和数据线分别和FPGA模块相连，当N个SD卡为接受数据状态时，FPGA模块从SRAM中读取N份数据，将第N份数据写入第N个SD卡，当N个SD卡为发送数据状态时，FPGA模块同时从N个SD卡读出N份数据；电源模块分别为SD卡阵列模块、CameraLink模块、DRAM模块和FPGA控制模块供电。本发明具有高速、实时性强的优点。

1.  基于SD卡阵列的图像数据高速存储系统，其特征在于：包括SD卡阵列模块、CameraLink模块、DRAM模块、电源模块和FPGA控制模块，
CameraLink模块用于将接收的图像数据转换成单端图像数据，传送给FPGA模块；
FPGA模块对接收的单端图像数据进行分流处理，即把一路数据一次分割成N份，每份大小为SMB，在每份数据前加上识别码，识别码将第N份数据对应第N个SD卡，将处理后的数据传送给DRAM模块进行缓存；
SD卡模块包括N个SD卡，每个SD卡的时钟线、命令线和数据线分别和FPGA模块相连，当N个SD卡为接受数据状态时，FPGA模块从SRAM中读取N份数据，将第N份数据写入第N个SD卡，当N个SD卡为发送数据状态时，FPGA模块同时从N个SD卡读出N份数据；
电源模块分别为SD卡阵列模块、CameraLink模块、DRAM模块和FPGA控制模块供电。

2.  根据权利要求1所述的基于SD卡阵列的图像数据高速存储系统，其特征在于：所述的FPGA模块包括SD卡控制器，SD卡控制器包括命令控制模块和数据控制模块，命令控制模块发送查询状态命令给N个SD卡，SD卡将当前状态传送给命令控制模块，命令控制模块根据接收到当前N个SD卡的状态，产生控制命令传送给数据控制模块，数据控制模块根据接收的控制命令，控制SD卡进行读或写操作。

3.  根据权利要求1所述的基于SD卡阵列的图像数据高速存储系统，其特征在于：还包括与FPGA模块相连的USB3.0模块和HDMI模块，USB3.0模块用于将数据输出到外部USB设备中，HDMI模块用于将数据进行显示。

基于SD卡阵列的图像数据高速存储系统
技术领域
本发明属于数据存储领域，尤其涉及一种用于工业高速相机数据采集的，基于SD卡阵列的图像数据高速存储系统。
背景技术
近几年，随着图像传感器制造技术的高速发展，数码相机的分辨率和速度都有大幅提升，因此对图像的处理能力和存储能力都提出了越来越高的要求。工业全景相机可以达到180°至360°的视野范围，广泛应用于监控、视觉导航、太空探测、机器人等领域。由于全景视觉的图像传感器采集的数据量大而且速度快，一般的PC系统很难保证实时性。
目前，在高速大容量存储方面，主要有SATA硬盘阵列存储，大型NAND Flash阵列或DRAM阵列。但是，不论是SATA硬盘阵列还是Flash阵列，都存在一些不足，SATA阵列的IP Core通常采用总线结构，通用总线为保证其性能，必须保留一部分总线带宽来维持其稳定性，从而在一定程度上降低了数据传输效率，而且国内尚无独立研发的面向FPGA的SATA IP Core。而且SATA协议较复杂，对接口有一定要求，所以很少在嵌入式中应用。目前还没有能够专门为高速数据采集的嵌入式SATA硬盘阵列控制器。
目前单片Flash最大的写入速度可达40MB/s。市场上能买到的较大容量的单颗NANDFlash的容量为32GB，为了实现更高速度和存储容量的数据，就需要通过将多片Flash进行位和字扩展，来有效提高数据存储速率和容量要求。单颗Flash占用的IO引脚数就高达40余根。由于Flash颗粒有较多的地址线和数据线，要把大量的Flash颗粒以阵列的形式放置在一块PCB电路板上，布线难度相当大，并且如此多的Flash颗粒阵列相当占用FPGA的引脚资源。NANDFlash容易产生坏块，需要单独设计坏块管理程序。
发明内容
本发明的目的是能够针对高速的工业全景图像进行实时的高速、大容量的数据存储的，基于SD卡阵列的图像数据高速存储系统。
本发明是通过以下技术方案实现的：
基于SD卡阵列的图像数据高速存储系统，包括SD卡阵列模块、CameraLink模块、DRAM模块、电源模块和FPGA控制模块，
CameraLink模块用于将接收的图像数据转换成单端图像数据，传送给FPGA模块；
FPGA模块对接收的单端图像数据进行分流处理，即把一路数据一次分割成N份，每份大小为SMB，在每份数据前加上识别码，识别码将第N份数据对应第N个SD卡，将处理后的数据传送给DRAM模块进行缓存；
SD卡模块包括N个SD卡，每个SD卡的时钟线、命令线和数据线分别和FPGA模块相连，当N个SD卡为接受数据状态时，FPGA模块从SRAM中读取N份数据，将第N份数据写入第N个SD卡，当N个SD卡为发送数据状态时，FPGA模块同时从N个SD卡读出N份数据；
电源模块分别为SD卡阵列模块、CameraLink模块、DRAM模块和FPGA控制模块供电。本发明还可以包括：
1、FPGA模块包括SD卡控制器，SD卡控制器包括命令控制模块和数据控制模块，命令控制模块发送查询状态命令给N个SD卡，SD卡将当前状态传送给命令控制模块，命令控制模块根据接收到当前N个SD卡的状态，产生控制命令传送给数据控制模块，数据控制模块根据接收的控制命令，控制SD卡进行读或写操作。
2、还包括与FPGA模块相连的USB3.0模块和HDMI模块，USB3.0模块用于将数据输出到外部USB设备中，HDMI模块用于将数据进行显示。
有益效果：
本发明的目的是构建嵌入式的高性能图像存储系统，针对高速的工业全景图像进行实时的高速存储，具有高速、大容量、实时性的特点。随着SD总线的发展，现在SD卡的最大存储容量为2TB，且存储速度也达到了最高的104MB/s，且SD卡体积小，易于随时更换，符合嵌入式小型化的要求，所以本发明采用SD卡阵列作为存储介质。这种思路结构紧凑，控制也很方便，而且可以减少FPGA消耗的资源。
附图说明
图1为本发明的结构图；
图2为本发明的FPGA内部结构图；
图3为本发明的电源示意图。
具体实施方式
下面将结合附图对本发明做进一步详细说明。
本发明的目的是构建嵌入式系统，实现对高速数据的采集和存储，研究的重点是对高速数据的存储。针对国外SATA阵列数据传输效率低，国内NAND Flash阵列价格昂贵，容易产生坏块，DDR存储器掉电丢失数据且容量小等特点，本发明采用SD卡作为存储介质。
一种基于SD卡阵列的图像数据高速存储系统，包括用于图像数据高速存储的SD卡阵列模块，用于与工业相机相接的CameraLink模块，用于缓存数据的DRAM模块和用于为数据存储系统提供合适工作电压的电源模块，在FPGA的控制下，从CameraLink模块输入的图像数据经过DRAM模块缓存高速的存储到SD卡阵列模块中。
SD卡阵列模块，由N片SD卡组成，每片存储速度为SMB/s，通过将数据流放入DRAM中缓存，把一路高速信号，分成N路信号，并行存储进SD卡阵列中。SD卡阵列的存储速度为N*SMB/s，每片SD卡的时钟线、命令线、数据线与FPGA控制器之间都是独立连接的，没有采用总线复用，减少了SD卡之间相互干扰，缓存在DRAM模块中的数据，经SD卡控制器识别第N份分流数据的识别码后，写入相应的第N个SD卡中，为了保持N个SD卡数据写入或读出的同步性，在SD卡控制器控制数据写入或读出时，统一了数据写或读的请求信号，先通过SD卡控制器的命令控制模块中的命令发送模块发送查询状态命令，根据SD卡控制器的命令控制模块中的命令接收模块接收到的第N个SD卡的状态，当第N个SD卡准备好接收或发送数据后才由SD卡控制器的命令控制模块中的命令发送模块发送CMD17或CMD24命令，使SD卡进入读取或写入模式。为了保持写入或读出的数据不错位，需要保证分流后的数据在流出控制器是时同步的，同时每次写数据或读数据时，都用寄存器保存当前写入的或读出的卡的地址，等下次读或写时再从上次停止的地址继续读或写，保证数据存储时的流畅性。
DRAM模块的分流缓存，数据经FPGA控制器进入DRAM模块进行缓存时，FPGA对数据进行分流，把一路数据一次分割成N份，每份大小为SMB，同时在分流的N份数据前，加上识别码，已使缓存的分流数据能正确的写入相应的SD卡中。
SD卡阵列模块未使用现有的IP核，而是在掌握了个器件的底层协议后，把SD3.0协议用Verilog语言实现。根据SD3.0协议使用Verilog语言编写了单片SD卡的控制器。SD卡的工作主要分为命令传输和数据传输两大功能块，这两个功能在传输时间上是分开的，且其传输的数据格式不同，所以可以将SD卡主机控制器分为两个模块：命令传输模块和数据传输模块。这样命令和数据管理分开控制，便于调试和数据的控制。命令传输模块和数据传输模块虽然看似是独立的，但数据模块要受命令模块的控制，因此两个模块之间也要进行通讯协作。在工作时，数据模块根据命令模块发出的命令进行数据的发送或接收，然后控制数据的读或写。当命令为CMD17或CMD18时，从SD卡读取数据，当命令为CMD24或CMD25时，向SD卡写入数据。这种思路结构紧凑，控制也很方便，而且可以减少FPGA消耗的资源。
(1)命令控制模块
命令控制分为两大功能：命令的发送与接收，所以可以把命令控制模块再分为命令发送模块和命令接收模块。这样命令控制模块只需把需要发送的命令的编号和命令的内容传递给命令发送模块即可实现命令的发送；命令接收模块把接收到的SD从机发送的回复命令编号和响应内容传递给命令控制模块，即可实现命令的接收，从而使命令控制模块专门负责命令 的处理。
(2)数据控制模块
数据控制模块主要来控制数据的发送与接收。本模块状态机由3个状态组成：空闲状态，写数据状态和读数据状态。在空闲状态中，实时查询命令控制模块发送的命令，如果发送CMD24或CMD25，则进入写数据状态；如果发送CMD17或CMD18，则进入读数据状态。
用于进行数据高速传输的USB3.0模块，USB3.0模块连接到FPGA控制器，在FPGA的控制下，存储在SD卡阵列中的数据通过USB3.0模块输出到外部的USB设备中。
用于图像数据实时显示的HDMI模块，HDMI模块连接到FPGA控制器，在FPGA的控制下，经CameraLink模块进入的数据通过HDMI模块输出到外部的显示设备中。
如图1、图2所示，本发明包括CameraLink模块、DRAM模块、SD卡阵列模块、电源模块，USB3.0模块，HDMI模块。
CameraLink模块由MDR26(4M15)接口与三片串并转换芯片组成，转换芯片型号为DS90CR288AMTD，MDR26接收到的差分图像数据经串并转换芯片转换，转换成单端信号，接入FPGA控制器。
DRAM模块由两片SDRAM组成，SDRAM型号为H57V2562GTR，进入到FPGA的单端图像数据，在FPGA的控制下，进入SDRAM进行缓存。
SD卡阵列模块，有8片SD卡组成，型号采用闪迪(SanDisk)至尊超极速MicroSDHC(SD)存储卡，单片容量为64G，写入速度为95MB/s的SD卡，采用8片SD卡，理论上写入速度为95×8＝760MB/s，容量为64GB×8＝512GB。本系统设计了8个SD卡的阵列，每个SD卡的时钟线、命令线和数据线与控制器FPGA之间都是独立连接的，没有采用总线复用。缓存在SDRAM中的数据，经FPGA控制，分成8路信号，同时将不同相的时钟域的数据统一到共同的一个时钟域，然后同步取出同步后的数据进行存储。
电源模块，根据图3所示，本系统需要的电压种类较多，有1.1V、1.2V、2.5V、3.3V、5V和12V共6种电压，且部分电压要求电源的输出能力较高，为满足系统要求，采用的总电源为12V的电源适配器，输出电流5A，输入电压110V～220V。把对输出能力要求高的5V和3.3V设计为第一级电源，然后其他电源再由3.3V电源供电一级一级降压产生。
3.3V电源主要为2片DRAM，1路HDMI接口，SD卡阵列供电。SD卡如果工作在SDR104模式，则工作电流为800mA，本系统设计了8片SD卡并行工作，按SD卡的高速模式计算，则8片SD卡并行工作即为6.4A，其他接口的工作电流大约为2A左右。所以，3.3V电源要满足至少8A的输出能力。
5V电源主要为USB3.0接口，USB接口至少要保证1A的输出能力。所以，5V电源至少 要保证1A的输出能力。
为满足系统要求并尽量减少PCB面积，综合考虑，选用了凌力尔特公司的高性能开关电源芯片LTM4628，它有两路输出，每一路的输出电流都高达8A。
USB3.0模块，本系统USB3.0接口控制芯片采用CYPRESS公司的CYUSB3014。存储在SD卡阵列中的数据，经CYUSB3014芯片传输到外部设备，
HDMI模块，本系统采用的HDMI芯片为Silicon Image公司的SiI1160。SiI1160为PanelLink发送器，由FPGA控制，将图像数据经过SiI1160发送到外部显示器，进行图像的实时显示。