《单次可编程内存单元及编程和读取内存数组的方法.pdf》由会员分享，可在线阅读，更多相关《单次可编程内存单元及编程和读取内存数组的方法.pdf（25页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104167222A43申请公布日20141126CN104167222A21申请号201410209800422申请日2014051661/823,92820130516USG11C16/10200601G11C16/2620060171申请人力旺电子股份有限公司地址中国台湾新竹72发明人吴孟益黄志豪陈信铭74专利代理机构深圳新创友知识产权代理有限公司44223代理人江耀纯54发明名称单次可编程内存单元及编程和读取内存数组的方法57摘要本发明公开了一种单次可编程内存单元及编程和读取内存数组的方法。所述单次可编程内存单元包括选择性闸极晶体管，跟随性闸极晶体管，以及反熔丝变容器。
2、。所述选择性闸极晶体管具有第一闸极端，第一汲极端，第一源极端，以及两第一源/汲极延伸区域分别耦接于所述第一汲极端及第一源极端。所述跟随性闸极晶体管具有第二闸极端，第二汲极端，第二源极端耦接于所述第一汲极端，以及两第二源/汲极延伸区域分别耦接于所述第二汲极端及第二源极端。所述反熔丝变容器具有第三闸极端，第三汲极端，第三源极端耦接于所述第二汲极端，以及第三源/汲极延伸区域耦接于所述第三汲极端及第三源极端之间以形成短路。本发明内存单元可以进行正向及反向读取操作。30优先权数据51INTCL权利要求书5页说明书7页附图12页19中华人民共和国国家知识产权局12发明专利申请权利要求书5页说明书7页附图1。
3、2页10申请公布号CN104167222ACN104167222A1/5页21一种单次可编程内存单元，其特征在于，包括一选择性闸极晶体管，具有一第一闸极端，一第一汲极端，一第一源极端，以及两第一源/汲极延伸区域分别耦接于所述第一汲极端及所述第一源极端；一跟随性闸极晶体管，具有一第二闸极端，一第二汲极端，一第二源极端耦接于所述第一汲极端，以及两第二源/汲极延伸区域分别耦接于所述第二汲极端及所述第二源极端；以及一反熔丝变容器，具有一第三闸极端，一第三汲极端，一第三源极端耦接于所述第二汲极端，以及一第三源/汲极延伸区域耦接于所述第三汲极端及所述第三源极端，用以于所述第三汲极端及所述第三源极端之间形成。
4、短路。2如权利要求1所述的单次可编程内存单元，其特征在于，所述第一闸极端、所述第二闸极端及所述第三闸极端是形成于具有相同的一第一厚度的一第一闸极氧化层上。3如权利要求1所述的单次可编程内存单元，其特征在于，所述第一闸极端是形成于具有一第一厚度的一第一闸极氧化层上，所述第二闸极端是形成于具有所述第一厚度的一第二闸极氧化层上，且所述第三闸极端是形成于具有一第二厚度的一第三闸极氧化层上，且所述第二厚度小于所述第一厚度。4如权利要求1所述的单次可编程内存单元，其特征在于，所述第三闸极端的水平边界是在所述第三源/汲极延伸区域的水平边界内。5如权利要求1所述的单次可编程内存单元，其特征在于，每一第一源/汲。
5、极延伸区域具有一第一深度，且每一第二及第三源/汲极延伸区域具有一第二深度，所述第二深度较所述第一深度深。6如权利要求1所述的单次可编程内存单元，其特征在于，每一第一源/汲极延伸区域具有一第一深度，且所述第三源/汲极延伸区域具有一第二深度，所述第二深度较所述第一深度深，耦接于所述第二源极端的第二源/汲极延伸区域具有所述第一深度，且耦接于所述第二汲极端的第二源/汲极延伸区域具有所述第二深度。7如权利要求1所述的单次可编程内存单元，其特征在于，所述选择性闸极晶体管及所述跟随性闸极晶体管是形成于一P型井上，且所述反熔丝变容器是形成于一N型井上。8一种编程内存数组的方法，其特征在于，包括提供一内存数组，。
6、所述内存数组包括多个如权利要求1所述的单次可编程内存单元；提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端；提供一第二电压至所述内存数组的全部第二闸极端；提供一第三电压至所述被选择列上多个单次可编程内存单元的第三闸极端；以及提供一接地电压至一被选择行上多个单次可编程内存单元的第一源极端；其中所述第三电压是高于所述第一电压及所述第二电压，且所述第一至第三电压是高于所述接地电压。9如权利要求8所述的方法，其特征在于，还包括提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。10如权利要求8所述的方法，其特征在于，还包括提供所述接地电压至一未被选择列上多个单次可编程内存。
7、单元的第一闸极端；以及提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端。权利要求书CN104167222A2/5页311如权利要求8所述的方法，其特征在于，还包括提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端；以及提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。12一种读取内存数组的方法，其特征在于，包括提供一内存数组，所述内存数组包括多个如权利要求1所述的单次可编程内存单元；提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端；提供所述第一电压至所述内存。
8、数组的全部第二闸极端；提供所述第一电压至所述被选择列上多个单次可编程内存单元的第三闸极端；提供一接地电压至一被选择行上多个单次可编程内存单元的第一源极端；以及经由耦接于所述被选择行上多个单次可编程内存单元的第一源极端的一位线读取储存数据；其中所述第一电压是高于所述接地电压。13如权利要求12所述的方法，其特征在于，还包括提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。14如权利要求12所述的方法，其特征在于，还包括提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；以及提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端。15如权利要求12所。
9、述的方法，其特征在于，还包括提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端；以及提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。16一种读取内存数组的方法，其特征在于，包括提供一内存数组，所述内存数组包括多个如权利要求1所述的单次可编程内存单元；提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端；提供所述第一电压至所述内存数组的全部第二闸极端；提供一接地电压至所述内存数组的全部第三闸极端；提供所述第一电压至一被选择行上多个单次可编程内存单元的第一源极端；以及经由耦接于所述被。
10、选择列上多个单次可编程内存单元的第三闸极端的一信号线读取储存数据；其中所述第一电压是高于所述接地电压。17如权利要求16所述的方法，其特征在于，还包括提供所述接地电压至一未被选择行上多个单次可编程内存单元的第一源极端。18如权利要求16所述的方法，其特征在于，还包括提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端。19如权利要求16所述的方法，其特征在于，还包括提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；以及提供所述接地电压至一未被选择行上多个单次可编程内存单元的第一源极端。20一种读取内存数组的方法，其特征在于，包括权利要求书CN104167222A。
11、3/5页4提供一内存数组，所述内存数组包括多个如权利要求1所述的单次可编程内存单元；提供一第一电压以开启一被选择的单次可编程内存单元的选择性闸极晶体管及跟随性闸极晶体管；提供一反向读取电压至所述被选择的单次可编程内存单元的反熔丝变容器；提供一第二电压至耦接于所述被选择的单次可编程内存单元的第一源极端的一位线；以及经由耦接于所述被选择的单次可编程内存单元的第三闸极端的一信号线读取储存数据；其中所述第二电压是高于所述反向读取电压。21一种单次可编程内存单元，其特征在于，包括一选择性闸极晶体管，具有一第一闸极端，一第一汲极端，一第一源极端，以及两第一源/汲极延伸区域分别耦接于所述第一汲极端及所述第一。
12、源极端；一跟随性闸极晶体管，具有一第二闸极端，一第二汲极端，一第二源极端耦接于所述第一汲极端，以及两第二源/汲极延伸区域分别耦接于所述第二汲极端及所述第二源极端；以及一反熔丝变容器，具有一第三闸极端，一第三源极端耦接于所述第二汲极端，以及一第三源/汲极延伸区域耦接于所述第三源极端；其中所述第三闸极端的一部分是形成于一浅沟槽隔离区的正上方，且所述第三闸极端的其余部分是形成于所述第三源/汲极延伸区域的正上方。22如权利要求21所述的单次可编程内存单元，其特征在于，所述第一闸极端、所述第二闸极端及所述第三闸极端是形成于具有相同的一第一厚度的一第一闸极氧化层上。23如权利要求21所述的单次可编程内存单。
13、元，其特征在于，所述第一闸极端是形成于具有一第一厚度的一第一闸极氧化层上，所述第二闸极端是形成于具有所述第一厚度的一第二闸极氧化层上，且所述第三闸极端是形成于具有一第二厚度的一第三闸极氧化层上，且所述第二厚度小于所述第一厚度。24如权利要求21所述的单次可编程内存单元，其特征在于，每一第一源/汲极延伸区域具有一第一深度，且每一第二及第三源/汲极延伸区域具有一第二深度，所述第二深度较所述第一深度深。25如权利要求21所述的单次可编程内存单元，其特征在于，每一第一源/汲极延伸区域具有一第一深度，且所述第三源/汲极延伸区域具有一第二深度，所述第二深度较所述第一深度深，耦接于所述第二源极端的第二源/汲。
14、极延伸区域具有所述第一深度，且耦接于所述第二汲极端的第二源/汲极延伸区域具有所述第二深度。26如权利要求21所述的单次可编程内存单元，其特征在于，所述选择性闸极晶体管及所述跟随性闸极晶体管是形成于一P型井上，且所述反熔丝变容器是形成于一N型井上。27一种编程内存数组的方法，其特征在于，包括提供一内存数组，所述内存数组包括多个如权利要求21所述的单次可编程内存单元；提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端；提供一第二电压至所述内存数组的全部第二闸极端；提供一第三电压至所述被选择列上多个单次可编程内存单元的第三闸极端；以及权利要求书CN104167222A4/5页5提供一接地。
15、电压至一被选择行上多个单次可编程内存单元的第一源极端；其中所述第三电压是高于所述第一电压及所述第二电压，且所述第一至第三电压是高于所述接地电压。28如权利要求27所述的方法，其特征在于，还包括提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。29如权利要求27所述的方法，其特征在于，还包括提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；以及提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端。30如权利要求27所述的方法，其特征在于，还包括提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；提供所述接地电压至所述未被选择列上。
16、多个单次可编程内存单元的第三闸极端；以及提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。31一种读取内存数组的方法，其特征在于，包括提供一内存数组，所述内存数组包括多个如权利要求21所述的单次可编程内存单元；提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端；提供所述第一电压至所述内存数组的全部第二闸极端；提供所述第一电压至所述被选择列上多个单次可编程内存单元的第三闸极端；提供一接地电压至一被选择行上多个单次可编程内存单元的第一源极端；以及经由耦接于所述被选择行上多个单次可编程内存单元的第一源极端的一位线读取储存数据；其中所述第一电压是高于所述接地电压。32如权。
17、利要求31所述的方法，其特征在于，还包括提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。33如权利要求31所述的方法，其特征在于，还包括提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；以及提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端。34如权利要求31所述的方法，其特征在于，还包括提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；提供所述接地电压至所述未被选择列上多个单次可编程内存单元的第三闸极端；以及提供所述第一电压至一未被选择行上多个单次可编程内存单元的第一源极端。35一种读取内存数组的方法，其特征在于，包括。
18、提供一内存数组，所述内存数组包括多个如权利要求21所述的单次可编程内存单元；提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端；提供所述第一电压至所述内存数组的全部第二闸极端；提供一接地电压至所述内存数组的全部第三闸极端；提供所述第一电压至一被选择行上多个单次可编程内存单元的第一源极端；以及经由耦接于所述被选择列上多个单次可编程内存单元的第三闸极端的一信号线读取储存数据；其中所述第一电压是高于所述接地电压。权利要求书CN104167222A5/5页636如权利要求35所述的方法，其特征在于，还包括提供所述接地电压至一未被选择行上多个单次可编程内存单元的第一源极端。37如权利要求35。
19、所述的方法，其特征在于，还包括提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端。38如权利要求35所述的方法，其特征在于，还包括提供所述接地电压至一未被选择列上多个单次可编程内存单元的第一闸极端；以及提供所述接地电压至一未被选择行上多个单次可编程内存单元的第一源极端。39一种读取内存数组的方法，其特征在于，包括提供一内存数组，所述内存数组包括多个如权利要求21所述的单次可编程内存单元；提供一第一电压以开启一被选择的单次可编程内存单元的选择性闸极晶体管及跟随性闸极晶体管；提供一反向读取电压至所述被选择的单次可编程内存单元的反熔丝变容器；提供一第二电压至耦接于所述被选择的单次可编。
20、程内存单元的第一源极端的一位线；以及经由耦接于所述被选择的单次可编程内存单元的第三闸极端的一信号线读取储存数据；其中所述第二电压是高于所述反向读取电压。权利要求书CN104167222A1/7页7单次可编程内存单元及编程和读取内存数组的方法技术领域0001本发明涉及一种单次可编程内存单元及编程和读取内存数组的方法，特别是涉及一种可进行正向及反向读取操作的单次可编程内存单元及编程和读取内存数组的方法。背景技术0002非挥发性内存是一种可以在没有电源供应的情况下储存信息的内存。非挥发性内存的例子包括磁性记忆装置、光盘片、快闪式内存及其他半导体式内存态样。根据编程次数限制，非挥发性内存可以分为多次可。
21、编程MULTITIMEPROGRAMMABLE,MTP内存及单次可编程ONETIMEPROGRAMMABLE,OTP内存。如图1所示，公知单次可编程内存单元100包括一晶体管110及一反熔丝晶体管120。当要对单次可编程内存单元100进行编程时，反熔丝晶体管120会被击穿而变成一金属氧化半导体METALOXIDESEMICONDUCTOR,MOS电容，以使得逻辑数据1被写入单次可编程内存单元100中。0003请一并参考图2及图3。图2是图1单次可编程内存单元被编程后的良好击穿状态的示意图。图3是图1单次可编程内存单元被编程后的不良击穿状态的示意图。如图2所示，当对应于反熔丝晶体管120闸极端G。
22、的闸极氧化层OX是在靠近反熔丝晶体管120源极端S的位置被击穿时，闸极端G和源极端S之间的漏电流会较小。如图3所示，当对应于反熔丝晶体管120闸极端G的闸极氧化层OX是在靠近反熔丝晶体管120信道区域的位置被击穿时，闸极端G和源极端S之间的漏电流会较大，因为会有更多电流经由信道区域泄漏。0004然而，在现有技术中，闸极氧化层OX击穿的位置很难被控制，因此公知单次可编程内存单元100有可能会因漏电流引起的电力不足导致运作不正常或有较慢的反应速度。发明内容0005本发明所要解决的技术问题是为了弥补现有技术的不足，提供一种可进行正向及反向读取操作的单次可编程内存单元及编程和读取内存数组的方法，以解决。
23、上述问题。0006根据本发明一实施例，本发明中单次可编程内存单元，包括一选择性闸极晶体管，一跟随性闸极晶体管，以及一反熔丝变容器。所述选择性闸极晶体管具有一第一闸极端，一第一汲极端，一第一源极端，以及两第一源/汲极延伸区域分别耦接于所述第一汲极端及所述第一源极端。所述跟随性闸极晶体管具有一第二闸极端，一第二汲极端，一第二源极端耦接于所述第一汲极端，以及两第二源/汲极延伸区域分别耦接于所述第二汲极端及所述第二源极端。所述反熔丝变容器具有一第三闸极端，一第三汲极端，一第三源极端耦接于所述第二汲极端，以及一第三源/汲极延伸区域耦接于所述第三汲极端及所述第三源极端，用以于所述第三汲极端及所述第三源极端。
24、之间形成短路。0007根据本发明还一实施例，本发明单次可编程内存单元包括一选择性闸极晶体管，一跟随性闸极晶体管，以及一反熔丝变容器。所述选择性闸极晶体管具有一第一闸极端，一第一汲极端，一第一源极端，以及两第一源/汲极延伸区域分别耦接于所述第一汲极端及所述第一源极端。所述跟随性闸极晶体管具有一第二闸极端，一第二汲极端，一第二源极端说明书CN104167222A2/7页8耦接于所述第一汲极端，以及两第二源/汲极延伸区域分别耦接于所述第二汲极端及所述第二源极端。所述反熔丝变容器具有一第三闸极端，一第三源极端耦接于所述第二汲极端，以及一第三源/汲极延伸区域耦接于所述第三源极端。其中所述第三闸极端的一部。
25、分是形成于一浅沟槽隔离区的正上方，且所述第三闸极端的其余部分是形成于所述第三源/汲极延伸区域的正上方。0008根据本发明还一实施例，本发明编程内存数组的方法包括提供一内存数组，所述内存数组包括多个如上所述的单次可编程内存单元；提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端；提供一第二电压至所述内存数组的全部第二闸极端；提供一第三电压至所述被选择列上多个单次可编程内存单元的第三闸极端；以及提供一接地电压至一被选择行上多个单次可编程内存单元的第一源极端；其中所述第三电压是高于所述第一电压及所述第二电压，且所述第一至第三电压是高于所述接地电压。0009根据本发明还一实施例，本发明读取。
26、内存数组的方法包括提供一内存数组，所述内存数组包括多个如上所述的单次可编程内存单元；提供一第一电压至一被选择列上多个单次可编程内存单元的第一闸极端；提供所述第一电压至所述内存数组的全部第二闸极端；提供所述第一电压至所述被选择列上多个单次可编程内存单元的第三闸极端；提供一接地电压至一被选择行上多个单次可编程内存单元的第一源极端；以及经由耦接于所述被选择行上多个单次可编程内存单元的第一源极端的一位线读取储存数据；其中所述第一电压是高于所述接地电压。0010根据本发明还一实施例，本发明读取内存数组的方法，包括提供一内存数组，所述内存数组包括多个如上所述的单次可编程内存单元；提供一第一电压至一被选择列。
27、上多个单次可编程内存单元的第一闸极端；提供所述第一电压至所述内存数组的全部第二闸极端；提供一接地电压至所述内存数组的全部第三闸极端；提供所述第一电压至一被选择行上多个单次可编程内存单元的第一源极端；以及经由耦接于所述被选择列上多个单次可编程内存单元的第三闸极端的一信号线读取储存数据；其中所述第一电压是高于所述接地电压。0011根据本发明还一实施例，本发明读取内存数组的方法包括提供一内存数组，所述内存数组包括多个如上所述的单次可编程内存单元；提供一第一电压以开启一被选择的单次可编程内存单元的选择性闸极晶体管及跟随性闸极晶体管；提供一反向读取电压至所述被选择的单次可编程内存单元的反熔丝变容器；提供。
28、一第二电压至耦接于所述被选择的单次可编程内存单元的第一源极端的一位线；以及经由耦接于所述被选择的单次可编程内存单元的第三闸极端的一信号线读取储存数据；其中所述第二电压是高于所述反向读取电压。附图说明0012图1是公知单次可编程内存单元的等效电路图。0013图2是图1单次可编程内存单元被编程后的良好击穿状态的示意图。0014图3是图1单次可编程内存单元被编程后的不良击穿状态的示意图。0015图4是本发明单次可编程内存单元的等效电路图。0016图5是本发明单次可编程内存单元的第一实施例的结构示意图。说明书CN104167222A3/7页90017图6是本发明单次可编程内存单元的第二实施例的结构示意。
29、图。0018图7是本发明单次可编程内存单元的第三实施例的结构示意图。0019图8是本发明单次可编程内存单元的第四实施例的结构示意图。0020图9是本发明单次可编程内存单元的第五实施例的结构示意图。0021图10是本发明单次可编程内存单元的第六实施例的结构示意图。0022图11是本发明编程包括多个单次可编程内存单元的内存数组的方法。0023图12是本发明读取包括多个单次可编程内存单元的内存数组的方法。0024图13是本发明还一读取包括多个单次可编程内存单元的内存数组的方法。0025其中，附图标记说明如下0026100单次可编程内存单元0027110晶体管0028120反熔丝晶体管0029200、。
30、200A、200B、200C、200D、200E单次可编程内存单元0030200被选择的单次可编程内存单元0031210选择性闸极晶体管0032220跟随性闸极晶体管0033230反熔丝变容器0034300内存数组0035BL位线0036SL信号线0037G闸极端0038G1第一闸极端0039G2第二闸极端0040G3第三闸极端0041S源极端0042S1第一源极端0043S2第二源极端0044S3第三一源极端0045D汲极端0046D1第一汲极端0047D2第二汲极端0048D3第三汲极端0049E1第一源/汲极延伸区域0050E2第二源/汲极延伸区域0051E3第三源/汲极延伸区域0052。
31、OX闸极氧化层0053OX1第一闸极氧化层0054OX2第二闸极氧化层0055OX3第三闸极氧化层说明书CN104167222A4/7页100056STI浅沟槽隔离区0057V1第一电压0058V2第二电压0059V3第三电压0060VG接地电压具体实施方式0061请一并参考图4及图5。图4是本发明单次可编程内存单元的等效电路图。图5是本发明单次可编程内存单元的第一实施例的结构示意图。如图所示，本发明单次可编程内存单元200包括一选择性闸极晶体管210、一跟随性闸极晶体管220及一反熔丝变容器230。0062选择性闸极晶体管210具有一第一闸极端G1，一第一汲极端D1，一第一源极端S1，以及两。
32、第一源/汲极延伸区域E1分别耦接于第一汲极端D1及第一源极端S1。跟随性闸极晶体管220具有一第二闸极端G2，一第二汲极端D2，一第二源极端S2耦接于第一汲极端D1，以及两第二源/汲极延伸区域E2分别耦接于第二汲极端D2及第二源极端S2。反熔丝变容器230可以是一金属氧化半导体METALOXIDESEMICONDUCTOR,MOS变容器VARACTOR。反熔丝变容器230具有一第三闸极端G3，一第三汲极端D3，一第三源极端S3耦接于第二汲极端D2，以及一第三源/汲极延伸区域E3耦接于第三汲极端D3及第三源极端S3，用以于第三汲极端D3及第三源极端S3之间形成短路。0063依据上述配置，由于第三。
33、闸极端G3是形成于第三源/汲极延伸区域E3的正上方，且第三闸极端G3的水平边界是在第三源/汲极延伸区域E3的水平边界内，故反熔丝变容器230不具有通道。因此当要编程单次可编程内存单元200时，可以确保反熔丝变容器230的闸极氧化层OX3被击穿在第三源/汲极延伸区域E3的上方，以避免电流经由信道区域泄漏。借此，本发明单次可编程内存单元200可以减少漏电流，以避免有缺陷单元或运作不正常的问题。再者，串接的跟随性闸极晶体管220可以在禁止编程状态下减少接面漏电流。0064另外，每一第一源/汲极延伸区域E1具有一第一深度，且每一第二及第三源/汲极延伸区域E2、E3具有一第二深度，第二深度较第一深度深。。
34、举例来说，第一源/汲极延伸区域E1可以是应用于核心组件COREDEVICE的源/汲极延伸区域，而第二及第三源/汲极延伸区域E2、E3可以是应用于输出入组件INPUT/OUTPUTDEVICE的源/汲极延伸区域，如此可以避免跟随性闸极晶体管220的PN接面崩溃。再者，第二源/汲极延伸区域E2可以是不对称的，例如耦接于第二汲极端D2的第二源/汲极延伸区域E2较耦接于第二源极端S2的第二源/汲极延伸区域E2深。举例来说，耦接于第二源极端S2的第二源/汲极延伸区域E2的深度是适合于核心组件，而耦接于第二汲极端D2的第二源/汲极延伸区域E2的深度是适合于输出入组件。另外，第一至第三闸极端G1G3的闸极氧。
35、化层OX1OX3是应用于核心组件的闸极氧化层，因此第一至第三闸极端G1G3的闸极氧化层OX1OX3较输出入组件的闸极氧化层更薄。0065请参考图6，图6是本发明单次可编程内存单元的第二实施例的结构示意图。单次可编程内存单元200A的大部分特征是相同于图5中单次可编程内存单元200的特征。如图6所示，相异于图5整个单次可编程内存单元200形成于P型井上，图6的单次可编程内说明书CN104167222A105/7页11存单元200A的选择性闸极晶体管210和跟随性闸极晶体管220是形成于P型井上，而反熔丝变容器230是形成于N型井上。另外，在图6的实施例中，第三源/汲极延伸区域E3不是必要的，也就。
36、是说，第三源/汲极延伸区域E3可以存在，或被移除且被N型井取代。0066请参考图7，图7是本发明单次可编程内存单元的第三实施例的结构示意图。单次可编程内存单元200B的大部分特征是相同于图6中单次可编程内存单元200A的特征。如图7所示，相异于图6单次可编程内存单元200A的闸极氧化层OX1OX3具有相同的厚度，图7的单次可编程内存单元200B的选择性闸极晶体管210和跟随性闸极晶体管220的闸极氧化层OX1、OX2的厚度较厚，而反熔丝变容器230的闸极氧化层OX3的厚度较薄。举例来说，单次可编程内存单元200B的选择性闸极晶体管210和跟随性闸极晶体管220的闸极氧化层OX1、OX2可以是应。
37、用于输出入组件的闸极氧化层，而反熔丝变容器230的闸极氧化层OX3可以是应用于核心组件的闸极氧化层。另外，第一源/汲极延伸区域E1可以和第二及第三源/汲极延伸区域E2、E3一样深，也就是说，第一源/汲极延伸区域E1亦可以是应用于输出入组件的源/汲极延伸区域。0067请参考图8，图8是本发明单次可编程内存单元的第四实施例的结构示意图。图8的选择性闸极晶体管210和跟随性闸极晶体管220是相同于图5的选择性闸极晶体管210和跟随性闸极晶体管220。如图8所示，相异于图5的反熔丝变容器230，图8的反熔丝变容器230的汲极端是被浅沟槽隔离SHALLOWTRENCHISOLATION区STI取代，以使。
38、第三闸极端G3的一部分是形成于浅沟槽隔离区STI的正上方，而第三闸极端G3的其余部分是形成于第三源/汲极延伸区域E3的正上方。依据上述配置，反熔丝变容器230不具有通道，因此，当要编程单次可编程内存单元200C时，可以确保反熔丝变容器230的闸极氧化层OX3被击穿在第三源/汲极延伸区域E3的上方亦即靠近第三源极端S3，以避免电流经由信道区域泄漏。0068请参考图9，图9是本发明单次可编程内存单元的第五实施例的结构示意图。单次可编程内存单元200D的大部分特征是相同于图8中单次可编程内存单元200C的特征。如图9所示，相异于图8整个单次可编程内存单元200C形成于P型井上，图9的单次可编程内存单。
39、元200D的选择性闸极晶体管210和跟随性闸极晶体管220是形成于P型井上，而反熔丝变容器230是形成于N型井上。另外，在图9的实施例中，第三源/汲极延伸区域E3不是必要的，也就是说，第三源/汲极延伸区域E3可以存在，或被移除且被N型井取代。0069请参考图10，图10是本发明单次可编程内存单元的第六实施例的结构示意图。单次可编程内存单元200E的大部分特征是相同于图9中单次可编程内存单元200D的特征。如图10所示，相异于图9单次可编程内存单元200D的闸极氧化层OX1OX3具有相同的厚度，图10的单次可编程内存单元200E的选择性闸极晶体管210和跟随性闸极晶体管220的闸极氧化层OX1、。
40、OX2的厚度较厚，而反熔丝变容器230的闸极氧化层OX3的厚度较薄。举例来说，单次可编程内存单元200E的选择性闸极晶体管210和跟随性闸极晶体管220的闸极氧化层OX1、OX2可以是应用于输出入组件的闸极氧化层，而反熔丝变容器230的闸极氧化层OX3可以是应用于核心组件的闸极氧化层。另外，第一源/汲极延伸区域E1可以和第二及第三源/汲极延伸区域E2、E3一样深，也就是说，第一源/汲极延伸区域E1亦可以是应用于输出入组件的源/汲极延伸区域。0070在上述实施例中，第一汲极端D1和第二源极端S2是整合成单一端点，且第二汲极说明书CN104167222A116/7页12端D2和第三源极端S3也是整。
41、合成单一端点。但是在本发明其他实施例中，第一汲极端D1、第二源极端S2、第二汲极端D2和第三源极端S3可彼此分开而各自形成独立端点。0071请参考图11，图11是本发明编程包括多个单次可编程内存单元的内存数组的方法。如图11所示，当要编程包括多个单次可编程内存单元200、200的内存数组300时，一第一电压V1例如12V被提供至一被选择列上多个单次可编程内存单元的第一闸极端，一第二电压V2例如4V被提供至内存数组300的全部第二闸极端，且一第三电压V3例如6V被提供至被选择的可编程内存单元200的第三闸极端。另外，一接地电压VG例如0V经由一位线BL被提供至一被选择行上多个单次可编程内存单元的。
42、第一源极端。0072依据上述配置，被选择的单次可编程内存单元200的反熔丝变容器230可以被第三电压V3击穿以形成一电阻，进而让逻辑数据1写入位于被选择列及被选择行的单次可编程内存单元200中。另一方面，当要将逻辑数据0写入位于被选择列及被选择行的单次可编程内存单元200中时，被选择的单次可编程内存单元200的第三闸极端的电压可以设为0V。0073另外，在图11中，对于在未被选择列及被选择行上未被选择的单次可编程内存单元200，接地电压VG被提供至第一闸极端及第三闸极端；对于在被选择列及未被选择行上未被选择的单次可编程内存单元200，第一电压V1被提供至第一源极端；而对于在未被选择列及未被选择。
43、行上未被选择的单次可编程内存单元200，接地电压VG被提供至第一闸极端及第三闸极端，且第一电压V1被提供至第一源极端。因此在未被选择列及/或未被选择行上未被选择的单次可编程内存单元200可以被设定在一禁止编程状态中。0074请参考图12，图12是本发明读取包括多个单次可编程内存单元的内存数组的方法。如图12所示，当要从内存数组300读取数据时，第一电压V1例如12V被提供一至被选择列上多个单次可编程内存单元的第一闸极端及第三闸极端，第一电压V1也被提供至内存数组300的全部第二闸极端。另外，一接地电压VG例如0V经由一位线BL被提供至一被选择行上多个单次可编程内存单元的第一源极端。0075依据。
44、上述配置，储存于位在被在被选择列及被选择行上被选择的单次可编程内存单元200中的数据，可以经由耦接至被选择行上第一源极端的位线BL被读取出来。0076另外，在图12中，对于在未被选择列及被选择行上未被选择的单次可编程内存单元200，接地电压VG被提供至第一闸极端及第三闸极端；对于在被选择列及未被选择行上未被选择的单次可编程内存单元200，第一电压V1被提供至第一源极端；而对于在未被选择列及未被选择行上未被选择的单次可编程内存单元200，接地电压VG被提供至第一闸极端及第三闸极端，且第一电压V1被提供至第一源极端。因此在未被选择列及/或未被选择行上未被选择的单次可编程内存单元200可以被设定在一。
45、禁止读取状态中。0077在图12的实施例中，单次可编程内存单元200、200的选择性闸极晶体管及跟随性闸极晶体管是具有应用于核心组件的闸极氧化层，然而，图12的单次可编程内存单元200、200的选择性闸极晶体管及跟随性闸极晶体管亦可以具有应用于输出入组件的闸极氧化层，借此，第一电压V1可以设定在更高的电压例如25V。0078由于单次可编程内存单元200的反熔丝变容器230不具有通道，包括本发明单次可编程内存单元的内存数组可以根据相异于图12实施例的偏置条件执行反向读取操作。举例来说，请参考图13，图13是本发明还一读取包括多个单次可编程内存单元的内存数组说明书CN104167222A127/7。
46、页13的方法。如图13所示，当要从内存数组300读取数据时，第一电压V1例如12V被提供一至被选择列上多个单次可编程内存单元的第一闸极端，第一电压V1也被提供至内存数组300的全部第二闸极端，且一接地电压例如0V被提供至内存数组300的全部第三闸极端。另外，第一电压V1亦经由位线BL被提供至一被选择行上多个单次可编程内存单元的第一源极端。提供至被选择的单次可编程内存单元200的第三闸极端的接地电压是作为反向读取电压使用。反向读取电压并不一定是设在一接地位准，反向读取电压亦可以设在低于第一电压V1的其他电压位准。0079依据上述配置，储存于位在被在被选择列及被选择行上被选择的单次可编程内存单元2。
47、00中的数据，可以经由耦接至被选择列上第三闸极端的信号线SL被读取出来。图13中被选择的单次可编程内存单元的读取方向是相反于图12中被选择的单次可编程内存单元的读取方向。因此，被选择的单次可编程内存单元200可以顺利地执行正向读取操作如图12的实施例以及反向读取操作如图13的实施例，因为反熔丝变容器230可以确保是在第三源/汲极延伸区域上被击穿。0080另外，在图13中，对于在未被选择列及被选择行上未被选择的单次可编程内存单元200，接地电压VG被提供至第一闸极端；对于在被选择列及未被选择行上未被选择的单次可编程内存单元200，接地电压VG被提供至第一源极端；而对于在未被选择列及未被选择行上未。
48、被选择的单次可编程内存单元200，接地电压VG被提供至第一闸极端及第一源极端。因此在未被选择列及/或未被选择行上未被选择的单次可编程内存单元200可以被设定在一禁止读取状态中。0081在图11至图13的实施例中，单次可编程内存单元是以图5中的单次可编程内存单元200为范例，然而，图11至图13的单次可编程内存单元亦可以被第6至10图中的单次可编程内存单元200A200E取代。图11至图13中的电压范围是应用于40奈米制程的内存数组，但本发明实施例中的电压范围并不限定于上述电压范围。在本发明其他实施例中，电压范围可以根据制程尺寸作调整。0082相较于现有技术，本发明单次可编程内存单元可以利用金属。
49、氧化半导体变容器储存资料以减少漏电流，进而避免单次可编程内存单元有缺陷单元或运作不正常的问题。再者，在本发明中，跟随性闸极晶体管亦提供独特的优点。举例来说，在编程操作中，第二闸极端的偏置较第一闸极端高，上述配置可形成分压的串接晶体管，可以在第三闸极端的反熔丝变容器被击穿时，避免高电压对第一及第二闸极造成损坏。另外，耦接于第二汲极端的第二源/汲极延伸区域采用更深的深度，上述配置可以改善跟随性闸极晶体管在汲极端的PN接面崩溃特性。另一方面，本发明单次可编程内存单元可以进行正向读取操作以及反向读取操作，以改善读取操作的效率。0083以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。说明书CN104167222A131/12页14图1说明书附图CN104167222A142/12页15图2说明书附图CN104167222A153/12页16图3图4说明书附图CN104167222A164/12页17图5说明书附图CN104167222A175/12页18图6说明书附图CN104167222A186/12页19图7说明书附图CN104167222A197/12页20图8说明书附图CN104167222A。