《一种采用双FPGA为核心的RS422通信控制电路.pdf》由会员分享，可在线阅读，更多相关《一种采用双FPGA为核心的RS422通信控制电路.pdf（7页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 (43)申请公布日 (21)申请号 201410756223.0(22)申请日 2014.12.10G06F 13/40(2006.01)(71)申请人 贵州航天电器股份有限公司地址 550009 贵州省贵阳市经济技术开发区红河路 7 号航天园贵州航天电器股份有限公司(72)发明人 金旸霖(74)专利代理机构 北京路浩知识产权代理有限公司 11002代理人 谷庆红(54) 发明名称一种采用双FPGA为核心的RS422通信控制电路(57) 摘要本发明提供了一种采用双FPGA为核心的RS422 通信控制电路，包括通信接口电路、继电器组合 1、继电器组合 2、RS422 协议芯片。
2、 1、RS422 协议芯片2、FPGA1和FPGA2 ；本发明通过RS422通信芯片及通信接口电路与外部设备进行数据通信，存储器用于对 FPGA 实时工作信息进行存储，晶振用于给 FPGA 提供时钟信号，继电器用于对发送通道及驱动通道进行切换 ；采用了双 FPGA 相互协同工作的方式，实时检测相互间的数据工作动态，实现了双 FPGA 工作的同时提高了工作的可靠性。(51)Int.Cl.(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书1页 说明书3页 附图2页(10)申请公布号 CN 104484304 A(43)申请公布日 2015.04.01CN 104484304 A1/。
3、1 页21.一种采用双 FPGA 为核心的 RS422 通信控制电路，包括通信接口电路、继电器组合 1、继电器组合2、RS422协议芯片1、RS422协议芯片2、FPGA1和FPGA2，其特征在于 ：所述RS422协议芯片 1 和 RS422 协议芯片 2 的接收数据端均通过通信接口电路与外部设备的信号输出端连接 ；所述 RS422 协议芯片 1 的发送数据端与继电器组合 1 的辅助触点 K1、K2 的一端连接，所述继电器组合 1 的辅助触点 K1、K2 的另一端均通过通信接口电路与外部设备的信号输入端连接 ；所述 RS422 协议芯片 2 的发送数据端与继电器组合 1 的辅助触点 K3、K4。
4、 的一端连接，所述继电器组合 1 的辅助触点 K3、K4 的另一端均通过通信接口电路与外部设备的信号输入端连接 ；所述 FPGA1 和 FPGA2 分别通过对应的串行数据总线与 RS422 协议芯片 1 和 RS422 协议芯片 2 连接 ；所述 FPGA1 和 FPGA2 分别通过对应的反馈数据输出端与 RS422 协议芯片 1 和RS422 协议芯片 2 的反馈信号输入端连接，所述 FPGA1 和 FPGA2 之间通过 8 位数据总线连接；所述FPGA1通过驱动线1与继电器组合2的辅助触点K5的一端连接，所述辅助触点K5的另一端与应用电路连接 ；所述 FPGA2 通过驱动线 2 与继电器组。
5、合 2 的辅助触点 K6 的一端连接，所述辅助触点 K6 的另一端与应用电路连接 ；所述 FPGA2 通过控制线 1 和控制线 2 与继电器组合 1、继电器组合 2 的信号输入端连接。2.如权利要求 1 所述的采用双 FPGA 为核心的 RS422 通信控制电路，其特征在于 ：还包括监测线，所述监测线的输入端与FPGA1的反馈数据输出端连接，输出端与FPGA2的监测信号输入端连接。3.如权利要求 1 所述的采用双 FPGA 为核心的 RS422 通信控制电路，其特征在于 ：所述FPGA1 还与存储器 1 和晶振 1 连接。4.如权利要求 1 所述的采用双 FPGA 为核心的 RS422 通信控。
6、制电路，其特征在于 ：所述FPGA2 还与存储器 2 和晶振 2 连接。权 利 要 求 书CN 104484304 A1/3 页3一种采用双 FPGA 为核心的 RS422 通信控制电路技术领域0001 本发明属于电子电路控制应用技术领域，具体涉及一种采用双 FPGA 为核心的RS422 通信控制电路。背景技术0002 在电子控制应用技术中，采用 FPGA 作为电路系统的控制核心与外部设备进行RS422 通信时，通过接收外部指令帧，判断指令帧从而使 FPGA 输出电平驱动相应的应用电路工作，同时将反馈帧发送回外部设备，外部设备可根据反馈的指令帧实时监测电路的工作状态。此种电路工作方式在电子控制。
7、技术中得到了广泛应用。目前实现该应用的方式大致可分为 ：0003 1、采用单独 FPGA 作为核心收发指令 ；0004 2、采用双 FPGA 作为核心接收指令，单块 FPGA 发送指令 ；0005 采用第 1 种方式电路可靠性不高，采用第 2 种方式提高了接收指令的可靠性但是由于双 FPGA 同时发送指令会由于时序、电平匹配等因素导致发送的指令出现异常。发明内容0006 为解决上述技术问题，本发明提供了一种采用双FPGA为核心的RS422通信控制电路，该采用双FPGA为核心的RS422通信控制电路通过FPGA1和FPGA2之间的协调工作方式，保证当出现其中一块FPGA工作异常时，另一块FPGA。
8、能够启动发送指令工作，解决了电路可靠性不高和发送的指令出现异常的问题。0007 本发明通过以下技术方案得以实现。0008 本发明提供的一种采用双 FPGA 为核心的 RS422 通信控制电路，包括通信接口电路、继电器组合 1、继电器组合 2、RS422 协议芯片 1、RS422 协议芯片 2、FPGA1 和 FPGA2 ；所述 RS422 协议芯片 1 和 RS422 协议芯片 2 的接收数据端均通过通信接口电路与外部设备的信号输出端连接 ；所述 RS422 协议芯片 1 的发送数据端与继电器组合 1 的辅助触点 K1、K2的一端连接，所述继电器组合 1 的辅助触点 K1、K2 的另一端均通过。
9、通信接口电路与外部设备的信号输入端连接 ；所述RS422协议芯片2的发送数据端与继电器组合1的辅助触点K3、K4 的一端连接，所述继电器组合 1 的辅助触点 K3、K4 的另一端均通过通信接口电路与外部设备的信号输入端连接 ；0009 所述 FPGA1 和 FPGA2 分别通过对应的串行数据总线与 RS422 协议芯片 1 和 RS422协议芯片 2 连接 ；所述 FPGA1 和 FPGA2 分别通过对应的反馈数据输出端与 RS422 协议芯片1 和 RS422 协议芯片 2 的反馈信号输入端连接，所述 FPGA1 和 FPGA2 之间通过 8 位数据总线连接 ；0010 所述 FPGA1 通。
10、过驱动线 1 与继电器组合 2 的辅助触点 K5 的一端连接，所述辅助触点 K5 的另一端与应用电路连接 ；所述 FPGA2 通过驱动线 2 与继电器组合 2 的辅助触点 K6的一端连接，所述辅助触点 K6 的另一端与应用电路连接 ；说 明 书CN 104484304 A2/3 页40011 所述FPGA2通过控制线1和控制线2与继电器组合1、继电器组合2的信号输入端连接。0012 还包括监测线，所述监测线的输入端与 FPGA1 的反馈数据输出端连接，输出端与FPGA2 的监测信号输入端连接。0013 所述 FPGA1 还与存储器 1 和晶振 1 连接。0014 所述 FPGA2 还与存储器 。
11、2 和晶振 2 连接。0015 本发明的有益效果在于 ：通过 RS422 通信芯片及通信接口电路与外部设备进行数据通信，存储器用于对 FPGA 实时工作信息进行存储，晶振用于给 FPGA 提供时钟信号，继电器用于对发送通道及驱动通道进行切换 ；采用了双 FPGA 相互协同工作的方式，实时检测相互间的数据工作动态，实现了双 FPGA 工作的同时提高了工作的可靠性。附图说明0016 图 1 是本发明的原理框图 ；0017 图 2 是图 1 中 FPGA1 的软件流程图 ；0018 图 3 是图 1 中 FPGA2 的软件流程图。具体实施方式0019 下面进一步描述本发明的技术方案，但要求保护的范围。
12、并不局限于所述。0020 如图 1 所示的一种采用双 FPGA 为核心的 RS422 通信控制电路，包括通信接口电路、继电器组合 1、继电器组合 2、RS422 协议芯片 1、RS422 协议芯片 2、FPGA1 和 FPGA2 ；所述 RS422 协议芯片 1 和 RS422 协议芯片 2 的接收数据端均通过通信接口电路与外部设备的信号输出端连接 ；所述 RS422 协议芯片 1 的发送数据端与继电器组合 1 的辅助触点 K1、K2的一端连接，所述继电器组合 1 的辅助触点 K1、K2 的另一端均通过通信接口电路与外部设备的信号输入端连接 ；所述RS422协议芯片2的发送数据端与继电器组合1。
13、的辅助触点K3、K4 的一端连接，所述继电器组合 1 的辅助触点 K3、K4 的另一端均通过通信接口电路与外部设备的信号输入端连接 ；0021 所述 FPGA1 和 FPGA2 分别通过对应的串行数据总线与 RS422 协议芯片 1 和 RS422协议芯片 2 连接 ；所述 FPGA1 和 FPGA2 分别通过对应的反馈数据输出端与 RS422 协议芯片1 和 RS422 协议芯片 2 的反馈信号输入端连接，所述 FPGA1 和 FPGA2 之间通过 8 位数据总线连接 ；0022 所述 FPGA1 通过驱动线 1 与继电器组合 2 的辅助触点 K5 的一端连接，所述辅助触点 K5 的另一端与。
14、应用电路连接 ；所述 FPGA2 通过驱动线 2 与继电器组合 2 的辅助触点 K6的一端连接，所述辅助触点 K6 的另一端与应用电路连接 ；0023 所述FPGA2通过控制线1和控制线2与继电器组合1、继电器组合2的信号输入端连接。0024 还包括监测线，所述监测线的输入端与 FPGA1 的反馈数据输出端连接，输出端与FPGA2 的监测信号输入端连接。0025 所述 FPGA1 还与存储器 1 和晶振 1 连接。0026 所述 FPGA2 还与存储器 2 和晶振 2 连接。说 明 书CN 104484304 A3/3 页50027 本发明在实际工作过程中，外部设备给通信接口电路发送指令帧，R。
15、S422 通信协议芯片 1 通过接收数据端 RXD1+，RXD1-、RS422 通信协议芯片 2 通过接收数据端 RXD2+，RXD2- 接收指令，然后后将 RS422 通信协议芯片 1 和 RS422 通信协议芯片 2 的差分信号线转分别换为串行总线 RXD1 及 RXD2，FPGA1 及 FPGA2 分别通过串行总线 RXD1 及 RXD2 接收数据，FPGA1 会依据接收到的指令帧通过 8 位数据总线发送给 FPGA2，FPGA2 依据接收到的指令帧与 FPGA1 发送过来的数据进行对比判断，当判断指令帧相同时，FPGA2 通过控制线 2 驱动继电器组合 2 的辅助触点 K5 闭合，辅助。
16、触点 K6 断开，FPGA1 驱动线 1 输出电平驱动应用电路。当 FPGA2 判断指令帧不同时，FPGA2 通过控制线 2 驱动继电器组 2 的辅助触点 K6 闭合，辅助触点 K5 断开，FPGA2 驱动线 2 输出电平驱动应用电路。0028 当 FPGA1 通过反馈数据输出端 TXD1 向 RS422 通信协议芯片 1 反馈指令时，FPGA2通过监测线同时接收 FPGA1 的反馈指令，FPGA2 会判断此时的指令是否为需要反馈的正确的指令，当指令正确时，FPGA2 通过控制线 1 驱动继电器组合 1 的辅助触点 K1、K2 闭合，辅助触点 K3、K4 断开，FPGA1 将指令帧反馈给外部设。
17、备 ；当指令错误时，FPGA2 通过控制线 1启动继电器组合 1 的辅助触点 K3、K4 闭合，辅助触点 K1、K2 断开，FPGA2 将指令帧反馈给外部设备。0029 如图 2 所示的 FPGA1 的软件流程图，FPGA1 通过 RXD1 串行数据总线接收外部设备所发过来的数据帧，接收方式为依次接收帧头、地址域、命令字、状态字、校验字以及帧尾，FPGA1 首先判断帧头的有效性再依次接收地址域、命令字及状态字，当接收判断校验字及帧尾无效时，FPGA1 会返回初始接收状态直至接收一帧有效。接收一帧有效后 FPGA1 会关闭接收中断，通过输出 8 位总线数据告诉 FPGA2 所接收的帧状态，然后输。
18、出电平驱动应用电路，最后返回原数据帧给外部设备，通知外部设备已经有效接收并执行数据帧指令，等待外部设备下一指令帧。0030 如图 3 所示的 FPGA2 的软件流程图，与 FPGA1 软件流程类似，FPGA2 首先通过 RXD2串行数据总线接收外部设备发过来的数据帧，然后与从 FPGA1 通过 8 位数据总线发过来的数据进行对比，当数据对比不同时，FPGA2通过控制线2驱动继电器组2中的辅助触点K5断开，辅助触点 K6 闭合，由 FPGA2 输出电平驱动应用电路 ；当数据对比相同时，FPGA2 通过控制线 2 驱动继电器组 2 中的辅助触点 K5 闭合，辅助触点 K6 断开。此时，FPGA2 通过监测线监测 FPGA1 通过 TXD1 反馈回外部设备的指令帧，若监测反馈的指令帧正确，FPGA2 通过控制线 1 驱动继电器组合 1 中的辅助触点 K1、K2 闭合，辅助触点 K3、K4 断开 ；反之，若监测反馈的指令帧错误，FPGA2 则通过控制线 1 驱动继电器组合 1 中的辅助触点 K1、K2 断开，辅助触点 K3、K4 闭合，由 FPGA2 通过 TXD2 将指令帧反馈给外部设备。说 明 书CN 104484304 A1/2 页6图1图2说 明 书 附 图CN 104484304 A2/2 页7图3说 明 书 附 图CN 104484304 A。