高速多通道电流电压复用采集单元及数据采集方法.pdf

高速多通道电流电压复用采集单元，包括由相互连接的信号调理电路和ADC采样电路构成的电流/电压采集单元，其特征在于：还包括背板，和安装在背板上的FPGA、DSP和时钟模块，所述电流/电压采集单元有多路，均连接到FPGA，FPGA连接到DSP，时钟模块分别与FPGA和DSP相连。本发明能够运用在FPGA和DSP分布在不同电路板上的系统中，信号调理电路可实现电流采集和电压采集复用，可以实现同时采样多路电流或电压数据。通过LinkPort进行数据传输，较大程度上提高了数据传输速度，数据传输速度可达到400Mbit/s。

权利要求书
1.  高速多通道电流电压复用采集单元，包括由相互连接的信号调理电路和ADC采样电路构成的电流/电压采集单元，其特征在于：还包括背板，和安装在背板上的FPGA、DSP和时钟模块，所述电流/电压采集单元有多路，均连接到FPGA，FPGA连接到DSP，时钟模块分别与FPGA和DSP相连；
所述信号调理电路包括第一电阻，第二电阻、滤波电容和运算放大器，信号调理电路的输入端连接到信号采集端，信号调理电路的输入端连接到第一电阻的第一端，第一电阻的第二端分别连接到第二电阻的第一端和运算放大器的正向输入端，第二电阻的第二端接地，运算放大器的反向输入端与参考电压端相连，运算放大器的输出端连接到ADC采样电路；信号调理电路的输入端还经滤波电容接地；
所述PFGA和DSP之间通过LinkPort进行数据通信。

2.  如权利要求1所述的高速多通道电流电压采集单元，其特征在于：所述信号调理电路的信号采集端为电压信号采集端或电流信号采集端，当信号调理电路的输入端连接到电压信号采集端，所述第一电阻和第二电阻均为低功率、大阻值精密电阻；当信号调理电路的输入端连接到电流信号采集端，所述第一电阻为高功率、低阻值限流电阻，第二电阻为高功率、低阻值采样电阻。

3.  如权利要求1所述的高速多通道电流电压采集单元的数据采集方法，其特征在于：包括以下步骤：
A、信号调理电路采集电流信号或电压信号，采样信号经ADC采样电路进行模数转换，转换后数据传递到FPGA；
B、经时钟模块配置FPGA和DSP的时钟端，定义双口RAM的一条数据线为数据存储数据线，一条数据线为数据待取数据线，双口RAM为FPGA和Linkport之间的数据中转站；FPGA经LinkPort将数据发送到DSP进行数据处理，DSP经LinkPort将处理后的数据传递到FPGA端；
FPGA经LinkPort向DSP发送数据的过程中，双口RAM的数据存储线作为FPGA数据处理模块，数据待取数据线作为LinkPort通信模块，所述步骤B中FPGA经LinkPort向DSP发送数据流程为：
(a)FPGA将从ADC采样电路接收到的采样信号发送到双口RAM的数据存储数据线，即FPGA数据处理模块；
(b)FPGA从双口RAM的数据待取数据线，即LinkPort通信模块中，将相邻单端信号四位为一组进行数据封装；
(c)FPGA将封装后的数据进行单端信号到差分信号的转换；
(d)FPGA在时钟的上升沿和下降沿给出数据发送信号，将转换后的数据发送到DSP；
FPGA经LinkPort从DSP接收数据的过程中，双口RAM的数据存储线作为LinkPort通信模块，数据待取数据线作为FPGA数据处理模块，所述步骤B中FPGA经LinkPort从DSP接收数据流程为：
(e)FPGA在时钟的上升沿和下降沿，分别接收DSP发送来的数据；
(f)FPGA对接收到的数据进行差分信号到单端信号转换；
(g)FPGA对转换完成的数据进行数据解析，将四位一组封装的数据解析成单位数据；
(h)FPGA将解析后的数据发送到双口RAM的数据存储数据线，即LinkPort通信模块中；
(i)FPGA将从双口RAM的数据待取数据线，即FPGA数据处理模块中取数，并参与运用。

说明书高速多通道电流电压复用采集单元及数据采集方法
技术领域
本发明属于数据采集技术领域，涉及一种高速多通道电流电压复用采集单元及数据采集方法。
背景技术
在动车组牵引系统的设计和调试过程中，需要实时监测牵引系统中各种电流或电压模拟量，包括输入网压、网流、变流器中间电压、逆变器三相电流等。而这些关键模拟量需要精确采集，并快速、可靠的传输给处理器，否则就会无法对牵引系统进行准确控制。但现有的电流或电压采集系统并不能满足其要求。
目前的电流或电压采集单元通常由模数转换模块、FPGA、DSP构成，且FPGA和DSP之间采用双口RAM进行数据交互。FPGA将模数转换模块的数字结果送到FPGA内部构建的双口RAM中，再由DSP去读取双口RAM中的采样数据进行计算处理。双口RAM的特点是具有两套完全独立的数据线、地址线、读写控制线，允许两个CPU对双口RAM同时进行操作。这种结构存在一下不足：
1)该技术方案要求FPGA和DSP最好放置在同一块电路板上，否则若通过背板走大量的数据线和地址线，会由于线路太长导致信号延迟，进而引起数据读写错误。
2)该方案容易出现由于地址数据争用而造成的数据读写错误。
3)双口RAM的通信速度较慢，难以保证数据的读取及控制速度。
发明内容
本发明的目的在于根据现有技术的不足，提供一种高速、可实现电流电压复用采集的数据采集单元，及数据采集方法。
本发明的技术方案是：高速多通道电流电压复用采集单元，包括由相互连接的信号调理电路和ADC采样电路构成的电流/电压采集单元，其特征在于：还包括背板，和安装在背板上的FPGA、DSP和时钟模块，所述电流/电压采集单元有多路，均连接到FPGA，FPGA连接到DSP，时钟模块分别与FPGA和DSP相连，
所述信号调理电路包括第一电阻，第二电阻、滤波电容和运算放大器，信号调理电路的输入端连接到信号采集端，信号调理电路的输入端连接到第一电阻的第一端，第一电阻的第二端分别连接到第二电阻的第一端和运算放大器的正向输入端，第二电阻的第二端接地，运算放大器的反向输入端与参考电压端相连，运算放大器的输出端连接到ADC采样电路；信号调理电路的输入端还经滤波电容接地；
所述PFGA和DSP之间通过LinkPort进行数据通信。
优选的是：信号调理电路的信号采集端为电压信号采集端或电流信号采集端，当信号调理电路的输入端连接到电压信号采集端，所述第一电阻和第二电阻均为低功率、大阻值精密电阻；当信号调理电路的输入端连接到电流信号采集端，所述第一电阻为高功率、低阻值限流电阻，第二电阻为高功率、低阻值采样电阻。
高速多通道电流电压采集单元的数据采集方法，其特征在于：包括以下步骤：
A、信号调理电路采集电流信号或电压信号，采样信号经ADC采样电路进行模数转换，转换后数据传递到FPGA；
B、经时钟模块配置FPGA和DSP的时钟端，定义双口RAM的一条数据线为数据存储数据线，一条数据线为数据待取数据线，双口RAM为FPGA和Linkport之间的数据中转站；FPGA经LinkPort将数据发送到DSP进行数据处理，DSP经LinkPort将处理后的数据传递到FPGA端；
FPGA经LinkPort向DSP发送数据的过程中，双口RAM的数据存储线作为FPGA数据处理模块，数据待取数据线作为LinkPort通信模块，所述步骤B中FPGA经LinkPort向DSP发送数据流程为：
(a)FPGA将从ADC采样电路接收到的采样信号发送到双口RAM的数据存储数据线，即FPGA数据处理模块；
(b)FPGA从双口RAM的数据待取数据线，即LinkPort通信模块中，将相邻单端信号四位为一组进行数据封装；
(c)FPGA将封装后的数据进行单端信号到差分信号的转换；
(d)FPGA在时钟的上升沿和下降沿给出数据发送信号，将转换后的数据发送到DSP；
FPGA经LinkPort从DSP接收数据的过程中，双口RAM的数据存储线作为LinkPort通信模块，数据待取数据线作为FPGA数据处理模块，所述步骤B中FPGA经LinkPort从DSP接收数据流程为：
(e)FPGA在时钟的上升沿和下降沿，分别接收DSP发送来的数据；
(f)FPGA对接收到的数据进行差分信号到单端信号转换；
(g)FPGA对转换完成的数据进行数据解析，将四位一组封装的数据解析成单位数据；
(h)FPGA将解析后的数据发送到双口RAM的数据存储数据线，即LinkPort通信模块中；
(i)FPGA将从双口RAM的数据待取数据线，即FPGA数据处理模块中取数，并参与运用。
本发明的有益效果是：
(1)常用的数据通信协议是CAN等，这些协议与LinkPort相比，数据采集及传输速率低。本发明实现了FPGA和DSP之间的LinkPort传输，LinkPort是一种LVDS(Low Voltage Differential Signal)即低电压差分信号，具有高速、超低功耗、低噪声和低成本的优良特性。通过LinkPort进行数据传输，较大程度上提高了数据传输速度，数据传输速度可达到400Mbit/s。
(2)FPGA和DSP之间采用LinkPort通讯，可将FPGA和DSP分布在不同的电路板，二者所在的电路板可集成到背板，将数据采集单元做成机箱式，结构可扩展，不再通过双口RAM接线的方式进行通信，简化了原接线结构，克服了双口RAM技术在机箱式系统运用中的不足。
(3)信号调理电路可实现电流电压复用，当输入是电流信号时，只需要焊接限流电阻和采样电阻即可。当输入是电压信号时，只需要焊接2个精密电阻即可。信号调理电路有多路，可实现多路信号的数据采集。
(4)将FPGA内部的双口RAM的两条独立的数据线一条作为数据存储线，一条作为待取数据线，从待取数据线读数据，避免数据量过大造成数据丢失。
附图说明
附图1为本发明结构示意图。
附图2为本发明信号调理电路结构示意图。
附图3为LinkPort通信原理图。
附图4为FPGA的LinkPort接收数据流程图。
附图5为FPGA的LinkPort发送数据流程图
具体实施方式
以下结合附图对本发明做进一步的说明。
附图1为本发明的结构示意图，由图1可见，高速多通道电流电压复用采集单元，包括由相互连接的信号调理电路和ADC采样电路构成的电流/电压采集单元，还包括背板，和安装在背板上的FPGA、DSP和时钟模块，电流/电压采集单元有多路，均连接到FPGA，FPGA连接到DSP，时钟模块分别与FPGA和DSP相连。PFGA和DSP之间通过LinkPort进行数据通信。
附图2为信号调理电路的结构示意图。信号调理电路包括第一电阻R1，第二电阻R2、滤波电容C和运算放大器OP，信号调理电路的输入端IN连接到信号采集端，信号调理电路的输入端IN连接到第一电阻R1的第一端，第一电阻R1的第二端分别连接到第二电阻R2的第一端和运算放大器OP的正向输入端，第二电阻R2的第二端接地，运算放大器OP的反向输入端与参考电压端V相连，运算放大器的输出端OUT连接到ADC采样电路；信号调理电路的输入端IN还经滤波电容C接地.
信号调理电路的信号采集端为电压信号采集端或电流信号采集端，采集列车上的网压、网流、逆变器电流等数据。当信号调理电路的输入端连接到电压信号采集端，所述第一电阻R1和第二电阻R2均为低功率、大阻值精密电阻；当信号调理电路的输入端连接到电流信号采集端，所述第一电阻R1为高功率、低阻值限流电阻，第二电阻R2为高功率、低阻值采样电阻。最后再经过运算放大器OP，通过配置电阻R3、R4和R5灵活设计比例运放电路的放大系数，达到适用于测量任何大小的输入电流或者电压的目的。
信号调理电路采集电流信号或电压信号，采样信号经ADC采样电路进行模数转换，转换后数据传递到FPGA；
经时钟模块配置FPGA和DSP的时钟端，定义双口RAM的一条数据线为数据存储数据线，一条数据线为数据待取数据线，双口RAM为FPGA数据处理模块和Linkport之间的数据中转站；FPGA经LinkPort将数据发送到DSP进行数据处理，DSP经LinkPort将处理后的数据传递到FPGA端。
图3给出了LinkPort通信原理图。从图3中可以看出，LinkPort通信需要执行芯片单元在时钟上升沿和下降沿均进行数据采集和发送，每次数据采集和发送的数据是4位差分信号。本发明FPGA发送和接收LinkPort的原理为：使FPGA在时钟的上升沿和下降沿均进行数据收发处理。
附图4和附图5分别给出了FPGA的LinkPort接收数据流程图和FPGA的LinkPort发送数据流程图。
FPGA经LinkPort向DSP发送数据的过程中，双口RAM的数据存储线作为FPGA数据处理模块，数据待取数据线作为LinkPort通信模块，从附图5可见，FPGA经LinkPort向DSP发送数据流程为：
(a)FPGA将从ADC采样电路接收到的采样信号发送到双口RAM的数据存储数据线，即FPGA数据处理模块；
(b)FPGA从双口RAM的数据待取数据线，即LinkPort通信模块中，将相邻单端信号四位为一组进行数据封装；
(c)FPGA将封装后的数据进行单端信号到差分信号的转换；
(d)FPGA在时钟的上升沿和下降沿给出数据发送信号，将转换后的数据发送到DSP。
FPGA经LinkPort从DSP接收数据的过程中，双口RAM的数据存储线作为LinkPort通信模块，数据待取数据线作为FPGA数据处理模块，从附图4可见，FPGA经LinkPort从DSP接收数据流程为：
(e)FPGA在时钟的上升沿和下降沿，分别接收DSP发送来的数据；
(f)FPGA对接收到的数据进行差分信号到单端信号转换；
(g)FPGA对转换完成的数据进行数据解析，将四位一组封装的数据解析成单位数据；
(h)FPGA将解析后的数据发送到双口RAM的数据存储数据线，即LinkPort通信模块中；
(i)FPGA将从双口RAM的数据待取数据线，即FPGA数据处理模块中取数，并参与运用。