基于非易失性存储器的同步逻辑.pdf

公开了一种用于设置第一和第二电阻式存储器元件（RME）的电阻状态的方法。该方法可以包括经由共同节点将第一RME耦合到第二RME。方法可以包括将第一RME设置成高电压电阻状态或者低电压电阻状态。方法可以包括将第二RME设置成相对于第一RME的状态的不同的状态，其中与设置第一RME与设置第二RME基本上同时。

1.  一种逻辑电路，包括：
第一电阻式存储器元件（RME），其包括共同节点和非共同节点；
第二RME，其经由共同节点被耦合到第一RME，进一步包括非共同节点；以及
控制逻辑，用以同时将第一RME设置成高电压电阻状态或者低电压电阻状态并且将第二RME设置成相对于第一RME的状态的不同的状态。

2.  如权利要求1所述的逻辑电路，其中控制逻辑将
接收与时间元件相关联的程序脉冲并且
从上游逻辑接收作为输出的电压输入信号。

3.  如权利要求2所述的逻辑电路，其中保持每个RME的状态直到接收随后的程序脉冲和电压输入信号。

4.  如权利要求1所述的逻辑电路，其中经由控制逻辑第一RME被设置成高电阻状态并且第二RME被设置成低电阻状态以通过以下生成高的组合的输出：
将共同节点耦合到地信号；并且
将第一RME和第二RME中的每个的非共同节点耦合到特殊电源电压。

5.  如权利要求1所述的逻辑电路，其中经由控制逻辑第一RME被设置成低电阻状态并且第二RME被设置成高电阻状态以通过以下生成低的组合的输出：
将共同节点耦合到特殊电源电压；并且
将第一RME和第二RME中的每个的非共同节点耦合到地信号。

6.  一种电子设备，其包括：
分压器，其包括经由共同节点耦合的第一电阻式存储器元件（RME）元件和第二RME，其中第一和第二RME中的每个的每个包括非共同节点；以及
控制逻辑，用以基于接收的电压同时地将第一和第二RME中的每个设置成不同的电阻状态。

7.  如权利要求6所述的电子设备，其中控制逻辑将：
接收与时间元件相关联的程序脉冲；并且
从上游逻辑接收作为输出的电压输入信号。

8.  如权利要求7所述的电子设备，其中保持每个RME的状态直到接收随后的程序脉冲和电压输入信号。

9.  如权利要求6所述的电子设备，其中经由控制逻辑第一RME被设置成高电阻状态并且第二RME被设置成低电阻状态以通过以下生成高的组合的输出：
将共同节点耦合到地信号；并且
将第一RME和第二RME中的每个的非共同节点耦合到特殊电源电压。

10.  如权利要求6所述的电子设备，其中经由控制逻辑第一RME被设置成低电阻状态并且第二RME被设置成高电阻状态以通过以下生成低的组合的输出：
将共同节点耦合到特殊电源电压；并且
将第一RME和第二RME中的每个的非共同节点耦合到地信号。

11.  一种方法，包括：
经由共同节点将第一电阻式存储器元件（RME）耦合到第二RME；
将第一RME设置成高电压电阻状态或者低电压电阻状态；以及
将第二RME设置成相对于第一RME的状态不同的状态，其中与设置第一RME基本上同时地设置第二RME。

12.  如权利要求11所述的方法，其中设置第一RME和第二RME包括：
接收与系统的时间元件相关联的程序脉冲；
从上游逻辑接收作为输出的电压输入信号；以及
基于电压输入信号将第一和第二RME设置成它们相应的电压电阻状态。

13.  如权利要求12所述的方法，包括维持每个RME的状态直到接收随后的程序脉冲和电压输入信号。

14.  如权利要求11所述的方法，其中经由控制逻辑第一RME被设置成高电阻状态并且第二RME被设置成低电阻状态以通过以下生成高的组合的输出：
将共同节点耦合到地信号；并且
将第一RME和第二RME中的每个的非共同节点耦合到特殊电源电压。

15.  如权利要求11所述的方法，其中经由控制逻辑第一RME被设置成低电阻状态并且第二RME被设置成高电阻状态以通过以下生成低的组合的输出：
将共同节点耦合到特殊电源电压；并且
将第一RME和第二RME中的每个的非共同节点耦合到地信号。

基于非易失性存储器的同步逻辑
背景技术
计算设备一般地包括很多种不同的电子逻辑电路，其具有遍及逻辑电路的时钟控制（clocked）存储单元。超大规模集成时钟控制存储单元包括触发器和锁存器。触发器是可编程成两个状态中的一个并且被用于存储逻辑电路的状态信息的电路。触发器被配置成存储与上游（upstream）逻辑相关联的状态。触发器从上游逻辑接收输入并且将状态提供到下游（downstream）逻辑。触发器的输出取决于从上游逻辑接收的输入以及触发器的当前状态。触发器还可以接收控制触发器状态的时序改变的时钟信号以提供与上游和下游逻辑设备的同步。包括触发器和锁存器的逻辑电路的许多存储单元当供电中断时失去它们的状态，这导致当恢复供电时的不确定的状态。由于逻辑路径可以是许多时钟周期深，因此清除随机状态或者针对具体的可操作状态配置电路需要时间、设计复杂度和电力。
附图说明
在以下详细描述中并且参考图描述某些示例，其中：
图1是图示了包括非易失性存储器元件的逻辑电路的图；
图2是图示了彼此耦合的电阻式存储器元件（RME）的图；
图3A是被配置成低电阻状态的RME的图；
图3B是被配置成高电阻状态的RME的图；
图4是被配置成被编程成高输出状态的耦合的RME的图；
图5是被配置成被编程成低输出状态的RME的图；
图6是图示了RME控制器的电路的第一部分的实施例的图；
图7是图示了RME控制器的电路的第二部分的实施例的图；以及
图8是在存储设备中将RME配置成电阻状态的方法的框图。
具体实施方式
本技术涉及包括具有非易失性存储器元件的逻辑单元的逻辑电路。更具体地，诸如锁存器或触发器的传统的时钟控制存储单元由包括非易失性存储器元件的逻辑单元替代。逻辑单元从上游逻辑接收输入并且接收代替由传统的触发器接收的时钟信号的程序脉冲。逻辑单元的非易失性存储器元件包括电阻式存储器元件，所述电阻式存储器元件包括经由共同节点彼此耦合的第一电阻式存储器元件和第二电阻式存储器元件。耦合的电阻式存储器元件被配置成实时存储非易失性存储器元件的状态并且产生非易失性存储器元件的输出。非易失性存储器元件随着每个程序脉冲同时更新它们的状态并且在任何电力中断期间维持该状态。
图1是图示了包括非易失性存储器元件的逻辑电路的图。逻辑电路100可以包括许多逻辑单元102、103。每个逻辑单元102、103可以包括电阻式存储器元件（RME）104、106、110、112的对和RME控制器108、114。如在图1中图示的那样，RME控制器108可以被布置为接收与上游逻辑109相关联的电压。
RME控制器108包括被配置成将RME104、106中的每个分别设置成高电阻状态或者低电阻状态的逻辑。RME控制器108接收如由在箭头116处的V_set指示的程序脉冲。程序脉冲116替代与传统的触发器相关联的时钟信号。程序脉冲116可以与上游逻辑109的操作的时间元件相关联。RME控制器108还接收如由在箭头118处的V_in指示的电压输入信号。电压输入信号118是上游逻辑109的输出。
如上文讨论的那样，程序脉冲116与系统的时间元件相关联，在该系统内，第一和第二RME操作为存储器元件。在图1和6中程序脉冲116可以由“V_set”表示。电压输入信号118指示上游逻辑109的输出。在图1-7中电压输入信号118可以由“V_in”表示。如以下参考图3-5和7进一步讨论的那样，系统可以包括电源电压和特殊电源电压。
RME104、106被配置成基于从上游逻辑109在RME控制器108处接收的电压输入信号118改变状态（低电阻状态或者高电阻状态）。甚至当从逻辑电路100移除电源时，RME104、106仍被配置成保持它们相应的状态。在某些实施例中，RME104、106是由过渡金属氧化物组成的忆阻器（memristor），所述忆阻器被配置成从正常状态向高电阻状态或低电阻状态转变。在其他实施例中，RME104、106可以是传导桥、多价氧化物或者具有热或离子电阻式切换效应的其他材料系统。
如本文引用的那样，“高电阻状态”是由RME104、106中的任一个在由RME控制器108配置之后展示的相对高的电阻的状态。高电阻状态相对高于低电阻状态。如本文引用的那样，低电阻状态是当与高电阻状态比较时的相对较低的电阻状态。例如，RME控制器108可以将RME104配置成1千欧的低电阻状态而RME106可以被配置成1千兆欧姆的高电阻状态。
逻辑电路100被配置成基于由上游逻辑109提供的电压输入信号118的指示来设置、重置和保持RME104、106中的电阻状态。可以在接收程序信号116时设置逻辑单元102，其中逻辑单元接收上游逻辑109的输出。
图2是图示了在共同节点202处彼此耦合的RME104、106的图。如由虚线框204指示的那样，RME104、106被设置成正常模式。在正常模式204中，共同节点202具有如由箭头206指示的浮动输入，并且可以生成如由箭头208指示的电压输出。电压输出可以使能任何进一步的下游逻辑（未示出）以读逻辑单元102的状态。在本文中RME104可以被称为第一RME，并且在本文中RME106可以被称为第二RME。在正常模式204中，第一RME104可以被耦合到如由箭头210指示的地信号，并且第二RME106可以被耦合到如由箭头212指示的电源电压。电源电压212是电源（powersupply），其与地信号210和上文参考图1讨论的程序脉冲116不同。电源电压212还与参考图3-5和7在下面讨论的特殊电源电压不同。在图2-7中用“VDD”表示电源电压212。
在正常模式204中，可以将RME104、106的组合的耦合提供到任何下游逻辑。电压输出208将提供与1或者0的逻辑值相关联的电压电平。VDD212可以与逻辑1相关联，而地信号210可以与逻辑0相关联。电压输出208将取决于RME104、106在接收图1的程序脉冲116之后被设置的电阻状态的结合。例如，如果第一RME104处于高电阻状态并且第二RME106处于低电阻状态，则Vout208将近似等于VDD212。相比之下，如果第一RME104处于低电阻状态并且第二RME106处于高电阻状态，则Vout208将近似等于零。当Vout208近似等于VDD时逻辑输出可以是逻辑1。当Vout208近似等于零时逻辑输出可以是逻辑输出0。
图3A是被配置成低电阻状态的RME的图。RME302可以是图1的第一RME104或第二RME106。当RME控制器108接收程序脉冲116时，由箭头301指示的特殊电源电压V_prog可以设置或重置RME104、106。特殊电源电压301是连续而不是间歇供给的电源电压，诸如图1的程序脉冲116。在通过跨RME302施加特殊电源电压301可以在接收程序脉冲116时同时地将特殊电源电压301施加到RME。得到的电流的脉冲改变RME302的电阻状态。得到的电流以如在图3A中图示的一个方向或者以如下关于图3B讨论的相反方向经过RME302、304传播。在图3A中图示的方向关于RME302的极性。如图3A中图示的那样，通过跨RME302施加特殊电源电压301来改变RME302的电阻状态。特殊电源电压301的极性确定得到的RME302的状态。例如，以相对于RME302的极性的正极性来施加特殊电源电压301。如在图3A中图示的那样，将RME302设置成如由虚线圆圈304指示的低电阻状态。
图3B是被配置成高电阻状态的RME306的图。如上文参考图3A讨论的那样，RME可以被配置成低或高电阻状态，其取决于起因于在RME306处施加的电压的电流的方向。在图3B中图示了与特殊电源电压301相关联的电流的方向。在图3B中，以相对于RME306的极性的负极性施加特殊电源电压301。如在图3B中图示的那样，将RME306设置成如由虚线圆圈308指示的高电阻状态。如下参考图4-5讨论的那样，当经由共同节点耦合时，RME可以被设置成全部高电阻状态或低电阻状态。
在某些实施例中，甚至当跨RME104、106应用不同的设置和重置电压时，仍可以使能图1的RME104、106的同时设置和重置。例如，跨RME施加的特殊电源电压301可以导致低电阻状态，而跨RME施加的特殊电源重置电压（未示出）可以导致高电阻状态。
图4是被配置成被编程为高输出状态的耦合的RME104、106的图。如在图4中图示的那样，第一RME104和第二RME106经由共同节点202被耦合。进一步地，第一RME104和第二RME106中的每个分别包括非共同节点404、406。在该实施例中，第一RME104和第二RME106经由它们相应的非共同节点404、406被耦合到特殊电源电压301，并且共同节点202被耦合到地，如由箭头408指示的那样。特殊电源电压301可以跨第一RME104施加并且得到的电流可以处于第一方向，如由箭头410指示的那样。第一方向410可以导致第一RME104被配置成如由虚线圆圈414指示的高电阻状态。可以以如由箭头412指示的第二方向将特殊电源电压301施加到第二RME106处。第二方向412可以导致第二RME106被配置成低电阻状态416。第一RME106和第二RME104的结合状态是由虚线框418指示的高电阻状态。在第二RME106已经被设置成低电阻状态并且第一RME104已经被设置成高电阻状态之后，图1的逻辑单元102可以被转变为图2的正常状态204。如上文参考图2讨论的那样，在非共同节点212耦合到VDD的情况下第二RME106处于低电阻状态并且在非共同节点210耦合到地的情况下第一RME104处于高电阻状态时，电压输出208是VDD的值，即逻辑1。
图5是被配置成被编程为低输出状态的耦合的RME104、106的图。如在图5中图示的那样，第一RME104和第二RME106经由共同节点202耦合。在该实施例中，共同节点202被耦合到特殊电源电压301。非共同节点404、406分别被耦合到地，如由箭头506和508指示的那样。可以以如由箭头510指示的第一方向跨第一RME104施加程序脉冲116到。第一方向510可以导致第一RME104被配置成如由虚线圆圈514指示的低电阻状态。可以以如由箭头512指示的第二方向将程序脉冲116施加在第二RME106处。第二方向512可以导致第二RME106被配置成如由虚线圆圈516指示的高电阻状态。第二RME106和第一RME104的组合状态是如由虚线框518指示的低电阻状态。在第二RME106已经被设置成高电阻状态516并且第一RME104已经被设置成低电阻状态514之后，图1的逻辑单元102可以转变成图2的正常状态204。如上文参考图2讨论的那样，在非共同节点212耦合到地的情况下第一RME104处于低电阻状态并且在非共同节点210耦合到VDD的情况下第二RME106处于高电阻状态时，得到的电压输出208是地的值，即逻辑0。
甚至在从逻辑电路移除电力时，RME104、106仍保持被配置成它们相应的状态。RME104、106可以由上文参考图1讨论的RME控制器108配置成高电阻状态或者低电阻状态。以下更详细地讨论RME控制器108。
图6是图示了在RME控制器108中的电路的第一部分600的实施例的图。如在图6中图示的那样，RME控制器108的第一部分600接收上文参考图1讨论的电压输入信号118。从诸如图1的上游逻辑109之类的上游逻辑接收电压输入信号118。可以通过第一非（NOT）门602并且在第一与非（NAND）门604处接收电压输入信号118。第一非门602可以然后将电压输入信号提供到第二与非门606。第一与非门604可以与高电阻信号相关联并且第二与非门606可以与低电阻信号相关联。与非门604、606中的每个可以产生包括由箭头608指示的设置高（SETHIGH)划线（bar）以及由箭头610指示的设置低(SETLOW）划线的信号。例如，如果电压输入信号118指示高电阻水平，则设置高划线608将为低并且设置低划线610将为高。设置高划线信号608被提供到第二非门612。设置低划线信号610被提供到第三非门614。得到的信号包括如由箭头616指示的设置高以及如由箭头618指示的设置低。如果电压输入信号118指示高电阻水平，则设置高信号616将为高并且设置低信号618将为低。
在该实施例中，控制器108的第一部分600还接收程序脉冲116。可以通过第一与非门604和第二与非门606接收程序脉冲116。还可以在第四非门620处接收程序脉冲116。第四非门620可以产生如由箭头622指示的正常（NORMAL）信号。当程序脉冲116为高时，正常信号622将为低。正常信号622被提供到第五非门624。第五非门624将产生如由箭头626指示的正常信号划线。当正常信号622为低时，正常信号划线626将为高。如下关于图7描述的那样，包括设置高划线608、设置低划线610、设置高616、设置低618、正常622以及正常划线626的这六个信号可以被提供到RME控制器108的附加逻辑。
图7是图示了RME控制器108的电路的第二部分700的实施例的图。第二部分700可以包括“p”型场效应晶体管（pFET）和“n”型场效应晶体管（nFET）两者。尽管RME控制器108提供被配置成执行图2、4和5的配置的电路的一个示例，但是其他布置是可能的。通过非限制性示例提供图7。进一步地，尽管在图7中第一和第二RME104、106被示出为RME控制器108的一部分，但是RME104、106可以与RME控制器108分离或者被集成在RME控制器108内。如在图7中图示的那样，RME控制器108的第二部分700可以被配置成将RME的节点耦合到各种信号，所述各种信号诸如特殊电源电压301、电压输入信号118、电源电压212和地信号。例如，如由箭头702一般地指示的那样，第一RME104的非共同节点可以被耦合到特殊电源电压301或者地信号。如由箭头704一般地指示的那样，共同节点可以被耦合到地或者耦合到特殊电源电压301。如由箭头706一般地指示的那样，第二RME106的非共同节点可以被耦合到地信号、特殊电源电压301或者电源电压212。
图8是在存储设备中将RME配置成电阻状态的方法800的框图。方法800可以包括在框802处经由共同节点将第一RME耦合到第二RME。方法800可以包括在框804处将第一RME设置成高电压电阻状态或者低电压电阻状态。方法800可以包括在框806处将第二RME设置成相对于第一RME的状态不同的状态，其中设置第二RME与设置第一RME基本上同时。
可以由RME控制器的逻辑基本上同时地设置第一和第二RME。RME控制器可以通过接收电压输入信号和程序脉冲并且将电压输入信号、特殊电源电压、地信号和电源电压信号耦合到第一和第二RME的各种节点来设置第一和第二RME。
在某些实施例中，方法800可以包括维持每个RME的状态直到随后的程序脉冲和电压输入信号被接收。例如，如果第一RME已经被设置成高电阻状态并且第二RME已经被设置成低电阻状态，则这些状态将保持直到从上游逻辑接收下一程序脉冲。
经由控制逻辑第一RME被设置成低电阻状态并且第二RME被设置成高电阻状态。因此，方法800可以包括将在第一RME和第二RME之间的共同节点耦合到地信号，并且将相应的非共同节点耦合到特殊电源电压。
经由控制逻辑第二RME被设置成低电阻状态并且第一RME被设置成高电阻状态。因此，方法800可以包括将在第一RME和第二RME之间的共同节点耦合到特别电源电压，并且将相应的非共同节点耦合到地信号。
示例1
本文描述了一种具有电阻式存储器元件的逻辑电路。逻辑电路包括第一电阻式存储器元件（RME），所述第一电阻式存储器元件（RME）包括共同节点和非共同节点。逻辑电路包括经由共同节点耦合到第一RME的第二RME，进一步包括非共同节点。逻辑电路包括控制逻辑以同时将第一RME设置成高电压电阻状态或者低电压电阻状态，并且将第二RME设置成相对于第一RME的状态不同的状态。
示例2
本文描述了一种包括具有非易失性存储器元件的逻辑单元的逻辑电路的电子设备。电子设备包括分压器，所述分压器包括经由共同节点耦合的第一电阻式存储器元件（RME）元件和第二RME，其中第一和第二RME中的每个每个包括非共同节点。电子设备包括控制逻辑以基于接收的电压同时地将第一和第二RME中的每个设置成不同的电阻状态。
示例3
本文描述了一种设置逻辑电路的逻辑单元的输出状态的方法。方法包括经由共同节点将第一电阻式存储器元件（RME）耦合到第二RME。方法包括将第一RME设置成高电压电阻状态或者低电压电阻状态。方法包括将第二RME设置成相对于第一RME的状态的不同的状态，其中与设置第一RME与设置第二RME基本上同时。
仅通过说明并且不意味为限制的方式设置本文使用的术语、描述和图。本领域中的那些技术人员将认识到在意图通过以下权利要求书-及其等同物-限定的本发明的范围内许多变型是可能的，其中除非另有指示所有术语意味着它们最宽泛合理的意义。