动态存储器存储单元更新率之评估及控制电路之方法.pdf

控制动态存储器存储单元更新率之电路，包括控制电路(3)以控制至动态存储器存储单元之存取，其可以许多操作模式操作。由该控制电路驱动的存储电路用于储存关于被指定至该时间信息项的存储单元之存取的时间信息项。该控制电路可以监督操作模式被操作使得在至经指定存储单元之存取时，时间信息项藉由控制电路被写至该存储电路，此时间信息项在至经指定存储单元之后续存取时被读出。该读出时间信息项被送至评估电路，藉由此关于在至经指定存储单元之个别存取间的时间期间的评估信息时间项可输出于该存储器外部。根据本发明电路，该存储单元的更新率可以该监督操作模式依所需被登入、监督及修正。

1.  一种评估及控制动态存储器存储单元更新率之电路，
-具一种控制电路(3)以控制至动态存储器存储单元之存取，其可以许多操作模式操作，
-具一种存储电路(1)，其系由该控制电路(3)驱动，以储存关于被指定至该时间信息项的存储单元(MC)之存取的时间信息项(ZS)，
-其中该控制电路(3)可以一种监督操作模式被操作使得在至经指定存储单元之存取的情况下，时间信息项(ZS)藉由该控制电路被写至该存储电路(1)，此时间信息项在至经指定存储单元之后续存取的情况下被读出，
-其中该读出时间信息项(ZS)被送至评估电路(6、7)藉由此关于在至该经指定存储单元之个别存取间的时间期间评估信息项(S)可输出于该存储器外部。

2.  根据权利要求第1项的电路，
其中
-该评估电路(6、7)，用于决定评估信息项(S)，系执行储存于该存储电路(1)的该时间信息项(ZS)与参考时间信息项(AZS)之比较，特别是计算由此的差，
-该评估电路具存储单元(6、7)以储存许多连续决定评估信息项的个别值(最大值，最小值)，
-该存储单元(6、7)的内容可藉由该评估电路输出至该存储器外部。

3.  根据权利要求第2项的电路，
其中
输出评估信息项的该评估电路(6、7)，可连接至该动态存储器的信息终端管脚(DQ0-DQ15)。

4.  根据权利要求第1至3项其中一项的电路，
其中
-该电路具计数寄存器(4)，
-该电路具振荡器(5)，其系连接至该计数寄存器(4)，以使用经定义计时速率增量或减量该计数寄存器，
-该计数寄存器(4)可连接至该存储电路(1)以进行写入该时间信息项(ZS)的目的。

5.  根据权利要求第4项的电路，
其中
-该参考时间信息项(AZS)可在该计数寄存器(4)分接以与储存于该存储电路(1)的该时间信息项(ZS)比较。

6.  根据权利要求第4项的电路，
其中
该计数寄存器(4)可由操作模式信号(TM、RT)设定或重新设定。

7.  根据权利要求第1至3项其中一项的电路，
其中
该存储电路(1)系由排列于沿动态存储器的可寻址字线(WL)的存储区域(y＝1)的该存储单元(MC)形成。

8.  根据权利要求第1至3项其中一项的电路，
其中
该存储电路(1)具一种存储区域(y＝0)以储存控制位(AF)其以一种依据所储存时间信息项(ZS)的方式被设定及由该控制电路(3)读出。

9.  根据权利要求第1至3项其中一项的电路，
其中
-该电路被排列于许多存储芯片(103)的其一上，该许多存储芯片(101至103)形成存储模块装置(100)，
-该存储芯片(103)的其一系连接进入其余存储芯片的信号及信息路径(104)以评估及控制它们的存储单元的更新率。

10.  一种评估及控制动态存储器存储单元更新率之方法，
-其中关于至存储单元(MC)中的至少一个的存取之时间信息项(ZS)被指定于其及被储存于存储电路(1)，
-其中，以存储器的监督操作模式，该时间信息项(ZS)在至该经指定存储单元之存取的情况下被储存及在至该经指定存储单元之后续存取的情况下被读出，
-其中，该读出时间信息项(ZS)被送至外部评估，其产生关于在至该经指定存储单元之个别存取间的时间期间的评估信息项(S)。

11.  根据权利要求第10项的方法，
其中
个别极值(最大值，最小值)系由关于许多存储单元的许多评估信息项的总数决定。

12.  根据权利要求第11项的方法，
其中
-该动态存储器具许多字线(WL)，许多该存储单元(MC)在每一情况下系可由该字线选择的，及亦至少一个存储器区域(y＝1)其中许多字线被排列，
-该存储单元在字线(WL)的单元被存取，
-藉由在该存储器区域(y＝1)内的字线(WL)的串行，个别存取及相对应评估被连续进行直到字线到达该存储器区域的设定标记(Rmax)。

13.  根据权利要求第12项的方法，
其中
对该字线(WL)到达该存储器区域(y＝1)的设定标记(Rmax)之情况，字线的串行接着在进一步、不同的存储器区域(y＝2)内作动。

14.  根据权利要求第10至12项其中一项的方法，
其中
-为存取该动态存储器的存储单元，一种激活指令(ACT)被产生用于该存储器的字线(WL)之选择及激活且一种预充电指令(PRE)被产生用于在激活后预充电该字线，
-该经指定存储单元的储存时间信息项(ZS)，其以经激活字线选择，系藉由该激活指令(ACT)读出及该经指定存储单元的新时间信息项(AZS)系藉由预充电指令(PRE)储存。

15.  根据权利要求第10至12项其中一项的方法，
其中
-提供许多不同的操作模式以存取该存储器的存储单元，在每一情况下，一种激活指令(ACT)被产生用于该存储器的字线(WL)之选择及激活且一种预充电指令(PRE)被产生用于在激活后预充电该字线，及
-一种选择被进行，其系关于操作模式的其一，在此操作模式中该存储器的监督操作模式被激活用于该时间信息项(ZS)的纪录。

16.  根据权利要求第10至12项其中一项的方法，
其中
在该存储器的起始化操作中，在电路进入该监督操作模式前，预先放置一值于该存储电路(1)或其零件。

17.  根据权利要求第10至12项其中一项的方法，
其中
一种控制位(AF)以一种依据储存于该存储电路的个别时间信息项(ZS)的方式被设定及被读出以能够确定是否时间信息项已被事先写入。

动态存储器存储单元更新率之评估及控制电路之方法
技术领域
本发明系关于一种动态存储器存储单元更新率之评估及控制之电路及方法。
背景技术
在以DRAMs形式的积体动态存储器中，一般称的更新操作在存储单元未被外部地存取的操作期间为必要的，以更新存储单元内容，其会因该储存电容或选择晶体管的漏电流而挥发，及因而永远地保留该存储单元内容。在更新操作期间，由所选择存储单元的经评估及经放大信息信号被直接写回至该相关存储单元。此一般由控制器电路控制，其额外定义更新频率，使用此该存储单元内容的个别更新被作动。
存在数种更新该存储单元内容的可能性。首先，在进行读取或写入操作的存储器正常操作期间，尽可能与存储器字线的激活及与该字线的后续关闭一样早，自该相关存储单元读取的信息在感应放大器被评估及放大，该经评估及经放大信息信号被写回至该存储单元及以此方式(一般称为激活-预充电循环)被更新。
而且，存储控制器传送一般称的自动更新指令至该存储器，其在每一情况起始激活一列的指令顺序以进行更新。做为实例，一般称的更新计数器定义哪一列要进行更新，该更新计数器连续地定地址动态存储器的列，例如以它们的地址之循序顺序。此种更新方法在所有存储器的存储器组并联作动，其中在每一存储器组在每一情况列被同时激活及再次关闭。若一个存储器组具如4096个列，驱动该存储器的存储控制器每64毫秒/4096(信息留置时间为64毫秒)传送自动更新指令至该存储器。
为进行信息留置的目的，该存储器可进入一般称的自动更新模式，其中更新计数器周期地内部起始一指令顺序以激活及关闭该存储器的列，类似于先前所叙述的自动更新指令，存储单元的信息因而可被规则地更新，即使没有存储控制器的外部自动更新指令。
控制至该动态存储器的存取的存储控制器具尤其是确保没有任何一个该存储器的列在非激活状态的时间超过最大订定信息留置时间，如64毫秒，之工作。在最简单的情况下，该存储控制器以平均每15.6微秒(＝64毫秒/4096)散布自动更新指令于正常读取及写入操作之间。用于此情况的名称为分布更新，其仅当存储器不为读取或写入模式时可被进行。
关于此种分布更新形式的缺点为，特别是，当分布更新要被做动时，其不可能定义，因在时间的各点依据存取能力利用而定。然而，在存储器的读取及写入操作期间高存取能力利用在另一方面表示无论如何多个列在激活操作期间被开启及再次关闭，使得在已知读取及写入操作期间该信息项被更新。在此情况下，该自动更新指令送至该存储器以支持方式做为在规则序列的准备，而不需知道实际的更新状态。
发明内容
本发明系基于订定一种动态存储器存储单元更新率之评估及控制的电路及方法之目的，此使得在信息处理系统的存储体操作期间，存储器更新的次数及因而频率被大幅减少。
此目的可根据本发明藉由根据权利要求第1项的动态存储器存储单元更新率之评估及控制电路及藉由根据权利要求第10项的动态存储器存储单元更新率之评估及控制之方法而达到。
根据本发明动态存储器存储单元更新率之评估及控制电路具一种控制电路以控制至动态存储器存储单元之存取，其可于多数操作模式操作。而且，储存关于指定至该时间信息项的存储单元之存取的时间信息项之准备由被控制电路驱动的存储电路提供。该控制电路可以监督操作模式以一种方式被操作使得在至经指定存储单元之存取的情况下，时间信息项藉由控制电路被写至该存储电路，此时间信息项在至经指定存储单元之后续存取的情况下被再次读出。该读出时间信息项被送至评估电路，藉由此关于在至经指定存储单元之个别存取间的时间期间之评估信息项可输出于该存储器外部。如此，本发明提供一种动态存储器存储单元更新率之评估及控制电路，使用此，存储单元的更新率可以监督操作方式依所需被登入、监督及修正。本发明因而使得可由监督操作模式延伸动态存储器为可能，此使得在时间信息项的协助下，可确定存储单元被最后一次存取的时间及是否该平均信息留置时间已被依从。
依据根据本发明动态存储器存储单元更新率之评估及控制电路之方法，关于至存储单元中的至少一个的存取之时间信息项被指定于其及储存于存储电路。以存储器的监督操作模式，该时间信息项在至经指定存储单元之存取的情况下被储存及在至经指定存储单元之后续存取的情况下被再次读出。该读出时间信息项被送至外部评估，其产生关于在至经指定存储单元之个别存取间的时间期间评估信息项。
在本发明的有利具体实施例中，决定评估信息项的评估电路执行储存于存储电路的时间信息项与参考时间信息项之比较。该评估电路具储存个别值，特别是如许多连续决定评估信息项的最大值及最小值的极值之存储单元。该存储单元内容可藉由该评估电路被输出至该存储器外部，该评估电路可有利地连接至动态存储器的信息终端管脚以进行输出评估信息项的目的。
为进行写入时间信息项至该存储电路的目的，该电路较佳为具连接至振荡器的计数寄存器，其以经定义计时速率增量或减量该计数寄存器。为进行写入时间信息项的目的，该计数寄存器系连接至该存储电路。在至存储单元中地其一的存取之情况下，因为该时间信息项以该计数寄存器的现有计数器读数之形式被写至该存储电路，而得到该评估信息项。当该时间信息项被读取时，先前写入的该时间信息项与同时前进的现存时间比较，换言之，写至该存储电路的计数器读数与该计数寄存器的现有计数器读数比较。根据此具体实施例，该参考时间信息项可在该计数寄存器分接以与储存于该存储电路的该时间信息项比较。在进行所储存时间信息项与现存时间信息项之比较后，由此比较的极值被储存于该评估电路的存储单元。现存最小值及最大值经由该动态存储器的信息终端管脚与如存储控制器或与测试平台通讯。
根据本发明的进一步有利具体实施例，为存取该动态存储器的存储单元，激活指令被产生用于该存储器的字线之选择及激活且预充电指令被产生用于在激活后预充电该字线，该经指定存储单元的先前储存时间信息项，其随经激活字线被选择，藉由激活指令被读出，该经指定存储单元的新时间信息项藉由预充电指令储存。
该存储器可以许多不同的操作模式操作以存取该存储器的存储单元，做为实例，该存储器可以上述正常激活-预充电循环，以自动更新模式及以自行更新模式操作。在每一操作模式中，在每一情况下，激活指令被产生用于该存储器的字线之选择及激活且预充电指令被产生用于在激活后预充电该字线，在此情况下，本发明较佳为提供一种选择可能性，根据此其可能自使得该存储器的监督操作模式被激活用于该时间信息项的纪录之操作模式或这些操作模式的该操作模式选择。
根据本发明的进一步有利具体实施例中，提供一种个别控制位，如在因此而提供的存储器的专属存储区域，此控制位以一种依据储存于该存储电路的个别时间信息项的方式被设定及被读出以能够确定是否时间信息项已被事先写入。
本发明的进一步有利设计及发展被订定于子权利要求。
附图说明
本发明参考图式详细说明于下文，各图式被说明于图中及说明关于本发明示例具体实施例。
第1图显示动态存储器存储单元更新率之评估及控制电路之具体
实施例，
第2图显示读取或写入时间信息项的示例指令顺序，
第3图显示动态存储器存储单元更新率之评估及控制操作方法的第一具体实施例之流程图，
第4图显示动态存储器存储单元更新率之评估及控制操作方法之第二具体实施例之流程图，
第5图显示具监督芯片的模块装置之具体实施例，存储单元更新率之评估及控制的根据本发明电路被装设其上。
具体实施方式
第1图说明动态存储器存储单元更新率之评估及控制电路之较佳具体实施例。DRAM的存储单元数组1被区分为相同形式的许多存储器组11至14，该存储单元MC沿字线WL(列)及位线BL(行)排列于个别存储器组11至14。该存储单元MC排列于字线及位线的交叉点及在每一情况包括储存电容及选择晶体管于已知中间连接点，然而，其因清楚目的未说明于第1图。为选择该存储单元MC的其一，该个别选择晶体管由经激活字线WL开起，其结果为沿该字线所选择存储单元MC的信息信号可藉由感应放大器被接着评估及放大，同样地未说明于第1图。
为进行更新该存储单元的更新方法，由个别感应放大器评估及放大的信息信号被直接写回至该相关存储单元MC。在该存储器的更新操作中，电流消耗为必要的特别是因感应放大器的个别所需激活的结果，此电流消耗与更新频率相关联。所以，为最小电流消耗计，目的为使在两个更新循环间的时间期间为尽可能长的，故更新频率为尽可能低的及由制造商所保证的信息留置时间为尽可能被使用。在此情况下，该存储单元的最大可达到的信息留置时间对决定在两个更新循环间所需的时间期间为重要的，其特别是受在该储存电容及/或选择晶体管的漏电流所影响，其随增加的存储体温度而增加。
根据第1图，存取存储单元的指令信号CMD(其由外部存储控制器通讯)由指令译码器2接收。在直接存取存储单元数组1的情况下，存取控制器3产生激活指令ACT以进行该存储器的字线WL的选择及激活及预充电指令PRE以在激活后预充电该字线，该存取控制器由该经接收指令信号CMD产生这些信号。
该存取控制器3，其用做控制至动态存储器存储单元之存取的控制电路，其可以许多操作模式操作，特别是以正常操作模式及以监督操作模式，该存取控制器3因为测试模式信号TM而进入。根据本发明，在存储器的监督操作模式，该存取控制器3使得以时间戳记ZS的形式的时间信息项被储存于存储电路，此处在存储单元数组1的区域。为进行此目的，根据第1图的电路具以时间计数器的形式之计数寄存器4，其系连接于振荡器5，该振荡器5用于以经定义计时速率增量或减量该时间计数器4。现有计数器读数，结果现有时间戳记AZS，经由DRAM的信息终端管脚DQ0至DQ15写至该存储单元1的相关区域。为此目的，该时间计数器4经由信息终端管脚DQ0至DQ15连接至该存储单元数组1。
DRAM的存储器组11至14较佳为细分为由不同行组y定义的个别存储区域。做为实例，要被写入的时间戳记ZS被储存于由行组y＝1所定义的存储器组11至14的存储区域。在此情况下，时间戳记ZS被储存于沿字线WL的存储单元，在每一情况下，该个别位被指定至该个别信息终端管脚DQ0至DQ15，如第1图所说明。该个别时间戳记ZS以上升列地址(x方向)被写至该存储单元数组1。所以，此表示当字线WL的其一被存取时，该时间计数器4的现存时间戳记AZS以时间戳记ZS的形式储存于相关字线WL的存储单元，由此储存关于至该字线的存取之时间信息项。此时间信息项在至该相关字线的后续存取之情况下被读取。该读取时间信息项被送至具存储单元6及7的评估电路，个别极值储存于此，例如以许多连续决定评估信息项的最小值或最大值之形式。储存于该存储单元6及7的值可藉由输出信号S经由该信息终端管脚DQ0至DQ15输出至该存储器外部。使用具16位的宽度之时间戳记的协助，DRAM测试程序的更新程序可依所需随约65秒的时间期间被监测及影响。
第2图显示根据本发明读取或写入时间戳记的示例指令顺序，对至该存储器字线的其一的存取，具列地址的激活指令ACT被转移，于此相对应存储器列(字线)由存取控制器激活。该激活指令ACT由外部地连接至该存储器的存储控制器在激活-预充电循环通讯，以用于经地址化存储器列的标的更新方法或经地址化存储器列的读取或写入信息信号之存取。在后者的情况下，特别是，读取或写入操作在激活指令ACT之后执行。相反的，在更新情况下，在所选择存储器列藉由后续预充电指令PRE再次关闭及预充电前，存储器系在暂时等候状态。根据指令顺序A，藉由激活指令ACT，该时间戳记ZS被自以激活指令ACT选择的相关存储器列读取。藉由该预充电指令PRE，新的时间信息项，结果为根据第1图该时间计数器4的现有时间戳记AZS，被写至相关存储器列。根据指令顺序B，以激活指令ACT的激活之时间戳记的读取被避免。
第3图显示动态存储器存储单元更新率之评估及控制操作方法之第一具体实施例之流程图，首先，X/Y地址(行/列地址)被重新设定为值0。而且，在存储单元6的最小值被设定为64毫秒，及在存储单元7的最大值被设定为0毫秒，而且，该时间计数器4被设定为0毫秒。为进行此目的，该存储单元6及7与时间计数器4可藉由重新设定信号RST被重新设定为相关值及可藉由监督操作模式的测试模式信号TM被激活。之后，由第2图的指令顺序B被执行直到时间戳记以上升的x方向被写至所有存储列。在此情况下，极限值标记Rmax在存储器组14的末端达到。在此存储器的起始化操作中，在电路进入监督操作模式前，预先放置时间信息项于该存储单元数组1的相关存储器区域(此处由行组y＝0定义)。
在电路的监督操作模式，于方法步骤200，等候进行直到外部施用的或内部施用的激活-预充电循环、外部更新指令或自行更新模式被执行。在存取该存储器的这些操作模式的每一，在每一情况，激活指令ACT被产生用于该存储器的存储列之选择及激活且预充电指令PRE被产生用于在激活后预充电该存储列。此方法步骤有利地使得由操作状态或那些操作状态的操作状态之选择为可行，如操作状态中的一个或所有操作状态(原则上，所有逻辑组合为可能的)，其中该存储器的监督操作模式被激活用于纪录个别时间戳记。若上述情况的其一发生，则根据第2图的指令顺序A被执行及个别时间戳记ZS经由信息终端管脚DQ0至DQ1 被读取，接着与现有时间戳记AZS的差被计算做为参考时间信息项，之后，确认所形成的差是否低于或超过分别储存于该存储单元6及7的最小值或最大值。对此情况，依据最小值还是最大值被影响，刚刚形成的差被储存做为在存储单元6或存储单元7的个别新的值。若预充电指令PRE被作动，该时间计数器4的现存时间戳记AZS经由信息终端管脚DQ0至DQ15被再次写至相关存储器列。之后，该列地址增加1及该方法序列自方法步骤200持续，如上述，亦即对该地址存储器列的每一该时间信息被再次写入及读取，直到达到结束。
第4图显示动态存储器存储单元更新率之评估及控制操作方法之进一步具体实施例之流程图。首先，根据第4A图，现存存储器列的x地址被设定为xpres＝0，现存行组的y地址被设定为ypres＝1，在此情况下，时间信息项被接着写至行组y＝1，如在第1图所示。以类似于根据第3图的方法之方式，在存储单元6的最小值被设定为64毫秒，及在存储单元7的最大值被设定为0毫秒，该时间计数器4同样地被减少为0毫秒(方法步骤301)。与根据第3图的方法相反，在根据第4图的方法中，在被提供用于此的存储单元数组的存储区域，控制位AF以一种依据所储存个别时间信息的方式被设定及被读取以能够确认时间信息项是否已被事先写入。为进行此目的，根据第1图的存储单元数组1具被提供用于此的存储区域，其由行组y＝0所定义，以储存个别经指定存储器列的控制位AF。在此情况下，所有控制位AF，一般称的存取标志，被设定为值”0”。同时，该时间计数器4由具特定计时率，如辨识1毫秒的时间范围的一个计时周期的振荡器5起始及驱动。
以类似于在根据第3图的操作方法之方法，时间戳记ZS依据个别操作模式被设定亦即当相对应选择在相关操作模式被选择时，被写至该相关存储器列。为进行此目的，根据第2图的指令顺序B被执行，及若该时间戳记被设定，该相关存取标志AF被设定为值”1”。在此情况下，根据第1图该时间戳记被写至该存储单元数组1的存储器区域，其由行组y＝1所定义，该个别时间戳记因而被储存于排列于沿该存储器的可寻址存储器列的行组y＝1的存储器区域之存储单元内(方法步骤302)。此方法步骤被重复直到所有存取标志AF被设定为值”1”。
根据第2图的指令顺序A被接着执行，在x＝xpres的列的经写入时间戳记ZS及该时间计数器4的现存时间戳记AZS间的差在每一新的列存取时被形成。根据关于该时间戳记的设定的先前方法步骤302，差形成亦考虑该选项被选择的存取该存储器的存储单元之那些操作模式。若储存于存储单元6的最小值大于该差值或储存于存储单元7的最大值小于该差值，则该最小值或最大值由该差值取代。之后，存取标志AF被设定为值”0”(由此在”1”及”0”间交替变化)及该现存时间戳记被自该时间计数器4写至相关列。在此方法步骤303结束后，该存储单元6及7因而储存由关于许多存储器列的许多时间戳记的总数所决定的个别极值最小值、最大值。
在下一个方法步骤中(第4B图)，进行检查以决定该个别时间戳记是否具值”0”，若此为肯定的，错误情况存在，此需要修正步骤：对当不欲进行无穷尽的回路之情况，若适当，则该个别最小值及最大值被输出及接着该操作方法被结束。对当无穷尽回路模式被选择之情况，对新的企图新的行组y＝y+1被选择用于更新的路径(此会更详细说明于下文)。
对适当运作的情况(时间戳记≠0)，进行检查以决定是否所有该存取标志AF具值”0”。对此不为真的情况，时间戳记至存储器列的写入被持续(根据第4A图方法步骤303)，否则，作动问题以决定是否最小值及/或最大值要被输出，在此肯定情况，相对应值被输出；对不欲作动此的情况，下一个方法步骤作动问题以决定是否相对应时间信息意欲被写至存储单元数组的新的行组y＝y+1，若否，则该方法被结束，否则，该行组的地址被相对应地增加，故现存行组ypres＝ypres+1。在根据第1图的实例中，在写至该行组y＝1之后，在到达该极限值标记Rmax时，相对应时间戳记因而被写至下一个更高行组y＝2。
对过流动未于此确认的情况下，亦即ypres≠0，如上所述，在新的行组该操作方法以存储单元6及7及时间计数器4的重新设定继续(方法步骤301)。已关于写至该行组y＝1于上叙述的该个别后续方法步骤接着作动。对过流动ypres＝0被确认的情况下，该方法接着在无穷尽选项未被选择的情况下结束。否则本行组被设定为ypres＝1以重新写入时间信息项及该方法以该存储单元6及7及该时间计数器4的重新设定(方法步骤301)继续新的开始，如上所述。
如此，无穷尽的回路选项被选择的操作情况，在存储器区域的其一的字线以上升的列地址被连续地选择直到存储器列到达该相关存储器区域的设定标记Rmax。之后，该存储器列的串行在进一步、不同存储器区域持续直到此模式结束。在此情况下，在任何时间测试模式能够起始化该”更新监测”及接着重新起始、中断、继续或结束之。在该时间戳记的产生结束后，该监督参数Min及Max亦可经由信息终端管脚DQ永远输出或仅当由测试模式呼叫时永远输出。
第5图显示具监督芯片的模块装置之具体实施例，存储单元更新率之评估及控制的根据本发明电路被装设其上。该存储模块装置100具许多存储芯片101至103，在正常操作模式，经由终端阵列105及该信号及信息路径104信息被读入该存储芯片101及102，及再次读出。因此，为进行此目的，指令信号CMD被施用于该存储模块装置100及信息经由信息终端管脚DQ0至DQ15被转移，相反的，该存储芯片103被设计做为监督芯片及切换至该其余存储器芯片101及102的信号及信息路径104以控制它们的存储单元更新率。该存储芯片103因而被用做其它存储芯片101及102的”更新控制器”。进行此的必要条件为该存储器芯片101至103被相同的特别是关于该存储单元数组被建构。
为永远构形该存储芯片103，可使用已知制造方法如一般称的黏着选择或是熔丝的电或光程序化(接触桥)之装设。若该存储芯片103被构形为”更新控制器”，送至该存储芯片的所有读取及写入指令被抑制，该芯片不再能被外部地写入或读取。仅经由特殊管脚或地址管脚传送的测试模式能通过固定地程序化的硬件预先设定，此有利地使得其可能执行客户送回的监督及关于符合信息留置时间的应用。
评估及控制存储单元更新率的根据本发明电路可被整合为完全或部分于该存储芯片本身上，或是完全或部分在存储控制器的硬件，其例如产生自动更新指令或起始标的激活-预充电循环。
参考符号清单
1            存储单元数组
2            指令译码器
3            存取控制器
4            时间计数器
5            振荡器
6，7         存储单元
11至14       存储器组
WL           字线(列)
BL           位线(行)
MC           存储单元
DQ0至DQ15    信息终端管脚
ACT          激活指令
PRE          预充电指令
CMD          指令信号
ZS           时间戳记
AZS          现有时间戳记
TM           测试模式信号
RST          重新设定信号
x            列
y            行组
Rmax         极限值标记
AF           控制位(存取标志)
S            输出信号
Min          最小值
Max          最大值
A，B         指令顺序
100          存储模块装置
101至103     存储芯片
104          信号及信息路径
105          终端阵列
200          方法步骤
301至303     方法步骤